JP2011163842A - 半導体装置、及びその診断方法 - Google Patents

半導体装置、及びその診断方法 Download PDF

Info

Publication number
JP2011163842A
JP2011163842A JP2010025153A JP2010025153A JP2011163842A JP 2011163842 A JP2011163842 A JP 2011163842A JP 2010025153 A JP2010025153 A JP 2010025153A JP 2010025153 A JP2010025153 A JP 2010025153A JP 2011163842 A JP2011163842 A JP 2011163842A
Authority
JP
Japan
Prior art keywords
diagnosis
self
clock
circuit
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010025153A
Other languages
English (en)
Inventor
Yasunori Sawai
康則 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010025153A priority Critical patent/JP2011163842A/ja
Priority to US12/929,590 priority patent/US20110196641A1/en
Publication of JP2011163842A publication Critical patent/JP2011163842A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012Marginal testing, e.g. race, voltage or current testing of timing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012Timing aspects, clock generation, synchronisation

Abstract

【課題】適切に診断することができる半導体装置、及びその診断方法を提供すること。
【解決手段】本発明に係る半導体装置は、自己診断の対象となるテストターゲット回路19と、テストターゲット回路19に対して自己診断用のクロックを出力するPLL回路18と、テストターゲット回路19の動作スピード限界に対応するクロック周波数を記憶する診断用レジスタ16と、診断用レジスタ16に記憶されたクロック周波数に基づいて、自己診断時にPLL回路18から出力されるクロックの周波数を設定する制御回路14と、を備えるものである。
【選択図】図1

Description

本発明は、半導体装置、及びその診断方法に関し、特に詳しくは自己診断を行う半導体装置、及びその診断方法に関する。
近年、自己診断機能付きのマイクロコンピュータ(以下、マイコン)が利用されている。このような、マイコンでは、機能ブロックの自己診断が行われている。例えば、半導体装置の電源投入時に自己診断を行う。これにより、マイコンの故障を検知することができる。
特許文献1には、BIST(Built In Self Test)回路を用いて自己診断を行う方法が開示されている。具体的には、特許文献1の自己診断方法ではBISTコントローラが各機能ブロックを診断するための診断条件を送信している。
特開2003−68865号公報
しかしながら、特許文献1に記載された自己診断方法では、以下に示す問題がある。特許文献1の自己診断方法では、所定の動作周波数で自己診断を実施している。このため、出荷時より劣化が進んだデバイスでも、動作マージンがある製品の場合、正常に動作していると判別してしまう。すなわち、動作マージン内に収まる程度しか劣化がない場合、正常に動作していると判別してしまう。よって、特許文献1の診断方法では、適切に診断を行うことが困難であるという問題がある。
本発明の一態様による半導体装置は、自己診断の対象となるターゲット回路と、前記ターゲット回路に対して自己診断用のクロックを出力するクロック回路と、前記ターゲット回路の動作スピード限界に対応するクロック周波数を記憶する記憶部と、前記記憶部に記憶された前記クロック周波数に基づいて、自己診断時に前記クロック回路から出力されるクロックの周波数を設定する制御部と、を備えるものである。このような構成によれば、動作スピード限界に対応するクロック周波数での診断が可能となるため、適切に診断を行うことができる。
本発明の一態様による半導体装置の診断方法は、自己診断の対象となるターゲット回路の動作スピード限界に対応するクロック周波数を設定し、前記動作スピード限界に対応するクロック周波数のクロックを用いて、前記ターゲット回路を診断するものである。これにより、動作スピード限界に対応するクロック周波数での診断が可能となるため、適切に診断を行うことができる。
本発明によれば、適切に診断を行うことができる半導体装置、及びその診断方法を提供することができる。
本発明の実施形態1にかかる半導体装置の構成を示す図である。 本発明の実施形態1にかかる半導体装置の診断方法において、出荷時の設定方法を示すフローチャートである。 本発明の実施形態1にかかる半導体装置の診断方法を示すフローチャートである。 レジスタの回路動作を説明するための図である。 本発明の実施形態2にかかる半導体装置の構成を示す図である。 本発明の実施形態2にかかる半導体装置の診断方法を示すフローチャートである。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
実施の形態1.
図1を用いて、本発明の実施形態1にかかる半導体装置に付いて説明する。図1は、実施の形態1にかかる半導体装置であるマイコンの回路構成を示す図である。図1に示すマイコン10は、自己診断機能を有している。すなわち、マイコン10は、自己診断機能を有する半導体チップによって実現されている。例えば、マイコン10は、電源が投入された時に、自己診断を実行して、故障しているか否かを判定する。このように、マイコン10は、自己診断機能付きのIC(Integrated Circuit)として構成されている。マイコン10は、BIST回路であってもよい。
マイコン10は、CPU11と、汎用レジスタ12と、フラッシュメモリ13と、制御回路14と、通常動作用レジスタ15と、診断用レジスタ16と、セレクタ17と、PLL回路18と、テストターゲット回路19とを備えている。
テストターゲット回路19は、自己診断の対象となる機能ブロックである。例えば、マイコン10の立ち上げ時には、テストターゲット回路19に自己診断が実施される。テストターゲット回路19の自己診断後、通常動作が実行される。すなわち、自己診断が行われない非診断時には、テストターゲット回路19が所定の機能を奏するよう設計されている。なお、図1では、マイコン10に1つのテストターゲット回路19が内蔵されているが、機能ブロックであるテストターゲット回路19は2以上あってもよい。すなわち、マイコン10には、2以上の機能ブロックが内蔵されていてもよい。そして、それぞれの機能ブロックを別個のテストターゲット回路19として、それぞれ診断を行ってもよい。
自己診断を行う場合、例えば、テストターゲット回路19に診断用データを入力する。その入力に対する実際の出力値と、その入力に対する期待値とを比較する。すなわち、その入力に対して、正常な状態で出力される値を期待値とする。そして、その期待値が実際の出力と異なっていないかを判定することで、診断が行われる。実際の出力が期待値と一致する場合、テストターゲット回路19が正常に機能していると判定し、異なっている場合、テストターゲット回路19が異常になっていると判定する。
PLL回路18は、PLL(Phase Locked Loop)動作を行って、テストターゲット回路19にクロックを供給する。すなわち、PLL回路18には、基準周波数となる信号が入力されており、PLL回路18は、その基準周波数の信号と同期したクロック信号を出力する。このように、PLL回路18は、クロックを生成するクロック回路となる。
PLL回路18から供給されるクロック信号によって、テストターゲット回路19は、動作する。自己診断時には、PLL回路18から供給されるクロックによって、診断が行われる。これにより、テストターゲット回路19が劣化していないか否かが判定される。非診断時には、PLL回路18から供給されるクロック信号によって、通常動作が行われる。これにより、機能ブロックであるテストターゲット回路19が設計された機能を奏する。よって、通常動作が実行される。PLL回路18は、逓倍率設定端子を有している。この逓倍率設定端子に入力される信号に応じて、基準周波数に対する逓倍率が設定される。本実施の形態では、診断時と通常動作時(非診断時)とで、逓倍率が変化している。すなわち、PLL回路18は、逓倍率設定端子に入力される信号に基づいて、異なるクロック周波数を出力することができる。このように、PLL回路18は、用途に応じた周波数のクロックを生成して、テストターゲット回路19に出力する。
CPU11は、メモリや機能ブロック等を制御して、マイコン10の動作を実行するための演算処理を行う。これにより、マイコン10が所定の動作を行う。例えば、CPU11は、フラッシュメモリ13等に記憶されているプログラムを実行するための演算処理を行う。そして、CPU11は、機能ブロックであるテストターゲット回路19等に演算結果を出力する。通常動作時には、機能ブロックが所定の処理を行う。
汎用レジスタ12は、通常の動作周波数等を記憶している。通常動作時(非診断時)におけるクロック周波数に応じた値が汎用レジスタ12に格納されている。具体的には、通常動作用のクロック周波数に対応する逓倍率が汎用レジスタ12に記憶されている。ここで、通常動作時(非診断時)のクロック周波数を通常動作用クロック周波数とする。汎用レジスタ12は、通常動作用クロック周波数と基準周波数に応じた逓倍率を記憶する。また、通常動作時のクロック周波数に対応する逓倍率を通常動作用逓倍率とする。この汎用レジスタ12に記憶されている通常動作用逓倍率は、テストターゲット回路19におけるクロック周波数の設定のみでなく、他の機能ブロックのクロック周波数の設定にも用いられてもよい。汎用レジスタ12に格納された通常動作用クロック周波数は、通常動作用レジスタ15に記憶される。なお、汎用レジスタ12は、CPU11に内蔵されていてもよい。
フラッシュメモリ13は、不揮発性メモリであり、マイコン10が所定の動作を行うためのプログラムやデータを記憶している。フラッシュメモリ13に格納されているプログラムやデータがCPU11によって読み出される。さらに、フラッシュメモリ13は、診断時のクロック周波数(診断用クロック周波数)を設定するための設定データを格納している。例えば、フラッシュメモリ13には、診断用クロック周波数を記憶する領域が設定されている。フラッシュメモリ13は、この設定データを出力するデータ出力端子を有している。そして、フラッシュメモリ13に格納されている診断用クロック周波数は、診断用レジスタ16に記憶される。具体的には、フラッシュメモリ13には、診断用クロック周波数に対応する逓倍率を記憶する領域が設けられている。そしてフラッシュメモリ13から、診断用レジスタ16に逓倍率が出力される。診断用レジスタ16は、診断用クロック周波数に対応する逓倍率(以下、診断用逓倍率とする)を記憶する。
セレクタ17は、通常動作用レジスタ15に記憶されている通常動作用クロック周波数と、診断用レジスタ16に記憶されている診断用クロック周波数との中から、一方のクロック周波数を選択する。そして、セレクタ17は、選択したクロック周波数をPLL回路18に出力する。具体的には、セレクタ17は、通常動作用レジスタ15に格納されている通常動作用逓倍率と、診断用レジスタ16に格納されている診断用逓倍率を選択して、PLL回路18の逓倍率設定端子に出力する。
制御回路14は、セレクタ17における選択動作を制御する。制御回路14は、自己診断を行うための自己診断モード信号を出力する。制御回路14から出力される自己診断モード信号によって、セレクタ17は、適切な逓倍率を選択して、PLL回路18に出力する。すなわち、セレクタ17は、自己診断モード信号に応じて、診断用逓倍率及び通常動作用逓倍率から、一方の逓倍率を選択して、PLL回路18の逓倍率設定端子に出力する。このように、自己診断モード信号に基づいて、自己診断を行う自己診断モードか、通常動作を行う通常動作モードかが選択される。
さらに制御回路14は、診断用逓倍率を設定するため制御を行う。この制御は、例えば、ICチップ毎に実行される。具体的には、各チップの出荷時に、チップ毎に好適な診断用逓倍率を測定する。チップ毎に動作スピード限界のクロック周波数を検出し、そのクロック周波数で自己診断を行うことで、より適切に診断することができる。
また、診断用逓倍率と通常動作用逓倍率が異なる値となっている。具体的には、診断用逓倍率を通常動作用逓倍率よりも高くする。これにより、マイコン10が故障する前であっても、劣化状態にあることを検知することができるようになる。すなわち、診断用逓倍率が高い値となっているため、マイコン10の通常動作のクロック周波数に動作マージンがある場合であっても、故障する前に異常が検知される。換言すると、通常動作モードの動作スピードで動作異常が発生する前に、劣化を検知できるようになる。
次に、図2を参照して、本実施形態にかかる診断方法について説明する。図2は、診断方法において、逓倍率を設定するための処理を示すフローチャートである。図2で示す処理は、例えば、チップ出荷時にチップ毎に実施される。これにより、チップ毎に最適な逓倍率を設定することができる。すなわち、図2に示す処理は、チップ毎に、動作スピード限界に対応するクロック周波数を設定するための処理である。この動作限界に対応するクロック周波数が、診断用クロック周波数となる。
まず、汎用レジスタ12に0を入力する(ステップS101)。そして、汎用レジスタ12の値を、通常動作用レジスタ15に入力する(ステップS102)。これにより、通常動作用レジスタ15にも0が入力される。この値は、逓倍率が1、すなわち、基準周波数に対応するものである。そして、自己診断を行う(ステップS103)。ここでは、PLL回路18から基準周波数がテストターゲット回路19に入力される。テストターゲット回路19は、基準周波数で診断を実行する。診断用のデータをテストターゲット回路19に入力する。そして、診断用データに対する出力と、期待値を比較する。このとき、テストターゲット回路19は基準周波数で、診断動作を実行している。
そして、自己診断の結果に基づいて、テストターゲット回路19が正常に動作しているか否かを判定する(ステップS104)。すなわち、診断用データの入力に対する出力値と期待値を比較する。出力値が期待値と一致すれば、すなわち、出力が設計通りであるならば、テストターゲット回路19がそのクロック周波数で正常に動作しているとPASS判定する。出力値が期待値と一致していなければ、すなわち、出力が設計通りと異なるならば、テストターゲット回路19がそのクロック周波数で正常に動作していないとFAIL判定する。
PASS判定となった場合、汎用レジスタ12の値をインクリメントする(ステップS105)。これにより、汎用レジスタ12の値が1増加する。そして、ステップS102に戻って、同様の処理(ステップS103、ステップS104)を行う。すなわち、クロック周波数の逓倍率を高くして、診断処理を行う。これにより、PASS判定となったクロック周波数よりも高い周波数で、テストターゲット回路19の自己診断が行われる。そして、FAIL判定となるまで、汎用レジスタ12の値をインクリメントする。すなわち、テストターゲット回路19が正常に動作しなくなるまで、逓倍率を徐々に高くしていく。
FAIL判定となったら、汎用レジスタ12の値を1減少する(ステップS106)。そして、その値をフラッシュメモリ13に書き込む(ステップS107)。これにより、フラッシュメモリ13には、PASS判定となった最大の逓倍率が書き込まれる。この最大の逓倍率が動作スピード限界のクロック周波数に対応する逓倍率となる。すなわち、フラッシュメモリ13には、診断用クロック周波数に対応する逓倍率が格納される。診断用クロック周波数が決定したら、出荷可能となる。このようにすることで、チップ毎に動作スピード限界の逓倍率を測定することができる。
次に、図3を用いて、出荷後の診断動作を説明する。図3は、診断処理を示すフローチャートである。まず、マイコン10の立ち上げ時などで、自己診断機能を起動する(ステップS201)。すると、制御回路14がフラッシュメモリ13に記憶された診断用逓倍率を読み出し(ステップS202)、その値を診断用レジスタ16に設定する(ステップS203)。これにより、診断用レジスタ16には、出荷時のフローで設定された動作スピード限界のクロック周波数に対応する逓倍率が格納される。そして、自己診断をスタートする(ステップS204)。ここでは、PLL回路18から診断用クロック周波数がテストターゲット回路19に出力される。すなわち、図1で示したように、制御回路14からの自己診断モード信号によって、セレクタ17が診断用逓倍率を選択する。これにより、診断用逓倍率がPLL回路18の逓倍率設定端子に入力され、PLL回路18が診断用クロック周波数のクロック信号をテストターゲット回路19に出力する。
自己診断が終了したら(ステップS205)、その結果に基づいてPASS/FAIL判定を行う(ステップS206)。自己診断の結果、PASS判定となれば、正常に動作している。また、自己診断の結果、FAIL判定となれば、劣化状態にあると判定される。すなわち、出荷時にはPASS判定であったクロック周波数でも、使用により劣化が進むことで、FAIL判定となる。このような、劣化状態を故障前に検知することができる。すなわち、通常動作のクロック周波数で動作しなくなる前に、劣化しているか否かを判定することができる。これにより、故障前の劣化を検知することができ、テストターゲット回路19を適切に診断することができる。
次に、診断用レジスタ16の書き込みタイミングについて、図4を用いて説明する。図4は、診断用レジスタ16の書き込み動作を説明するための回路図及びタイミングチャートである。図4の上側には回路図が示され、下側にはタイミングチャートが示されている。また、図4では、診断用レジスタ16が8ビットの例を示している。制御回路14からの書き込みイネーブル信号WR_enableに応じて、フラッシュメモリ13のデータ出力端子から出力されている入力データDINが診断用レジスタ16に書き込まれる。すなわち、書き込みイネーブル信号WR_enableがHのタイミングにおいて出力されている入力データDINの値が、診断用レジスタ16に書き込まれる。そして、診断用レジスタ16に書き込まれたデータが出力データDOUTとして、セレクタ17に出力される。なお、通常動作用レジスタ15についても書き込み処理は、診断用レジスタ16と同様であるため説明を省略する。なお、通常動作レジスタ15では、CPU11又は汎用レジスタ12から書き込みイネーブル信号WR_enableと入力データDINが入力される。
このように、チップに内蔵された制御回路14が、自己診断を行う前に、内蔵されているフラッシュメモリ13の逓倍率を読み出して、診断用レジスタ16に格納している。そして、自己診断モード起動時に、診断用レジスタ16に格納された逓倍率のデータを選択して、PLL回路18の逓倍率設定端子に供給する。この逓倍率のクロック周波数で自己診断が実行される。製品を長時間使用していると発生する劣化性の故障を、システム動作が確保されている段階で、事前に検出することができる。これにより、システムを安全な状態に保つことが可能となる。また、故障に起因する電流増加等についても検出度の向上を図ることができる。すなわち、故障によって素子が破壊され前に、劣化状態であることを検知することができるため、故障に起因する短絡等を防ぐことができる。
実施の形態2.
実施の形態2にかかる半導体装置について、図5を用いて説明する。図5は、本実施の形態にかかる半導体装置であるマイコン10の構成を示すブロック図である。なお、図5に示すマイコン10では、実施の形態1にかかるマイコン10と基本的な構成は同じである。このため、本実施形態では、実施形態1と共通の部分について、適宜説明を省略する。
本実施の形態では、実施の形態1のマイコン10の構成に加えて、セレクタ20及びOR回路21が設けられている。さらに、制御回路14からは2つの自己診断モード信号が出力されている。ここで、2つの自己診断モード信号を自己診断モード信号1、自己診断モード信号2とする。なお、これら以外の構成については、実施の形態1と同様であるため、説明を省略する。
自己診断モード信号1は、実施の形態1と同様に、動作スピード限界周波数での自己診断テストを行うために使用される。このモードを自己診断モード1とする。一方、自己診断モード信号2は、通常動作用周波数での自己診断テストを行うために使用される。このモードを自己診断モード2とする。例えば、動作スピード限界周波数での自己診断テストを行う場合、自己診断モード信号1がHとなり、自己診断モード信号2がLとなる。一方、通常動作用周波数での自己診断テストを行う場合、自己診断モード信号1がLとなり、自己診断モード信号2がHとなる。自己診断を行わない非診断時、すなわち通常動作時は、自己診断モード信号1及び自己診断モード信号2の両方がLとなる
上記のように、自己診断を行う場合、制御回路14から自己診断モード信号1、又は自己診断モード信号2が出力される。制御回路14からの自己診断モード信号1は、セレクタ20に入力される。また、セレクタ20には、通常動作用レジスタ15及び診断用レジスタ16からの逓倍率がそれぞれ入力されている。セレクタ20は、例えば、自己診断モード信号1がHのとき、診断用レジスタ16からの動作スピード限界周波数に対応する逓倍率を出力し、自己診断モード信号1がLのとき、通常動作用レジスタ15からの通常動作用周波数に対応する逓倍率を出力する。セレクタ20からの逓倍率は、セレクタ17に入力される。
また、制御回路14からの自己診断モード信号1、及び自己診断モード信号2は、OR回路21に入力される。自己診断モード信号1及び自己診断モード信号2の少なくとも一方がHのとき、OR回路21は、セレクタ17にHの信号を出力する。自己診断モード信号1及び自己診断モード信号2の両方がLのとき、OR回路21は、セレクタ17にLの信号を出力する。セレクタ17には、セレクタ20からの逓倍率と、通常動作用レジスタ15からの逓倍率が入力されている。OR回路21からの信号がHのとき、セレクタ17はセレクタ20からの逓倍率をPLL回路18に出力する。従って、診断に用いられる逓倍率でPLL回路18が動作する。すなわち、クロックが動作限界スピード周波数、又は通常動作用周波数のいずれかになって、適切に自己診断が実施される。OR回路21からの信号がLのとき、セレクタ17は通常動作用レジスタ15からの逓倍率をPLL回路18に出力する。すなわち、クロックが通常動作用周波数になる。
次に、本実施形態にかかる自己診断方法について、図6を用いて説明する。図6は診断方法の手順を示すフローチャートである。なお、実施の形態1と同様の内容については、適宜説明を省略する。また、出荷時に行われる動作限界スピード周波数の設定についても、実施の形態1で示した図2のフローと同様である。
まず、動作限界スピード周波数での診断を行うため、自己診断モード信号1を用いて、自己診断モード1を起動する(ステップS301)と、フラッシュメモリ13から逓倍率を読み出す(ステップS302)。そして、制御回路14がその逓倍率を診断用レジスタ16に設定する(ステップS303)。この状態で自己診断をスタートする(ステップS304)。従って、動作限界スピード周波数で自己診断が行われる。そして、自己診断が終了する(ステップS305)と、PASS/FAIL判定を行う(ステップS306)。すなわち、診断データに対する期待値と出力値を比較する。期待値と出力値が一致する場合、診断をPASSして、正常であると判定される。この場合、動作限界スピードでも問題なく動作しているため、出荷時からほとんど劣化していない。よって、正常に動作していると判定される。
一方、FAIL判定となった場合、通常動作用周波数での診断を行うため、自己診断モード信号2を用いて、自己診断モード2を起動する(ステップS307)。すると、通常動作用レジスタ15を初期化する。これにより、汎用レジスタ12から通常動作用レジスタ15に通常動作用周波数が書き込まれる。この状態で自己診断をスタートする(ステップS309)。従って、通常動作用周波数で自己診断が行われる。そして、自己診断が終了する(ステップS310)と、PASS/FAIL判定を行う(ステップS311)。すなわち、診断データに対する期待値と出力値を比較する。期待値と出力値が一致する場合、診断をPASSする。この場合、テストターゲット回路19が劣化状態にあると判定される。すなわち、動作限界スピードでは正常に動作できないが、通常動作スピードでは正常に動作する。このため、出荷時から劣化が進んでいるが、動作マージン内に収まる程度であるため、劣化状態と判定される。一方、期待値と出力値が一致しない場合、FAIL診断となる。この場合、テストターゲット回路19が故障していると判定される。すなわち、通常動作用周波数での動作すら正常に行われないため、テストターゲット回路19が故障していると判定される。
このように、自己診断を行うことで、故障前に、劣化状態を検知することができるようになる。よって、劣化した機能ブロックに適切な処置を取ることができる。すなわち、故障する前の劣化状態で適切に処理することで、信頼性を向上することができる。
本実施形態では2つのクロック周波数で、診断を行ったが、3つ以上のクロック周波数で診断できるようにしてもよい。例えば、動作スピード限界周波数と、通常動作用周波数と、その間の周波数とで診断できるようにしてもよい。具体的には、3つの逓倍率を用意して、自己診断モード信号1〜3によって、それらのうちの1つを選択するようにする。こうすることで、正常動作可能な周波数を段階的に判別することが可能になり、劣化の進行度合いを検知することができる。
その他の実施の形態
実施の形態1、2では、各レジスタに、クロック周波数に対応する逓倍率を記憶したが、もちろん、クロック周波数の値を直接記憶するようにしてもよい。さらには、各レジスタが、クロック周波数に応じた値を記憶するようにしてもよい。すなわち、動作スピード限界に対応する診断用クロック周波数を記憶するために、逓倍率以外の値をフラッシュメモリ13に記憶させてもよい。また、レジスタ以外の記憶部に周波数、あるいは逓倍率を記憶するようにしてもよい。なお、汎用レジスタ12と通常動作用レジスタ15を別々のレジスタとしたが、同じレジスタとしてもよい。
出荷前に動作限界スピードに対応する周波数を測定する。そして、チップ毎に測定された周波数をチップに内蔵されたフラッシュメモリ13に格納する。こうすることで、デバイス間に個体差がある場合でも、適切に診断することができる。すなわち、チップ毎の適切な診断が可能になる。
10 マイコン
11 CPU
12 汎用レジスタ
13 フラッシュメモリ
14 制御回路
15 通常動作用レジスタ
16 診断用レジスタ
17 セレクタ
18 PLL回路
19 テストターゲット回路
20 セレクタ
21 OR回路
31 自己診断モード信号
32 第1自己診断モード信号
33 第2自己診断モード信号
WR_enable 書き込みイネーブル信号
DIN 入力データ
DOUT 出力データ

Claims (9)

  1. 自己診断の対象となるターゲット回路と
    前記ターゲット回路に対して自己診断用のクロックを出力するクロック回路と、
    前記ターゲット回路の動作スピード限界に対応するクロック周波数を記憶する記憶部と、
    前記記憶部に記憶された前記クロック周波数に基づいて、自己診断時に前記クロック回路から出力されるクロックの周波数を設定する制御部と、を備える半導体装置。
  2. 前記記憶部に記憶されたクロック周波数よりも低いクロック周波数で、前記ターゲット回路が非診断時の通常動作を行うことを特徴とする請求項1に記載の半導体装置。
  3. 前記クロック回路がPLL(Phase Locked Loop)回路であり、
    前記記憶部が前記PLL回路における逓倍率を記憶することを特徴とする請求項1、又は2に記載の半導体装置。
  4. 前記記憶部が前記自己診断を行う自己診断を行う周波数を2以上記憶していることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 自己診断の対象となるターゲット回路の動作スピード限界に対応するクロック周波数を設定し、
    前記動作スピード限界に対応するクロック周波数のクロック信号を用いて、前記ターゲット回路を診断する半導体装置の診断方法。
  6. 前記ターゲット回路が、前記動作スピード限界に対応するクロック周波数よりも低いクロック周波数で、非診断時の通常動作を行うことを特徴とする請求項1に記載の半導体装置の診断方法。
  7. 前記動作スピード限界に対応するクロック周波数の逓倍率を設定し、
    クロックを生成するPLL回路に前記逓倍率を供給することで、前記ターゲット回路に動作限界スピードに対応する周波数のクロックを供給する請求項5、又は6に記載の半導体装置の診断方法。
  8. 前記自己診断を行う自己診断を行う周波数を変えて診断を行うことを特徴とする請求項5乃至7のいずれか1項に記載の半導体装置の診断方法。
  9. 前記半導体装置の出荷前において、前記動作限界スピードに対応するクロック周波数を測定し、
    出荷後において前記動作限界スピードに対応するクロック周波数により診断を行って、前記半導体装置の出荷後の劣化を検知する請求項5乃至8のいずれか1項に記載の半導体装置の診断方法。
JP2010025153A 2010-02-08 2010-02-08 半導体装置、及びその診断方法 Withdrawn JP2011163842A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010025153A JP2011163842A (ja) 2010-02-08 2010-02-08 半導体装置、及びその診断方法
US12/929,590 US20110196641A1 (en) 2010-02-08 2011-02-02 Semiconductor device and diagnostic method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010025153A JP2011163842A (ja) 2010-02-08 2010-02-08 半導体装置、及びその診断方法

Publications (1)

Publication Number Publication Date
JP2011163842A true JP2011163842A (ja) 2011-08-25

Family

ID=44354382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010025153A Withdrawn JP2011163842A (ja) 2010-02-08 2010-02-08 半導体装置、及びその診断方法

Country Status (2)

Country Link
US (1) US20110196641A1 (ja)
JP (1) JP2011163842A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
JP2017135131A (ja) * 2016-01-25 2017-08-03 日立オートモティブシステムズ株式会社 集積回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295113B2 (ja) * 2014-03-17 2018-03-14 ルネサスエレクトロニクス株式会社 自己診断装置及び自己診断方法
US9837170B2 (en) * 2014-06-24 2017-12-05 Globalfoundries Singapore Pte. Ltd. Systems and methods for testing performance of memory modules
DE102016006361A1 (de) * 2016-05-30 2017-11-30 Dspace Digital Signal Processing And Control Engineering Gmbh Überprüfungsvorrichtung
US11255909B2 (en) * 2016-05-30 2022-02-22 Dspace Digital Signal Processing And Control Engineering Gmbh Method for synchronizing a checking apparatus, and a checking apparatus and a composite system comprising at least two checking apparatuses

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040085082A1 (en) * 2002-10-30 2004-05-06 Townley Kent Richard High -frequency scan testability with low-speed testers
KR100870037B1 (ko) * 2006-10-26 2008-11-24 삼성전자주식회사 테스트가 용이한 반도체 장치, 반도체 장치 테스트 방법,반도체 장치 테스트를 위한 테스트 클럭 생성 방법 및 장치
US7996743B1 (en) * 2008-04-01 2011-08-09 Altera Corporation Logic circuit testing with reduced overhead

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
JP2017135131A (ja) * 2016-01-25 2017-08-03 日立オートモティブシステムズ株式会社 集積回路

Also Published As

Publication number Publication date
US20110196641A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5583244B1 (ja) 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置
JP5722150B2 (ja) マイクロコントローラ
JP2011163842A (ja) 半導体装置、及びその診断方法
US10281525B2 (en) Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests
JP5608409B2 (ja) 自己診断システム及び検査回路判定方法
JP5032395B2 (ja) テスト条件の生成方法およびテスト条件生成装置
JP6341795B2 (ja) マイクロコンピュータ及びマイクロコンピュータシステム
JP2010092306A (ja) データ処理装置
JP2010129124A (ja) 半導体装置及び半導体装置におけるベリファイ方法
JP4941954B2 (ja) データエラー検出装置およびデータエラー検出方法
US9818494B2 (en) Operation recording circuit and operation method thereof
JP7334531B2 (ja) 半導体回路装置
US8977513B2 (en) Reliability test with monitoring of the results
JP2009252026A (ja) メモリ診断装置、及び情報処理装置
JP6191124B2 (ja) 半導体集積回路
JP2020016511A (ja) 半導体集積回路および回転検出装置
US10310007B2 (en) Semiconductor apparatus and system
JP5727358B2 (ja) 半導体装置
JP2008071490A (ja) 半導体集積回路装置、icカードおよび検査装置
JP6062768B2 (ja) メモリ検査装置、メモリ検査方法、およびメモリ検査プログラム
JP2006285913A (ja) メモリチェック装置及び画像形成装置
JP2013030056A (ja) 半導体集積回路装置
JP2014075065A (ja) 半導体装置及びその回路動作開始方法
JP6700082B2 (ja) 半導体装置、電池監視システム、及びデータ読み出し方法
JP2011191261A (ja) 半導体集積回路及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130329