JP2006285913A - メモリチェック装置及び画像形成装置 - Google Patents
メモリチェック装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2006285913A JP2006285913A JP2005108693A JP2005108693A JP2006285913A JP 2006285913 A JP2006285913 A JP 2006285913A JP 2005108693 A JP2005108693 A JP 2005108693A JP 2005108693 A JP2005108693 A JP 2005108693A JP 2006285913 A JP2006285913 A JP 2006285913A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- numerical value
- random
- check
- random numerical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】CPUによるメモリチェックに要する時間を短縮するとともに、アドレスバスやデータバスにおける不良、メモリ取付けによる不良等も確実に検出できるメモリチェック装置を提供する。
【解決手段】データ書き換え可能なメモリにチェックデータを書き込んだ後、チェックデータを読み出してメモリをチェックする。メモリチェック装置4は、ランダムな数値を発生させるランダム数値発生手段5と、ランダム数値発生手段5から発生した数値を所定ビット取得するランダム数値取得手段6と、ランダム数値取得手段6で取得した数値をメモリ2にチェックデータとして書き込む書込手段7と、メモリへの書き込み終了後にランダム数値発生手段5をリセットするセット・リセット手段8と、リセットの後に再度ランダム数値発生手段で発生させた数値とメモリから読み出した数値を比較する比較手段10を備えている。
【選択図】図1
【解決手段】データ書き換え可能なメモリにチェックデータを書き込んだ後、チェックデータを読み出してメモリをチェックする。メモリチェック装置4は、ランダムな数値を発生させるランダム数値発生手段5と、ランダム数値発生手段5から発生した数値を所定ビット取得するランダム数値取得手段6と、ランダム数値取得手段6で取得した数値をメモリ2にチェックデータとして書き込む書込手段7と、メモリへの書き込み終了後にランダム数値発生手段5をリセットするセット・リセット手段8と、リセットの後に再度ランダム数値発生手段で発生させた数値とメモリから読み出した数値を比較する比較手段10を備えている。
【選択図】図1
Description
本発明は、大量のメモリを有する情報機器、制御機器、画像形成機器等に使用されるメモリチェック装置に関する。
従来、メモリを備えた機器や装置においては、例えば、電源をオンする際に、機器の初期化のためメモリチェックが行なわれている。メモリチェックとしては、例えば、メモリの全アドレスに00h、FFh、55h、EEh等のチェックデータを書き込み、この書き込まれたデータを読み出してメモリの異常をチェックしている。しかしながら、この方法は、制御手段(以下、CPUという)が、全てのメモリのアドレスに対してチェックデータの書き込みと読み出しを行なうため、この間はCPUが占有されて他の制御が行なえない状態となる。このため、メモリ容量が大きい場合には、メモリチェックに多くの時間を要することとなり、機器を起動するまでの時間が長くなるという問題があった。
メモリチェックに要する時間を短縮する方法として、今までに種々の提案がされていて、例えば、複数のメモリのうちの少なくとも1つを選択して、選択されたメモリのみをチェックするという方法がある(例えば、特許文献1参照)。この特許文献1では、複数のメモリの中からチェックするメモリの選択に擬似的な乱数データを用いて、抜き取り検査に近い形でのメモリチェックを行ない、これによりチェックする全体のメモリ数を少なくし、メモリチェックを短時間で行なうようにしている。
また、電源の投入と同時に、CPUによる機器の立ち上げ処理と並行してメモリチェックを行なう方法が知られている(例えば、特許文献2参照)。この特許文献2で開示の方法は、機器の電源投入に応じて起動するメモリチェックコントローラをメモリ部に対応させて設けている。メモリチェックコントローラは、メモリチェック用のアドレス及びデータを発生させてメモリに書き込み、書き込まれたメモリチェック用のアドレス及びデータを読み出し、同一メモリに書き込んだデータと読み出したデータとを比較して一致しない場合には、エラーデータとして保持しておく。
機器の起動時の立ち上げ時におけるCPUは、このメモリチェックコントローラによりチェックされエラーデータが保持されているか否かをチェックしている。ここで、エラーデータが保持されていれば、メモリが異常であると判定するようにしているので、機器の起動時におけるメモリの動作チェックに要する処理時間を大幅に短縮できるとされている。
また、上記の特許文献2においては、メモリ領域を複数のブロックに分け、各ブロックごとにメモリチェックコントローラを設けてチェックを分担することも開示している。このメモリ領域を複数のブロックに分けて動作チェックを行なうことにより、メモリ容量が増加しても動作チェックに要する処理時間の短縮化をはかることができるとされている。
また、上記の特許文献2においては、メモリ領域を複数のブロックに分け、各ブロックごとにメモリチェックコントローラを設けてチェックを分担することも開示している。このメモリ領域を複数のブロックに分けて動作チェックを行なうことにより、メモリ容量が増加しても動作チェックに要する処理時間の短縮化をはかることができるとされている。
この他、前回起動時のメモリ履歴情報を参照して今回起動時におけるメモリを省略する方法も知られている(例えば、特許文献3参照)。この特許文献3では、画像処理装置におけるメモリチェックによるNGの多くは、熱によるメモリの劣化、メモリ増設や取外し時の接触不良、新しく増設したオプションメモリの不良にあり、これらの不良は集中的に発生することが多く、これらの情報を管理メモリ情報として記憶しておくことで、起動時のメモリ情報とを比較すれば確実に検出することができるとしている。
したがって、画像処理装置を起動するたびに管理メモリに記憶された前回起動時のメモリ履歴情報を読み出すと共に、今回の起動当初のメモリ情報とを比較し、両メモリ情報が一致した場合には、画像格納メモリのチェックを行なわないとしている。これは、前回起動時のメモリ情報と、今回起動時のメモリ情報が一致すれば、画像データ格納メモリの異常はないと推測できるので、時間のかかる画像格納メモリのチェックを省略でき、起動に時間がかからないとされている。
特開平3−171347号公報
特開2002−342174号公報
特開2004−178387号公報
機器に搭載されるメモリは、一般には、メモリ自体はメモリ製造段階で厳密にチェック管理されたものが使用される。メモリエラーが発生する要因の多くは、回路基板へのメモリの取り付けやデータバスで生じている。しかしながら、上述の特許文献1による方法は、抜き取りチェックであるため完全なエラーチェックを行なうことができず、簡易的なチェック方法の1つとして行なわれるにすぎない。また、特許文献3による方法も、管理メモリによる推測に基づいて、画像格納メモリのチェックを省略することで時間短縮をはかるもので、完全なエラーチェックを行なうものではない。
特許文献2に開示の方法は、メモリを複数のブロックに分けそれぞれにメモリチェックコントローラを対応させ、CPUによる起動処理と並行して全メモリのチェックを行なっている。しかし、チェック用のデータは、データ発生手段により予め用意されているテーブルから出力して書き込まれる。したがって、チェックデータとして固定データが用いられるため、各メモリに共通するアドレスバス又はデータバスの不良や、メモリの接続ピンなどの取り付け不良に対しては検出できない場合がある。
本発明は、上述した実情に鑑みてなされたもので、CPUによるメモリチェックに要する時間を短縮すると共に、アドレスバスやデータバスにおける不良、メモリ取付けによる不良等も確実に検出できるメモリチェック装置の提供を課題とする。
本発明によるメモリチェック装置は、データ書き換え可能なメモリにチェックデータを書き込んだ後、チェックデータを読み出してメモリをチェックするものである。そして、メモリチェック装置は、ランダムな数値を発生させるランダム数値発生手段と、ランダム数値発生手段から発生した数値を所定ビット取得するランダム数値取得手段と、ランダム数値取得手段で取得した数値をメモリにチェックデータとして書き込む書込手段と、メモリへの書き込み終了後にランダム数値発生手段をリセットするリセット手段と、リセットの後に再度ランダム数値発生手段で発生させた数値とメモリから読み出した数値を比較する比較手段を備えている。
上記のランダム数値発生手段としては、線形フィードバックシフトレジスタを用い、ランダム数値は下位側のビットから取得し、書込手段によるメモリへの書き込みは、n回(nは自然数)のランダム数値を一括して書き込むようにする。また、比較手段で不一致を検出した場合に、ステータス情報として報知するようにする。
本発明によれば、メモリチェックをランダム数値発生手段によりハード的に行なうことで、CPUに対する占有時間を大幅に減じ、この間にCPUに他の動作を行なわせ、機器の起動、立ち上げ等の全体の動作時間を短縮させることができる。また、アドレスバスやデータバス、メモリ取付等の装置組立部分に関連する不良も確実に検出して、信頼性に優れた情報機器、画像形成機器の提供を可能とする。
図により本発明の実施の形態を説明する。図1は本発明の概略を説明する図、図2はランダム数値発生に用いられる線形リニアシフトレジスタの一例を示す図、図3は本発明の動作状態を説明するフロー図を示す。図中、1は制御手段(CPU)、2はメモリ、3aはアドレスバス、3bはデータバス、4はメモリチェック装置、5はランダム数値発生手段、6はランダム数値取得手段、7は書込手段、8はセット・リセット手段、9は読取手段、10は比較手段、11は表示手段、12は線形フィードバックシフトレジスタ、13はシフトレジスタ、14はシードレジスタ、15はタップレジスタ、16はエクスクルーシブOR回路を示す。
図1に示すように、メモリチェック装置4は、例えば、複写機のような画像形成機器等で、機器の各種の制御を行なう制御手段1及び書き換え可能なメモリ2に、アドレスバス3a及びデータバス3bを介して接続されている。そして、機器の起動時にチェックが必要とされる対象のメモリ2に対してメモリチェックが行なわれる。なお、本発明におけるメモリチェック装置4は、機器に搭載されたメモリをチェックするだけでなく、製造ラインにおけるメモリの取付け、組立時の不良検出にも用いることができる。
メモリチェック装置4は、ランダムな数値を発生させるランダム数値発生手段5を有し、これによる数値をメモリチェック用のデータとしている。ランダム数値(乱数ともいう)の発生には、図2で後述する線形フィードバックシフトレジスタ(LFSR)を用いることができる。ランダム数値としては、全くランダムな数値と所定の設定でランダムな数値が規則的に発生させることができる擬似的なものがある。本発明においては、後者の擬似的なランダム数値を用いるのが望ましい。
ランダム数値発生手段5で発生した数値は、ランダム数値取得手段6により一旦取り込まれ、所定ビットにパッキングされる。ランダム数値発生手段5により生成される数値が、15ビットの数値であれば、例えば、下位8ビットを用いる。一方、チェック対象とされるメモリが、例えば、16ビットであれば下位8ビットの数値の2回分を、64ビットであれば下位8ビットの数値の8回分を、ランダム数値取得手段6に取り込んでパッキングし、メモリ2の所定アドレス部分に書き込めるようにする。
ランダム数値取得手段6に取得されたランダム数値は、書込手段7によりアドレスバス3a、データバス3bを介してメモリ2に書き込まれる。ランダム数値取得手段6では、ランダム数値を順次取得して、メモリ2の全部にランダム数値が書き込まれたときに、一旦、ランダム数値発生手段5をセット・リセット手段8によりリセットする。このメモリ2への書込み動作は、アドレスバス3a、データバス3bを通じてメモリチェック装置4によりハード的に行なわれ、この間、CPU1は他の操作を行なうことができる状態となっている。
メモリ2に書き込まれたランダム数値からなるチェックデータは、読取手段9により読み出すことができる。このチェックデータの読出しは、ランダム数値取得手段6でパッキングされて書き込まれた単位で行ない、比較手段10に入力する。一方、リセット状態にあるランダム数値発生手段5をセット・リセット手段8により再度セットする。このランダム数値発生手段5は、所定の設定でメモリ2に書き込んだのと同じ順序でランダム数値を発生させることができる。このランダム数値をメモリ2の書込み時と同様に所定のビットでパッキングして比較手段10に入力する。
比較手段10は、メモリ2に書き込まれたランダム数値を読み出したものと、ランダム数値発生手段5で発生した同じランダム数値を直接読み出して両者を比較する。両者が不一致であれば、メモリ2へのランダム数値の書込み時にエラーがあったか、メモリ2からの読出し時にエラーがあったとすることができる。この比較結果は、表示手段11によりエラー個所を表示させることができる。なお、このメモリ2からの読出しは、書込み時と同様にアドレスバス3a、データバス3bを通じてメモリチェック装置4によりハード的に行なわれ、この間、CPU1は他の操作を行なうことができる状態となっている。
本発明では、ランダム数値からなるチェックデータのメモリへの書込みと読出し、並びに比較手段によるチェック動作自体は、CPUを使用せずに行なえるので、CPUの負担や占有時間を軽減することができる。このため、特に画像形成装置のように、大量のメモリを使用する機器においては、メモリチェックをCPUによらずハード的に行なうことで、全体の動作効率を高めることができる。
図2は、ランダム数値発生手段5として用いる線形フィードバックシフトレジスタ(LFSR)12の一例を示すもので、シフトレジスタ(Shift Register)13、シードレジスタ(Seed Register)14、タップレジスタ(Tap Register)15を用いて構成することができる。シフトレジスタ13の出力とシフトレジスタ15の出力のアンドをとって、その出力をエクスクルーシブOR回路16に入力する。エクスクルーシブOR回路16の出力をシフトレジスタ13の初段にフィードバックさせることにより、LFSR12を形成することができる。
このLFSR12は、シードレジスタ14とタップレジスタ15の設定値を設定することにより、所定の初期値を有するランダム数値を発生させることができる。そして、シフトレジスタ13にクロックCLKを加えるごとに、シフトレジスタ13の数値を1つずつシフトしてランダムな数値を発生させることができる。しかし、発生する数値はランダムであるが、その発生パターンは一定である。すなわち、シードレジスタ14とタップレジスタ15の設定値を変更しない限り、所定の初期値をもったランダムな数値を、所定の順序で発生させることができる。
LFSR12の出力は、所定のビット(例えば、下位のD1〜D8の8ビット)を1回分のランダム数値として、ランダム数値取得手段6に入力する。次いで、LFSR12にクロックCLKを1パルス入力することで、前回取得した数値をシフトして新たな数値を生成させ、ランダム数値取得手段6に入力して前回の数値とパッキングする。さらに、クロックCLKを1パルス入力することで別の新たな数値を生成させ、既にパッキンされているランダム数値に付け加える。これを所定の回数繰り返して、所定ビットのチェックデータとした後、メモリに書き込む。
次に、図3のフロー図により本発明のチェック動作を説明する。機器の電源が投入されるとCPU等により機器起動の立ち上げ操作が開始される。本発明では、特に限定はするものではないが、機器の立ち上げ時にCPUの駆動と同時に、メモリチェック装置が駆動されるようにしてもよい。メモリチェック装置のスタートは、CPUからの信号で行なわせることができるが、手動により行なってもよい。
先ず、ステップS1でLFSRにランダム数値(ランダムデータ)の初期値をセットし、クロックパルスの入力で所定のパターンでメモリチェック用のランダムなデータが順次生成されるようにする。次いで、ステップS2でチェック対象とするメモリのアドレスを選択する。選択されたアドレスに対して、ステップS3でLFSRにより順次生成されるランダムデータを書き込む。チェック対象とされた全メモリにランダムデータが書き込まれるまでステップS2〜S4を繰り返し、全てのメモリにランダムデータを書き込む。この後、ステップS5でLFSRを一旦リセットし、ランダムデータの発生を停止する。
この後、一旦リセットされたLFSRを、ステップS6においてメモリへの書き込み時と同じランダムデータが生成されるように再度セットする。次いで、ステップS7でランダムデータが書き込まれたメモリのアドレスを選択し、所定のアドレスとデータを読み出す。次のステップS8で、ステップS7でメモリから読み出されたランダムデータと、ステップS6でLFSRで生成されたランダムデータとを比較する。ここで、データが一致している場合は、ステップS9で最終アドレスか否かを見る。最終アドレスになるまで、ステップS7〜S9を繰り返し、全てのメモリに書き込まれたランダムデータの比較が行なわれる。ステップS8でデータの不一致が検出されたときは、ステップS10において、その時点でアドレス情報と共にメモリに何らかの不良があることを表示して、メモリチェックを終了させることができる。
上述したように、本発明ではランダムデータを用いてメモリチェックすることで、メモリの取り付けやデータバスにおけるエラー等を検出する。一般に、固定のチェックデータを用いてメモリチェックする場合、一度メモリに書き込んでチェックしたチェックデータを反転させて、再度メモリに書き込んでチェックするという、2回のチェックを行なう必要がある。また、データバスのように全メモリに対して共通する場合、固定のチェックデータを用いると、所定のビット部分しかチェックされず確実なエラー検出を行なうことができない場合がある。しかし、本発明のように、チェックにランダムデータを用いることにより、例えば、接続ピンを振らせるような形態でチェックすることとなるので、一回の書込みチェックで確実にエラーを検出することができる。
1…制御手段(CPU)、2…メモリ、3a…アドレスバス、3b…データバス、4…メモリチェック装置、5…ランダム数値発生手段、6…ランダム数値取得手段、7…書込手段、8…セット・リセット手段、9…読取手段、10…比較手段、11…表示手段、12…線形フィードバックシフトレジスタ、13…シフトレジスタ、14…シードレジスタ、15…タップレジスタ、16…エクスクルーシブOR回路。
Claims (6)
- データ書き換え可能なメモリにチェックデータを書き込んだ後、該チェックデータを読み出して、前記メモリをチェックするメモリチェック装置であって、
ランダムな数値を発生させるランダム数値発生手段と、該ランダム数値発生手段から発生した数値を所定ビット取得するランダム数値取得手段と、該ランダム数値取得手段で取得した数値を前記メモリにチェックデータとして書き込む書込手段と、前記メモリへの書き込み終了後に前記ランダム数値発生手段をリセットするリセット手段と、該リセットの後に再度前記ランダム数値発生手段で発生させた数値と前記メモリから読み出した数値を比較する比較手段を備えていることを特徴とするメモリチェック装置。 - 前記ランダム数値発生手段を、線形フィードバックシフトレジスタで構成したことを特徴とする請求項1に記載のメモリチェック装置。
- 前記ランダム数値取得手段は、下位側のビットから取得することを特徴とする請求項1又は2に記載のメモリチェック装置。
- 前記書込手段による前記メモリへの書き込みは、n回(nは自然数)のランダム数値を一括して書き込むことを特徴とする請求項1に記載のメモリチェック装置。
- 前記比較手段は、不一致を検出した場合に、ステータス情報として報知することを特徴とする請求項1に記載のメモリチェック装置。
- 請求項1〜5のいずれか1項に記載のメモリチェック装置を備えたことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005108693A JP2006285913A (ja) | 2005-04-05 | 2005-04-05 | メモリチェック装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005108693A JP2006285913A (ja) | 2005-04-05 | 2005-04-05 | メモリチェック装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006285913A true JP2006285913A (ja) | 2006-10-19 |
Family
ID=37407735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005108693A Pending JP2006285913A (ja) | 2005-04-05 | 2005-04-05 | メモリチェック装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006285913A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008010533A1 (de) | 2007-02-27 | 2008-09-04 | Denso Corp., Kariya | Elektronische Vorrichtung |
JP2012003505A (ja) * | 2010-06-16 | 2012-01-05 | Sharp Corp | メモリチェック方法および画像処理装置 |
JP2012178087A (ja) * | 2011-02-28 | 2012-09-13 | Kyocera Document Solutions Inc | 画像読取装置およびメモリーチェック方法 |
-
2005
- 2005-04-05 JP JP2005108693A patent/JP2006285913A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008010533A1 (de) | 2007-02-27 | 2008-09-04 | Denso Corp., Kariya | Elektronische Vorrichtung |
JP2012003505A (ja) * | 2010-06-16 | 2012-01-05 | Sharp Corp | メモリチェック方法および画像処理装置 |
JP2012178087A (ja) * | 2011-02-28 | 2012-09-13 | Kyocera Document Solutions Inc | 画像読取装置およびメモリーチェック方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4998681B2 (ja) | 情報処理装置、情報処理装置の動作方法およびプログラム | |
JP2006079811A (ja) | エラー検出用パリティー発生器を備えた半導体メモリ装置 | |
JP2006179101A (ja) | 半導体記憶装置 | |
JP2006196157A (ja) | 保安リダンダンシーブロックを具備したnandフラッシュメモリ装置及び保安ブロックをリペアする方法 | |
JP2010123159A (ja) | 半導体集積回路 | |
JPH0760413B2 (ja) | メモリ・システム | |
JP2005293659A (ja) | メモリ装置とリファレンス電流設定方法 | |
JP2005228039A (ja) | 半導体装置及びそのメモリテスト方法 | |
TW201626398A (zh) | 測試及識別記憶體裝置之系統及方法 | |
JP2010244596A (ja) | 集積回路 | |
CN108735268B (zh) | 非易失性存储器修复电路 | |
JP2006285913A (ja) | メモリチェック装置及び画像形成装置 | |
JP2011163842A (ja) | 半導体装置、及びその診断方法 | |
JP2007155658A (ja) | バーンイン装置及びバーンインボード | |
JP2009252026A (ja) | メモリ診断装置、及び情報処理装置 | |
JP6835423B1 (ja) | 情報処理システム及びその初期化方法 | |
JP2014071770A (ja) | メモリ故障診断装置、メモリ故障診断方法 | |
US7484147B2 (en) | Semiconductor integrated circuit | |
JP2007193905A (ja) | 半導体記憶装置 | |
JP4761995B2 (ja) | 半導体集積回路及びそのテスト方法 | |
JP4359327B2 (ja) | 半導体集積回路装置、icカードおよび検査装置 | |
JP2008171287A (ja) | 情報機器、接続検査方法、プログラム及び記録媒体 | |
JP2014010712A (ja) | 電子装置、電子装置制御方法及び電子装置制御プログラム | |
JP2007148536A (ja) | Ram診断装置および方法 | |
JP2004145964A (ja) | 半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060919 |