JP2004145964A - 半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法 - Google Patents

Abstract

【課題】本発明は、不良ブロックの管理が容易な半導体メモリおよびこれを用いた機器を提供することを目的とする。
【解決手段】半導体メモリメーカがその製造工程において、任意に発生する初期不良ブロック１０３のアドレスを一括管理できる管理テーブルを記録する管理ブロック１０５をフラッシュメモリ１０１上に作成する。これにより、システムメーカが、フラッシュメモリ１０１を組み込んだメモリカードや機器を製造する際に、管理ブロック１０５の情報を初期値として、良／不良のブロックを制御するためのエントリーテーブルを作成できるので、良／不良のブロックを全ブロックに渡って検査する工程を削減することができる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のブロックからなるメモリ領域中で不良ブロックの取り扱いに特徴を有する半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法に関するものである。
【０００２】
【従来の技術】
近年、不揮発性の半導体メモリとして、フラッシュメモリが良く知られている。フラッシュメモリの中でも、ＮＡＮＤ型フラッシュメモリやＡＮＤ型フラッシュメモリは、ＮＯＲ型フラッシュメモリと異なり、不良ビットを含む初期不良ブロックの存在が許される。この初期不良ブロックのアドレスをユーザに知らせるために、半導体メモリの製造業者は、初期不良ブロックの特定領域全体に対してデータ”００ｈ”を書き込む。なお正常ブロックの特定領域は、全体がイレーズ状態であり”ＦＦｈ”が記録されている。ユーザはこの特定領域のデータを読み出して、読み出したデータが全バイト”ＦＦｈ”であるか否かを判断する。判断としては、特定領域のデータの１つでも”ＦＦｈ”でないものが存在すれば、そのブロックは不良であると判断する。
【０００３】
以上のような従来技術は、例えば、特許文献１に詳しく記載されている。
【０００４】
【特許文献１】
特開２００２−２２２５９９号公報（段落０００２）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、フラッシュメモリの各ブロックの良／不良を識別する為に不良ブロックの特定ビットに不良情報を記録した状態で出荷しており、このようなフラッシュメモリを使用するシステムメーカは、フラッシュメモリ検査工程において、全ブロックのマーク有／無をチェックする必要があった。
【０００６】
本発明は、半導体メモリのメーカから納入された半導体メモリを所望の装置や機器に組み込む際の検査工程を簡素化することが可能な半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、半導体メモリメーカが、その製造工程中に良または不良のブロックのアドレスを識別するための情報を管理できる管理ブロックを半導体メモリ上に作成する。半導体メモリメーカは、半導体メモリの良または不良ブロックのアドレスを一括管理できる管理ブロックを半導体メモリ上に作成した状態で出荷し、システムメーカは、この半導体メモリを用いたメモリカードや機器等を開発または製造する際に、管理ブロックを参照し、後発的に不良となるブロックも管理できるエントリーテーブルを作成する制御工程を設ける。
【０００８】
これにより、システムメーカにおいて、全ブロックの良／不良のマークの有無をチェックする検査工程を設ける必要がなく、全体として効率の良い半導体メモリの製造や制御が可能となる。
【０００９】
【発明の実施の形態】
本発明による第１の発明の半導体メモリは、複数のブロックからなるメモリ領域を有する半導体メモリであって、前記ブロック中の良ブロックまたは不良ブロックのアドレスを識別するための情報を管理できる管理テーブルを記憶するための管理ブロックを有するものである。
【００１０】
また、第２の発明は、第１の発明において、前記管理ブロックは、前記メモリ領域上の所定のブロックに作成されることを特徴とするものである。
【００１１】
また、第３の発明は、第１の発明において、前記管理ブロックは、良ブロックまたは不良ブロックのアドレスを識別するための情報をエラー保護可能な形式で書き込むことを特徴とするものである。
【００１２】
また、第４の発明の半導体メモリ製造方法は、第１〜３の発明の何れかに記載の半導体メモリを製造する方法であって、良ブロックまたは不良ブロックのアドレスを識別するための情報を前記管理ブロックに書き込む管理ブロック作成工程を設ける。
【００１３】
また、第５の発明は、第１〜３の発明の何れかに記載の半導体メモリを製造する方法であって、良ブロックまたは不良ブロックのアドレスを多重化形式で前記管理ブロックに書き込む管理ブロック作成工程を設ける。
【００１４】
また、第６の発明は、第５の発明において、前記管理ブロック作成工程は、各ブロックの特定領域に書き込まれた良／不良を示すマークをチェックした後に行うことを特徴とする。
【００１５】
また、第７の発明は、第４または５の発明において、前記管理ブロック作成工程は、各ブロックが良ブロックか不良ブロックかを各ブロックの特定領域に書き込む工程と共に行うことを特徴とする。
【００１６】
また、第８の発明のメモリカードは、第４〜７の発明の何れかに記載の半導体メモリ製造方法により製造された半導体メモリを内蔵したものである。
【００１７】
また、第９の発明は、第８の発明において、前記管理ブロックに記録された情報を、異なるブロックにエントリーテーブルとして記録することを特徴とする。
【００１８】
また、第１０の発明は、第９の発明において、前記エントリーテーブルは、後に不良となったブロックのアドレスを識別するための情報も合わせて記録することを特徴とする。
【００１９】
また、第１１の発明は、第９または１０の発明において、前記管理ブロックは、前記エントリーテーブルを作成したのち、通常の記録ブロックとして使用することを特徴とする。
【００２０】
また、第１２の発明の半導体メモリ制御方法は、第４〜７の発明の何れかに記載の半導体メモリ製造方法により製造された半導体メモリを制御する方法であって、前記管理ブロックに記録された情報を、異なるブロックにエントリーテーブルとして記録する工程を有する。
【００２１】
また、第１３の発明は、第１２の発明において、前記エントリーテーブルは、後に不良となったブロックのアドレスを識別するための情報も合わせて記録することを特徴とする。
【００２２】
また、第１４の発明は、第１２または１３の発明において、前記管理ブロックは、前記エントリーテーブルを作成したのち、通常の記録ブロックとして使用することを特徴とする。
【００２３】
以上の本発明による半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法によれば、良または不良のブロックのアドレスを識別するための情報を記録する管理ブロックを備えているので、半導体メモリのメーカから納入された半導体メモリをメモリカードや所望の装置や機器に組み込む際の検査工程を簡素化することができる。
【００２４】
以下に、本発明の実施の形態について図面を用いて説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態による半導体メモリ（フラッシュメモリ）のブロック構造を示す概念図である。図１において、１０１はフラッシュメモリであり、そのメモリ領域には複数のブロックが存在する。また、１０２は初期良ブロック、１０３は任意の場所に発生する初期不良ブロック、１０４は初期不良ブロック１０３の特定領域に書き込まれた初期不良ブロックマーク、１０５は管理ブロックである。即ち、フラッシュメモリ１０１を構成する複数のブロックの内、１つを管理ブロック１０５としている。なお、この限りではないが、一例として各ブロックは、３２ページ（ページ０からページ３１）からなり、１ページは、５１２バイトのデータ領域と１６バイトの管理領域からなる。
【００２６】
また、図２は、本実施の形態による半導体メモリに設けられた管理ブロック１０５のデータ構造を示す概念図である。データ領域の各ページは、１６バイト毎に３２の領域に分割管理され、各１６バイトの領域には、初期不良ブロックのアドレスが書き込まれる。
【００２７】
また、図３は、本実施の形態による半導体メモリ内の初期不良ブロックのデータ構造を示す概念図である。ページ０の１６バイトの管理領域が特定領域であり、初期不良ブロックマークとして“００ｈ”が書き込まれる。もちろん、初期良ブロックの場合は、“ＦＦｈ”が書き込まれているので、全てのデータが“ＦＦｈ”となっている。
【００２８】
また、図４は、本実施の形態による初期良ブロックのデータ構造を示す概念図である。図４において、４０１はフラッシュメモリ、４０２は初期不良ブロック、４０３は初期良ブロック、４０４は初期良ブロックマーク、４０５は管理ブロックである。なお、ここで示す図４は、図１に示した実施の形態の変形としての構成を示すものである。
【００２９】
また、図５は、本実施の形態による半導体メモリ製造方法に用いられる管理ブロック１０５の作成手順を示すフローチャート、図６は、本実施の形態による半導体メモリ制御方法に用いられるエントリーテーブルのデータ構造を示す概念図、図７は、本実施の形態によるメモリカードの構成を示すブロック図である。
【００３０】
図７において、７０１はホストインタフェース部、７０２はフラッシュメモリ制御部、７０３は読み書きメモリ、その他のブロックは図１と同様である。
【００３１】
まず、図５を用いて、フラッシュメモリ製造業者が、フラッシュメモリの初期不良ブロックを管理する管理ブロックを作成する過程について説明する。半導体メモリ製造方法としては、試験装置に接続された測定ボードにフラッシュメモリをセットし、各ブロックの初期不良が検査され、各ブロックの特定領域に初期不良ブロックマークが書き込まれており、初期不良ブロックマークを書き込んだブロックのアドレスを検査装置が管理テーブルとして記憶しているものとする。このような状態で、図５に示したフローチャートが実行される。
【００３２】
図５において、フラッシュメモリ１０１における先頭の物理ブロックのアドレス、即ち０番地をＰＢＡ（Ｐｈｙｓｉｃａｌ　Ｂｌｏｃｋ　Ａｄｄｒｅｓｓ：物理ブロックアドレス）に設定し、管理テーブルを参照しながら処理をスタートする。現在処理中のＰＢＡが初期不良ブロックのアドレスでは無い場合は、現ＰＢＡが最終の物理ブロックアドレスであるかどうかのチェックを行い、最終アドレスでなければＰＢＡをインクリメント（＋１）して再度初期不良ブロックのアドレスであるかどうかのチェックに戻る。現ＰＢＡが初期不良ブロックのアドレスであり、かつ先頭の物理ブロックのアドレスの場合、フラッシュメモリ自体を不良として処理を終了する。ここで、本実施の形態においては、図１に示す通り、先頭の物理ブロック（ＰＢＡ＝０）を管理ブロックとして扱うため、先頭の物理ブロックは必ず初期良ブロックであることを保証しなければならない。よって、先頭の物理ブロックが初期不良ブロックの場合は、このフラッシュメモリ自体を出荷しないことになる。
【００３３】
処理中のＰＢＡが初期不良アドレスであり、ＰＢＡが先頭の物理ブロックでない場合は、該当ブロックの管理領域に値０（初期不良ブロックマーク１０４）を書き込む。具体例としては、図３に示すように、ページ０の管理領域（１６バイト）に０００…０００を書き込む。更に管理ブロック（ＰＢＡ０）の対応領域にＰＢＡを書き込む。即ち、図２のＢＢ＿Ａｄｒ１にＰＢＡを多重化して書き込む。図２に示した例では、２バイト毎に１−１から１−８まで８重化して１６バイトの領域に書き込む。ここでフラッシュメモリ内の全ブロック数を“０ＦＦＦｈ個（４０９６個）”とすると、初期不良ブロックアドレスとして書き込まれるＰＢＡの範囲は、“０００１ｈ”〜“０ＦＦＦｈ”となる。因みに“００００ｈ”は管理ブロックのアドレスであり、必ず初期良ブロックである為、前記ＰＢＡの範囲には含まれることはない。また、管理ブロック１０５は、１ページ当たり３２個のアドレスが記録できるので、全部で１０２４個のブロックのアドレスが記録できる。この数は、所定数より初期不良ブロックが多い場合は、不良品としてフラッシュメモリ自体を出荷しないので、記録できるアドレスの数は、全ブロック数より少なくても何ら問題はない。
【００３４】
図５のフローチャートに示す処理を繰り返していく過程において、初期不良ブロックと判断されたＰＢＡは順番に管理ブロック１０５に書き込まれる。図２に示すように、ＢＢ＿Ａｄｒ１、ＢＢ＿Ａｄｒ２、…の順に書き込まれる。管理ブロック１０５の初期状態は、全領域“ＦＦＦＦｈ”で埋められているので、“ＦＦＦＦｈ”のコードになる所までが初期不良ブロックのアドレスであることがわかる。図２の例では、ページ２の２つめの領域から“ＦＦＦＦｈ”となるので、６５個分（３２×２＋１＝６５）の初期不良ブロックのアドレスが書き込まれた状態を示している。
【００３５】
さて、ここで８重化（多重化）を行う意味について説明すると、本実施の形態によるフラッシュメモリを用いたメモリカード等の装置や機器を製造するシステムメーカ側において、管理ブロック１０５を読み出す際に読み出しエラー等で正しく読めない場合が考えられる。そこでエラー保護をかける必要があるが、例えばＥＣＣ（Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｎｇ　Ｃｏｄｅ）のように方式にさまざまな種類（リード・ソロモンやハミング等）がある保護方法では、システムメーカ側のＥＣＣ方式と整合がとれないという問題があるので、一般的な保護方法（分かり易く、効果的な保護方法）で管理テーブル１０５を保護する必要があり、本発明の実施の形態においては８重化（多重化）の方法を採用した。なお、多重化による保護の仕組みについては多数決等の手法を用いれば良いので、その詳細説明は省略する。
【００３６】
以上、管理ブロック１０５を作成する手順について説明したが、管理ブロック１０５に初期不良ブロックのアドレスを書き込むのではなく、管理ブロック１０５内のデータ領域をアドレス毎に割り付けて、初期不良ブロックのアドレスに対応するビット（位置）にフラグを立てる方法でも、管理ブロック１０５に初期不良ブロック情報を記憶させることができる。要は、管理ブロック１０５のデータを確認するだけで、初期不良ブロックのアドレスを確認できる構造で記憶すればよい。
【００３７】
また、初期不良ブロックマークに基づいて管理ブロック１０５を作成するのではなく、図４に示すように初期良ブロックマークに基づく方法も考えられる。即ち、初期良ブロックかどうかの判定を行い、初期良ブロックの管理領域には初期良ブロックマークを書き込むと共に、管理ブロックに初期不良ブロックアドレスを書き込む方法としてもよい。
【００３８】
以上のように本実施の形態によれば、フラッシュメモリ１０１に初期不良ブロック１０３のアドレスを識別可能な管理ブロック１０５を設けた半導体メモリとすることで、システムメーカにおいて、全ブロックのマークの有無をチェックする工程を簡素化することができ、また、半導体メモリの製造工程において、管理ブロック１０５に初期不良ブロック１０３のアドレスを識別可能に記憶する工程を設けることで、前述の半導体メモリを製造することが可能となる。
【００３９】
次に、このようにして作成されたフラッシュメモリを用いて、システムメーカがメモリカード等を製造する場合について、図７及び図６を用いて説明する。図７に示すメモリカードは、カード内部にフラッシュメモリ１０１と、それを制御する為の回路ブロック（ホストインタフェース部７０１、フラッシュメモリ制御部７０２、読み書きメモリ７０３）とから構成される。フラッシュメモリ制御部７０２は、初期の電源投入段階において、フラッシュメモリ１０１内の管理ブロック１０５を参照し、初期不良ブロック情報を所望の初期良ブロックにその情報を記録する。図６にその記録の形態（エントリーテーブル）を示す。エントリーテーブルはフラッシュメモリ１０１内の全物理ブロックのアドレス順にページ０から順に情報が記録されるものである。
【００４０】
記録される情報としては、初期の電源投入段階においては、初期不良ブロック１０３に対応するビットが“１１ｂ”もしくは“１０ｂ”が記録され、初期良ブロック１０２については、まだ有効データが書き込まれていない段階であるので“００ｂ”が書き込まれる。
【００４１】
図６に示す例では、各ブロックに対して２ビットの情報を書き込むので、１ページ当たり２０４８ブロックを管理することが可能である。
【００４２】
なお、以降の電源投入時においては、管理ブロック１０５は使用せず、即ち管理ブロック１０５の情報をエントリーテーブルに記録し直すことはせず、エントリーテーブルのみでブロック管理の制御を行う。このようにエントリーテーブルを設けることにより、後発的に生じた不良ブロックも併せて管理できる。また、エントリーテーブルは、通常読み書きメモリ７０３に展開した上で参照することとなる。また、管理ブロック１０５内の情報は、初期の電源投入段階（あるいは、メモリカード製造過程）において、エントリーテーブルに記録されるので、管理ブロック１０５は、その機能を解消し、通常の記録領域やエントリーテーブルを記録する領域として用いることもできる。
【００４３】
以上のように、本発明の実施の形態によれば、フラッシュメモリ製造業者が、フラッシュメモリ１０１の先頭物理ブロックの管理ブロック１０５に、初期不良ブロックのアドレス情報を一括して書き込んだ状態にして、システムメーカに出荷するようにしたので、システムメーカ側は、初期不良ブロックか初期良ブロックかを判断する為に全ブロックをサーチする必要がなくなり、メモリカード等の装置や機器を制御する際の初期工程を簡略化することができる。
【００４４】
なお、上記実施の形態では、半導体メモリ（フラッシュメモリ）を組み込んだ機器としてメモリカードを例に挙げたが、半導体メモリ自体を機器に組み込んだもの（内蔵タイプ）や半導体メモリを制御する為の回路ブロックのみが機器側にあるもの（上記のような制御回路を有しないメモリカードに対応する機器）であってもよい。
【００４５】
また、上記実施の形態では、管理ブロック１０５を先頭の物理ブロックとしたが、これに限らず、最後の物理ブロックとしても、初期良ブロック１０２の先頭や最後のものとしてもよい。初期良ブロックの最初または最後とした場合は、これを検出するためのステップを設ければよい。
【００４６】
【発明の効果】
以上のように本発明によれば、全ブロック中の初期不良ブロックのアドレスを一括管理できる管理テーブルを所定のブロックに管理ブロックとして設けた半導体メモリとし、半導体メモリメーカは、その製造方法として製造工程の中で、管理ブロックに初期不良ブロックのアドレスを識別できる状態で記憶して出荷するので、この半導体メモリを用いてメモリカードや半導体メモリを組み込んだ機器などを開発または製造するシステムメーカは、管理ブロックを参照するだけで、初期不良ブロックか初期良ブロックかを判断できるので、出荷後のシステムメーカ側のブロック検査工程を簡素化することができ、結果として製造コストを削減することが可能となる。また、システムメーカにおける半導体メモリやメモリカードの制御方法として、管理ブロックに記憶された初期不良ブロック情報に加えて後発的な不良ブロック情報も含むテーブルを半導体メモリ上に作成し直すことにより、後発的な不良ブロックも併せて一括管理することができる。
【図面の簡単な説明】
【図１】本発明による半導体メモリのブロック構造を示す概念図
【図２】本発明による半導体メモリに設けられた管理ブロックのデータ構造を示す概念図
【図３】本発明による半導体メモリにおける初期不良ブロックのデータ構造を示す概念図
【図４】本発明による半導体メモリにおいて初期良ブロックを管理する場合のブロック構造を示す概念図
【図５】本発明による半導体メモリ製造方法における管理ブロックの作成手順を示すフローチャート
【図６】本発明による半導体メモリ管理方法に用いられるエントリーテーブルのデータ構造を示す概念図
【図７】本発明によるメモリカードの構成を示す概略ブロック図
【符号の説明】
１０１　フラッシュメモリ
１０２　初期良ブロック
１０３　初期不良ブロック
１０４　初期不良ブロックマーク
１０５　管理ブロック

Claims (14)

1. 複数のブロックからなるメモリ領域を有する半導体メモリであって、前記ブロック中の良ブロックまたは不良ブロックのアドレスを識別するための情報を記憶する管理ブロックを有する半導体メモリ。
2. 前記管理ブロックは、前記メモリ領域上の所定のブロックに作成されることを特徴とする請求項１記載の半導体メモリ。
3. 前記管理ブロックは、良ブロックまたは不良ブロックのアドレスを識別するための情報をエラー保護可能な形式で書き込むことを特徴とする請求項１記載の半導体メモリ。
4. 請求項１ないし３の何れかに記載の半導体メモリを製造する方法であって、良ブロックまたは不良ブロックのアドレスを識別するための情報を前記管理ブロックに書き込む管理ブロック作成工程を設けた半導体メモリ製造方法。
5. 請求項１ないし３の何れかに記載の半導体メモリを製造する方法であって、良ブロックまたは不良ブロックのアドレスを識別するための情報を多重化形式で前記管理ブロックに書き込む管理ブロック作成工程を設けた半導体メモリ製造方法。
6. 前記管理ブロック作成工程は、各ブロックの特定領域に書き込まれた良／不良を示すマークをチェックした後に行うことを特徴とする請求項４または５記載の半導体メモリ製造方法。
7. 前記管理ブロック作成工程は、良／不良かを示すマークを各ブロックの特定領域に書き込む工程と共に行うことを特徴とする請求項４または５記載の半導体メモリ製造方法。
8. 請求項４ないし７の何れかに記載の半導体メモリ製造方法により製造された半導体メモリを内蔵したメモリカード。
9. 前記管理ブロックに記録された情報を、所望のブロックにエントリーテーブルとして記録することを特徴とする請求項８記載のメモリカード。
10. 前記エントリーテーブルは、後に不良となったブロックのアドレスを識別するための情報も合わせて記録することを特徴とする請求項９記載のメモリカード。
11. 前記管理ブロックは、前記エントリーテーブルを作成したのち、通常の記録ブロックとして使用することを特徴とする請求項９または１０記載のメモリカード。
12. 請求項４ないし７の何れかに記載の半導体メモリ製造方法により製造された半導体メモリを制御する方法であって、
    前記管理ブロックに記録された情報を、所望のブロックにエントリーテーブルとして記録する工程を有することを特徴とする半導体メモリ制御方法。
13. 前記エントリーテーブルは、後に不良となったブロックのアドレスを識別するための情報も合わせて記録することを特徴とする請求項１２記載の半導体メモリ制御方法。
14. 前記管理ブロックは、前記エントリーテーブルを作成したのち、通常の記録ブロックとして使用することを特徴とする請求項１２または１３記載の半導体メモリ制御方法。

Images