JP4656063B2 - メモリカードの特定方法 - Google Patents

Description

本発明は、不揮発性メモリを搭載したメモリカードを特定する方法に関する。より詳細には、フラッシュメモリとフラッシュメモリを制御するメモリコントローラを備えたメモリカードを特定する方法に関する。

近年、不揮発性の記憶媒体であるフラッシュメモリの開発が盛んに行われ、フラッシュメモリを備えたメモリカード、例えばＣＦカード等が、デジタルカメラ、パーソナルコンピュータ等の情報機器（ホストシステム）の外部記憶装置として普及している。

ところで、メモリカードのような製品では、製品が市場で故障、不具合を起こした場合、その製品は製造元に返却される。製造元では、その製品の製造日や製造ロットを特定の上、当該製造ロットに関する製造履歴資料を調査し故障原因の調査、同日製造、同工程ナンバーで製造された他ロットへの影響等を推定することが通常行われている。

メモリカードのような製品では、製品の製造日や製造ロットを特定するため、シリアル番号を製品に付与し管理する方法が一般に行われている。例えば、ＡＴＡ（AT Attachment）で規定されているシリアル番号をメモリカード内のカード属性情報領域に書き込む方法又はシリアル番号を印刷したラベルをメモリカードに貼り付ける方法が通常行われている。

これらの方法では、シリアル番号をメモリカード内のカード属性情報領域に書き込む工程やシリアル番号を印刷したラベルをメモリカードの表面に貼るという工程が必要になる。また、これらの方法でシリアル番号を付与したとしても、カード属性情報領域に書き込む方法では、書き込んだ情報が消えてしまう場合がある。ラベルをメモリカードに貼り付ける方法では、ラベルが剥がれて紛失してしまう場合がある。更に、ラベルをメモリカードに貼り付ける方法では、メモリカードの外観を損ねるという問題がある。

又、メモリカードの表面にシリアル番号を直接印刷する方法もあるが、ラベルをメモリカードに貼り付ける方法と同様にメモリカードの外観を損ねるという問題がある。特許文献１及び２では、この外観を損ねるという問題を解決するため、外観に表れない凹部の底面に、シリアル番号のようなメモリカードを識別するための情報を刻印又は塗布している。

特開２００４−３８８５２号公報 特開２００４−３８８５３号公報

しかしながら、特許文献１及び２では、この外観を損ねるという問題を解決することはできるが、工程数を削減することができない。

本発明は、シリアル番号を使用することなく、カードの製造日や製造ロットを特定することができるメモリカードの特定方法を提供することを目的とする。

上記目的を達成するため、本発明のメモリカードの特定方法は、記憶媒体として物理ブロック単位で記憶データの消去が行われるフラッシュメモリを用いたメモリカードの特定方法であって、前記メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレスを含む不良ブロック情報を、該メモリカードを特定するための情報として登録する登録ステップと、特定対象の前記メモリカードから不良ブロック情報を読み出す読み出しステップと、前記登録ステップで登録された複数の前記不良ブロック情報から前記読み出しステップで読み出した前記不良ブロック情報と一致するものを検出する検出ステップと、を含むことを特徴とする。

又、前記登録ステップでは、前記不良ブロック情報が該不良ブロック情報と対応する前記メモリカードの製造日又は製造ロットと関連付けて登録されることが好ましい。

又、検出ステップで検出された前記不良ブロック情報と関連付けて登録されている情報に基づいて、特定対象の前記メモリカードの製造日又は製造ロットを判別する判別ステップを含むことが好ましい。

本発明によれは、フラッシュメモリ内にある不良ブロックの物理ブロックアドレスにより、メモリカードを特定することが可能になる。そのため、出荷時に不良ブロックの物理ブロックアドレスとメモリカードの製造日や製造ロットの対応関係を記録しておくことにより、シリアル番号によること無く、メモリカードの製造日や製造ロットの特定が可能になる。このため、シリアル番号をカード内のカード属性情報領域に書き込む工程やシリアル番号を印刷したラベルをカードの表面にラベルを貼るという工程が不要になる。また、ラベルを貼る必要がないため、カードの外観損ねるという問題も同時に解決される。

さらに、不良ブロックの物理ブロックアドレスによりメモリカードを特定できるため、メモリカード毎にアプリケーションソフトを自動実行することや、メモリカード毎にホストシステム内の情報に対するアクセスを制限するといった使用も可能になる。

以下、図面に基づき、本発明の実施の形態について詳細に説明する。

図１は、本発明に係るメモリカード１を概略的に示すブロック図である。図１に示すように、メモリカード１は、ＮＡＮＤ型フラッシュメモリであるフラッシュメモリ２と、それを制御するコントローラ３で構成されている。

なお、メモリカード１は、外部バス１３を介してホストシステム４と接続される。ホストシステム４は、ホストシステム４の全体の動作を制御するためのＣＰＵ（Central Processing Unit）、メモリカード１との情報の授受を担うコンパニオンチップ等から構成される。ホストシステム４は、例えば、文字、音声、あるいは画像情報等の種々の情報を処理するパーソナルコンピュータやデジタルスチルカメラをはじめとする各種情報処理装置であってもよい。又、メモリカード１の出荷前の検査で使用される検査器もホストシステム４に対応する。

フラッシュメモリ２は、レジスタと、メモリセルアレイと、から構成される。フラッシュメモリ２は、レジスタとメモリセルアレイとの間で、データの書き込み又は読み出しを行う。

メモリセルアレイは、複数のメモリセル群と、ワード線と、を備える。各メモリセル群は、複数のメモリセルが直列に接続されたものである。ワード線は、メモリセル群の特定のメモリセルを選択するためのものである。このワード線を介して選択されたメモリセルとレジスタとの間で、データの書き込み又は読み出しが行われる。即ち、レジスタから選択されたメモリセルへのデータの書き込み又は選択されたメモリセルからレジスタへのデータの読み出しが行われる。

メモリセルアレイを構成するメモリセルは、２つのゲートを備えたＭＯＳトランジスタによって構成される。ここで、一方のゲートはコントロールゲートと呼ばれ、もう一方のゲートはフローティングゲートと呼ばれている。このフローティングゲートに電荷（電子）を注入若しくはこのフローティングゲートから電荷（電子）を排出することによって、データの書き込み若しくはデータの消去が行われる。

ＮＡＮＤ型フラッシュメモリであるフラッシュメモリ２のアドレス空間は、図２に示したように"ページ"及び"ブロック（物理ブロック）"で構成されている。

ページは、フラッシュメモリ２にて行われるデータ読み出し動作及びデータ書き込み動作における処理単位である。物理ブロックは、フラッシュメモリ２にて行われるデータ消去動作における処理単位であり、複数個のページで構成されている。物理ブロックには、それぞれに固有の物理ブロックアドレス（ＰＢＡ）が割り当てられている。

上記物理ブロックとページの構成は、フラッシュメモリの仕様によって異なるが、図２（ａ）に示したような小ブロックのフラッシュメモリと、図２（ｂ）に示したような大ブロックのフラッシュメモリが一般的に使用されている。小ブロック構成では、図２（ａ）に示したように、１ブロックが３２ページ（Ｐ０〜Ｐ３１）で構成され、各ページが５１２バイト（１セクタ）のユーザ領域２５と１６バイトの冗長領域２６で構成されている。また、大ブロック構成では、図２（ｂ）に示したように、１ブロックが６４ページ（Ｐ０〜Ｐ６３）で構成され、各ページが２０４８バイト（４セクタ）のユーザ領域２５と６４バイトの冗長領域２６で構成されている。

ユーザ領域２５は、ホストシステム４から供給されるユーザデータを格納するための領域である。

冗長領域２６は、エラーコレクションコード、論理アドレス情報、ブロックステータス等の付加データを記録するための領域である。

エラーコレクションコードは、ユーザ領域２５に記憶されているデータに含まれる誤りを検出し、訂正するためのデータである。

論理アドレス情報は、物理ブロックに有効なユーザデータが記憶されている場合に、そのユーザデータに対応する論理ブロックを特定するために用いられる情報である。論理ブロックは、ホストシステム４側のアドレス空間におけるセクタを複数個まとめたものであり、この論理ブロックと物理ブロックの対応関係を管理することにより、ホストシステム４で管理されている論理アドレスとフラッシュメモリ２内の物理アドレスの対応関係を管理している。尚、ホストシステム４側のアドレス空間は、セクタ（５１２バイト）単位で分割した領域に付けた通番であるＬＢＡ（Logical Block Address）で管理されている。ホストシステム４は、このＬＢＡでフラッシュメモリ２内のアクセス領域を指定する。

物理ブロックに有効なユーザデータが記憶されていない場合、その物理ブロックの冗長領域２６には、論理アドレス情報が書き込まれていない。従って、冗長領域２６に論理アドレス情報が書き込まれているか否かを判定することにより、その物理ブロックに有効なデータが格納されているか否かを判定することができる。つまり、冗長領域２６に論理アドレス情報が格納されていないとき、その物理ブロックには、有効なデータが格納されていない。

ブロックステータスは、その物理ブロックが不良ブロック（正常にデータの書き込み等を行うことができない物理ブロック）であるか否かを示す情報であり、この情報に基づいて不良ブロックであるか否かが識別される。尚、不良ブロックには、出荷時から正常にデータの書き込み等を行うことができない先天性の不良ブロックと、使用を開始後の劣化等により正常にデータの書き込み等を行うことができなくなった後天性の不良ブロックとがある。

一般的なＮＡＮＤ型フラッシュメモリでは、予め定められた１バイトの領域に先天性の不良ブロックを示す情報がブロックステータスとして書き込まれている（以下、ブロックステータスが書き込まれている領域をブロックステータス領域と言う）。この先天性の不良ブロックを示す情報は、通常、００ｈ（１６進数表示）であり、消去することができないようにマーキングされている。又、後天性の不良ブロックに対しては、コントローラ３が、ブロックステータス領域に後天性の不良ブロックを示す情報を書き込む。この後天性の不良ブロックを示す情報は、先天性の不良ブロックを示す情報とは異なる値、例えば、０Ｆｈ（１６進数表示）やＦ０ｈ（１６進数表示）を用いることが好ましい。尚、良品ブロックの場合、ブロックステータス領域に対して情報の書き込みは行われないため、ブロックステータスは、消去状態のＦＦｈになっている。

このようなフラッシュメモリ２は、コントローラ３から、レジスタを介して、データ、アドレス情報、内部コマンド等を受信して、データの読み出し処理、書き込み処理、ブロック消去処理、転送処理等の各処理を行う。尚、メモリコントローラ３がフラッシュメモリ２に与えるコマンドを内部コマンドと呼び、ホストシステム４がメモリコントローラ３に与えるコマンドを外部コマンドという。

コントローラ３は、図１に示すように、マイクロプロセッサ６と、ホストインターフェースブロック７と、ワークエリア８と、バッファ９と、フラッシュメモリインターフェースブロック１０と、ＥＣＣ（Error Correcting Code）ブロック１１と、ＲＯＭ（Read Only Memory）１２と、から構成される。これら機能ブロックによって構成されるコントローラ３は、一つの半導体チップ上に集積される。以下に各機能ブロックについて説明する。

マイクロプロセッサ６は、ＲＯＭ１２に記憶されているプログラムに従って、コントローラ３の全体の動作を制御する。例えば、マイクロプロセッサ６は、各種処理等を定義したコマンドセット（シーケンスコマンド）をＲＯＭ１２から読み出してフラッシュメモリインターフェースブロック１０に供給し、フラッシュメモリインターフェースブロック１０に処理を実行させる。

ホストインターフェースブロック７は、外部バス１３を介して、ホストシステム４との間で、データ、アドレス情報、ステータス情報、外部コマンド等の授受を行なう。ホストシステム４よりメモリカード１に供給されるデータ等は、ホストインターフェースブロック７を入口としてメモリカード１の内部（例えば、バッファ９）に取り込まれる。また、メモリカード１からホストシステム４に供給されるデータ等は、ホストインターフェースブロック７を出口としてホストシステム４に供給される。又、ホストインターフェースブロック７は、コマンドレジスタ、ＬＢＡレジスタ、セクタカウントレジスタ、データレジスタ、ステータスレジスタ等からなるＡＴＡレジスタを備えている。

ワークエリア８は、フラッシュメモリ２の制御に必要なデータが一時的に格納される作業領域であり、複数のＳＲＡＭ（Static Random Access Memory）セルによって構成される。ワークエリア８には、例えば、論理アドレスと物理アドレスを変換するためのアドレス変換テーブル、データが書き込まれていない空きブロックを検索するための空きブロック検索テーブルなどが記憶される。

バッファ９は、フラッシュメモリ２から読み出されたデータ及びフラッシュメモリ２に書き込むデータを一時的に蓄積する。すなわち、フラッシュメモリ２から読み出されたデータは、ホストシステム４が受け取り可能な状態となるまでバッファ９に保持され、フラッシュメモリ２に書き込むべきデータは、フラッシュメモリ２が書き込み可能な状態となるまでバッファ９に保持される。

フラッシュメモリインターフェースブロック１０は、内部バス１４を介して、フラッシュメモリ２との間で、データ、アドレス情報、ステータス情報、内部コマンド等の授受を行う。

ＥＣＣブロック１１は、フラッシュメモリ２に書き込むデータに付加されるエラーコレクションコードを生成するとともに、読み出しデータに付加されたエラーコレクションコードに基づいて、読み出したデータに含まれる誤りを検出・訂正する。

ＲＯＭ１２は、マイクロプロセッサ６による処理の手順を定義するプログラムを格納する不揮発性の記憶素子である。具体的には、ＲＯＭ１２は、例えば、アドレス変換テーブルの作成等の処理手順を定義するプログラムを格納する。

次に、本発明のメモリカードの特定方法について説明する。上述のようにＮＡＮＤ型フラッシュメモリでは、先天性の不良ブロックが存在する。この先天性の不良ブロックの個数及びそれらの位置（物理ブロックアドレス）はフラッシュメモリ２のチップ毎に異なり、先天性の不良ブロックの個数及びそれらの位置（物理ブロックアドレス）が完全に一致するチップはほとんど存在しない。従って、本発明のメモリカードの特定方法では、各チップに含まれる先天性の不良ブロックを検出し、それらの位置（物理ブロックアドレス）に関する情報（以下、不良ブロック情報と言う）に基づいて、そのチップが搭載されているメモリカードの特定行っている。

この不良ブロック情報を取得するため、本発明の実施の形態では、ＡＴＡ規格には規定されていない不良ブロックの物理ブロックアドレス（ＰＢＡ）を取得するためのコマンドを設け、このコマンドにＡＴＡ規格では規定されていないコマンドコードを割り当てている。このようなＡＴＡ規格に規定されていないベンダーユニークな特殊コマンドは、ベンダーコマンドと呼ばれている。以下の説明で、不良ブロックの物理ブロックアドレス（ＰＢＡ）を取得するためのベンダーコマンドを不良ブロック情報取得コマンドと言う。

ホストシステム４が不良ブロック情報を取得するときには、まず、ホストシステム４がメモリコントローラ３内のコマンドレジスタに不良ブロック情報取得コマンドのコマンドコードを書き込む。メモリコントローラ３は、この不良ブロック情報取得コマンドに応答して不良ブロックの検索を開始する。この検索では、各物理ブロックの冗長領域に書き込まれているブロックステータスが順次読み出され、読み出されたブロックステータスに基づいて各物理ブロックが先天性不良ブロックであるか否かが識別される。この検索で先天性不良ブロックが検出されたときは、その先天性不良ブロックの物理ブロックアドレス（ＰＢＡ）がバッファ９に書き込まれる。

このような処理により、フラッシュメモリ２に含まれる全ての物理ブロックからブロックステータスが読み出され、検出された全ての先天性不良ブロックの物理ブロックアドレス（ＰＢＡ）がバッファ９に書き込まれる。この後、メモリコントローラ３はホストシステム４に対して、不良ブロック情報の収集が終了したことを通知する。この通知には、メモリコントローラ３のレディ・ビジー（Ｒ／Ｂ）端子から出力される信号が用いられる。つまり、レディ・ビジー（Ｒ／Ｂ）端子から出力される信号のレベル（ハイレベル又はローレベル）で、レディ状態又はビジー状態を示している（以下、レディ状態を示す信号をレディ信号と言い、ビジー状態を示す信号をビジー信号と言う）。例えば、ハイレベルをレディ状態に、ローレベルをビジー状態に設定した場合、不良ブロック情報の収集が終了するまでは、レディ・ビジー（Ｒ／Ｂ）端子からローレベル（ビジー信号）を出力し、不良ブロック情報の収集が終了したときにレディ・ビジー（Ｒ／Ｂ）端子からハイレベル（レディ信号）を出力する。

尚、ホストシステム４に対して、不良ブロック情報の収集が終了したことを通知する方法は、割り込み信号を出力したり、ステータスレジスタ内の特定のビットの論理値を書き換えたりする方法であってもよい。

メモリコントローラ３がホストシステム４に対して、不良ブロック情報の収集が終了したことを通知すると、ホストシステム４はメモリコントローラ３のリードイネーブル（ＲＥ）端子にハイレベルとローレベルの信号を交互に入力する。メモリコントローラ３は、リードイネーブル（ＲＥ）端子に入力される信号のレベルが遷移するタイミング（ハイレベルからローレベル又はローレベルからハイレベルに遷移するタイミング）でバッファ９に書き込まれた内部情報をホストインターフェースブロック７内のデータレジスタに転送する。一方、ホストシステム４は、リードイネーブル（ＲＥ）端子にハイレベルとローレベルの信号を交互に入力すると共に、データレジスタに保持されている情報を読み出す。

このようにして、バッファ９に書き込まれた不良ブロック情報はデータレジスタに転送され、ホストシステム４によって読み出される。バッファ９に書き込まれた全ての不良ブロック情報がデータレジスタに転送されたときに、メモリコントローラ３はレディ・ビジー（Ｒ／Ｂ）端子からビジー信号を出力し、ホストシステム４は、リードイネーブル（ＲＥ）端子への信号の入力と、データレジスタに保持されている情報の読み出しを終了する。

尚、メモリコントローラ３は不良ブロック情報取得コマンドをホストシステム４から与えられたときに、フラッシュメモリ２からＩＤデータを読み出し、読み出したＩＤデータを不良ブロックの物理ブロックアドレス（ＰＢＡ）と同様にバッファ９に書き込むようにしてもよい。このようにすれば、ホストシステム４は不良ブロック情報と共にフラッシュメモリ２のＩＤデータも取得することができる。このＩＤデータには、メーカコード、デバイスコード、属性情報等の情報が含まれている。

メモリカード１を出荷する前には、検査器を用いてメモリカード１の動作チェックが行われる。この動作チェックでは、例えば、メモリカード１の動作電流、スループット等が測定され、これらの検査結果が検査日時、製造日及び製造ロットと共に検査器に保存される。本発明のメモリカードの特定方法を用いる場合には、更に、不良ブロック情報取得コマンドにより不良ブロック情報又は不良ブロック情報及びＩＤデータを取得し、これらの情報も検査器に保存される。つまり、本発明のメモリカードの特定方法を用いる場合には、不良ブロック情報又は不良ブロック情報及びＩＤデータが、検査結果、検査日時、製造日及び製造ロットと関連付けられて検査器に保存される。尚、検査日時が、製造日及び製造ロットと関連付けされている場合には、メモリカード毎に製造日及び製造ロットを保存しておかなくてもよい。又、検査器に保存した不良ブロック情報、検査結果、検査日時等のデータは、光学記録媒体、磁気記録媒体等の記録媒体にバックアップしておくことが好ましい。

出荷されたメモリカード１に故障、不具合等が発生して返品されたときには、検査器を用いて返品されたメモリカード１の不良ブロック情報又は不良ブロック情報及びＩＤデータの取得が行われる。続いて、検査器に検査結果、検査日時等と共に保存されている不良ブロック情報の中から、返品されたメモリカード１の不良ブロック情報と一致するものの検索が行われる。この検索で検出された不良ブロック情報と関連付けられている検査結果、検査日時等のデータが、返品されたメモリカード１に関するデータであると判断される。つまり、不良ブロック情報に基づいてメモリカード１を特定し、検査日時、製造日及び製造ロットを判別することができる。又、そのメモリカード１の出荷前の検査結果も参照することができる。

この不良ブロック情報が一致するものの検索を容易に行うためには、不良ブロック情報に含まれる物理ブロックアドレス（ＰＢＡ）のチェックサムを求め、このチェックサムも不良ブロック情報として検査器に保存しておくことが好ましい。こうしておくことにより、チェックサムに基づいて返品されたメモリカード１の不良ブロック情報と一致するものの検索を行うことができる。このチェックサムは、全ての不良ブロックの物理ブロックアドレス（ＰＢＡ）を加算した値なので、不良ブロックの個数が５個であれば、５個の物理ブロックアドレス（ＰＢＡ）の加算により求められ、不良ブロックの個数が１０個であれば、１０個の物理ブロックアドレス（ＰＢＡ）の加算により求められる。チェックサムのビット数については、物理ブロックアドレス（ＰＢＡ）のビット数等を考慮して適宜設定することができる。又、返品されたメモリカード１のチェックサムと一致する不良ブロック情報が検出されたときには、更に、不良ブロック情報に含まれる物理ブロックアドレス（ＰＢＡ）が全て一致しているかどうかを調べ、一致していない場合には更に検索を続行する。又、不良ブロック情報に含まれる物理ブロックアドレス（ＰＢＡ）が全て一致したときに、ＩＤデータも一致しているかどうかを調べれば、メモリカードの特定精度を更に向上させることができる。

尚、返品されたメモリカード１の不良ブロック情報を取得するときには、取得した不良ブロックの物理ブロックアドレス（ＰＢＡ）に、後天性の不良ブロックの物理ブロックアドレス（ＰＢＡ）が含まれてしまうのを防止するため、ブロックステータスに基づいて先天性の不良ブロックであると判断した物理ブロックについては、消去を実行した後に再度ブロックステータスを読み出して、先天性の不良ブロックであるか否かを再度判断することが好ましい。

上述のように本発明のメモリカードの特定方法では、メモリカードから取得した不良ブロックの位置（物理ブロックアドレス）に関する情報に基づいて、メモリカードを特定している。従って、出荷時に不良ブロックの位置に関する情報を、検査結果、検査日時、製造日及び製造ロットと共に保存しておくことにより、シリアル番号によること無くメモリカードを特定し、メモリカードの製造日や製造ロットを判別することができる。

次に、この不良ブロック情報を用いた応用的な実施形態を示す。不良ブロック情報は、メモリカードに不良ブロック情報取得コマンドを与える（メモリコントローラ３内のコマンドレジスタに不良ブロック情報取得コマンドのコマンドコードを書き込む）ことによりメモリカードの検査器だけでなく、パーソナルコンピュータ等からも取得して利用することができる。

従って、不良ブロック情報によりメモリカードを特定し、パーソナルコンピュータ上のアプリケーションソフトがメモリカード毎に行う必要のある処理を自動的に実行することが可能になる。例えば、メモリカードがパーソナルコンピュータのメモリカードスロットに挿入された時、アプリケーションソフトが挿入されたメモリカードを特定し、自動的にパーソナルコンピュータとメモリカードとの間でデータ転送等の処理を実行するように設定することができる。

次に、具体的な利用形態の一例を示す。営業員は携帯型の情報機器のメモリカードスロットに挿入されたメモリカードに対して、受発注データや得意先データ等の書き込みを行う。営業員は、帰社したらメモリカードを携帯型の情報機器から抜き取り、サーバに接続された端末のメモリカードスロットに挿入する。サーバには、このメモリカードの不良ブロック情報が、このメモリカードを所有する営業員の情報に関連付けて保存されている。従って、サーバに保存されている情報と端末に挿入されたメモリカードの不良ブロック情報を照合することにより、このメモリカードを所有する営業員を判別することができる。このメモリカードを所有する営業員を判別した後に、端末に挿入されたメモリカードに保存されている情報が、サーバ側にアップロード（転送）される。ここで、アップロードされた情報は、不良ブロック情報に基づいて判別された営業員の情報としてサーバに保存される。例えば、アップロードされたデータに基づいて、営業員の営業成績を更新するようにしてもよい。

又、サーバにメモリカードの不良ブロック情報とパスワードを関連付けて保存しておけば、端末のメモリカードスロットに挿入されたメモリカードの不良ブロック情報と、端末にキー入力されたパスワードが一致しなければ、サーバに保存されているデータを参照することができないようにすることもできる。

また、以上に述べた実施形態はメモリカードについてのみ説明してきたが、本発明はメモリカードのみに限定されない。メモリスティック、ＵＳＢメモリ等の不揮発性メモリを使用したメモリ製品についても同様に適用可能である。

また、以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。

本発明の実施形態におけるメモリカードを概略的に示すブロック図である。 フラッシュメモリのブロックとページの関係を示す説明図である。

符号の説明

１ メモリカード
２ フラッシュメモリ
３ メモリコントローラ
４ ホストシステム
６ マイクロプロセッサ
７ ホストインターフェースブロック
８ ワークエリア
９ バッファ
１０ フラッシュメモリインターフェースブロック
１１ ＥＣＣブロック
１２ ＲＯＭ
１３ 外部バス
１４ 内部バス
２５ ユーザ領域
２６ 冗長領域

Claims (3)

1. 記憶媒体として物理ブロック単位で記憶データの消去が行われるフラッシュメモリを用いたメモリカードの特定方法であって、
   前記メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレス及びそれらのチェックサムを含む不良ブロック情報を、該メモリカードを特定するための情報として登録する登録ステップと、
   特定対象の前記メモリカードから当該メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレスを読み出す読み出しステップと、
   前記読み出しステップにより読み出された物理ブロックアドレスのチェックサムを求める算出ステップと、
   前記登録ステップで登録された複数の前記不良ブロック情報から、算出ステップにより求められたチェックサムと一致するチェックサムが含まれる前記不良ブロック情報を抽出し、更に、当該抽出された前記不良ブロック情報に含まれる物理ブロックアドレスが前記読み出しステップにより読み出された物理ブロックアドレスと一致するか否かを判断する特定ステップと、
   を含むことを特徴とするメモリカードの特定方法。
2. 前記登録ステップで、前記不良ブロック情報が該不良ブロック情報と対応する前記メモリカードの製造日又は製造ロットと関連付けて登録されることを特徴とする請求項１に記載のメモリカードの特定方法。
3. 検索ステップで検出された前記不良ブロック情報と関連付けて登録されている情報に基づいて、特定対象の前記メモリカードの製造日又は製造ロットを判別する判別ステップを含むことを特徴とする請求項１又は２に記載のメモリカードの特定方法。

Images