JP2009513030A5 - - Google Patents

Claims (5)

1. 半導体チップを配設する方法において、
   導電配線及びボンディングパッドが設けられた主面を有するチップを設ける工程と、
   バッファ層を形成すべくチップの主面の少なくとも一部をバッファ層の材料で被覆する工程と、
   前記ダイを封止材料で封止する工程と、
   バッファ層をパターニングして、チップを外部リードに接続するために使用されるボンディングパッド上の領域の大部分を露出させる間に、バッファ層を導電配線の少なくとも一部の上に残す工程とを備え、
   前記バッファ層材料は、（１）前記封止材料の誘電率よりも低い誘電率、及び、（２）前記封止材料の損失正接よりも低い損失正接のうちの少なくとも一方を有する、方法。
2. 前記バッファ層材料の誘電率は３．０よりも低い、請求項１記載の方法。
3. バッファ層の材料で被覆する前記工程では、バッファ層が均一な厚さを有するように前記ダイの主面の大部分をバッファ層で被覆する、請求項１記載の方法。
4. 被覆する工程の後に、シール層をバッファ層の外側表面上に形成する工程をさらに備える、請求項１記載の方法。
5. 前記半導体ダイは所定の周波数で動作したときにフリンジ電界を生じ、前記バッファ層材料で被覆する工程では、前記フリンジ電界をバッファ層の内部に収めるために十分な一定の膜厚を有したバッファ層を形成すべく前記ダイの主面の大部分をバッファ層で被覆する、請求項１記載の方法。