TWI470747B - 具晶粒介面層之塑料封裝裝置 - Google Patents

具晶粒介面層之塑料封裝裝置 Download PDF

Info

Publication number
TWI470747B
TWI470747B TW95139048A TW95139048A TWI470747B TW I470747 B TWI470747 B TW I470747B TW 95139048 A TW95139048 A TW 95139048A TW 95139048 A TW95139048 A TW 95139048A TW I470747 B TWI470747 B TW I470747B
Authority
TW
Taiwan
Prior art keywords
buffer layer
die
dielectric constant
loss tangent
layer
Prior art date
Application number
TW95139048A
Other languages
English (en)
Other versions
TW200731476A (en
Inventor
Brian W Condie
Mahesh K Shah
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200731476A publication Critical patent/TW200731476A/zh
Application granted granted Critical
Publication of TWI470747B publication Critical patent/TWI470747B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

具晶粒介面層之塑料封裝裝置
本發明一般而言係關於半導體裝置，且更特定而言係關於具有一晶粒介面層之塑料封裝半導體裝置。
半導體(SC)裝置通常封裝於模製塑料內。該模製塑料環繞並保護該半導體晶粒，支撐該等接合線及外部引線並賦予該裝置以堅固性及抗震性。塑料封裝裝置廣泛地使用。圖1顯示先前技術之包含半導體(SC)晶粒22之模製塑料封裝20之簡化示意剖視圖。方便地但並非必需地，可將SC晶粒22安裝於散熱片23上。SC晶粒22上設置有金屬觸點區域24－1、24－2(統稱為24)，外部引線26－1、26－2(統稱為26)藉由接合線或其他構件25－1、25－2(統稱為25)耦接至金屬觸點區域24－1、24－2(統稱為24)。人們亦知曉晶粒表面32上之導體及互連(例如，金屬跡線)31。塑料封裝件27係模塑於SC晶粒22、導體31、引線接合件墊24、接合線25、外部引線26之內部部分28－1、28－2(統稱為28)周圍，因此於該實例中散熱片23之下表面仍暴露於封裝20之下表面上，然而並非必須暴露表面21。儘管諸如圖1中所示之塑料封裝及等效物廣泛地使用，但其受到諸多此項技術中所熟知之缺點及限制的困擾。其中之缺點及限制係：環繞SC晶粒22及引線25和28並覆蓋導體31之塑料封裝件27較空氣或真空具有顯著較高的介電常數εe 及損耗正切δe 。舉例而言，對於所關心的頻率範圍而言，常用於半導體裝置之塑料封裝件通常具有介於3.5至5.0範圍內之介電常數εe 且具有介於0.005至0.015範圍內之損耗正切δe 。該等缺點及限制足以使效能劣化，尤其在高頻率及高電壓下。邊緣電場29(施加電壓時形成)延伸至介於SC晶粒22之表面32上之各種導體31及24之間的塑料封裝件27內。此會在封裝件27內導致電容耦合(例如，"串擾")及功率損耗(例如，散熱)。該等缺點及限制會隨著封裝件27之介電常數εe 及損耗正切δe 增加而增加。該串擾及損耗係非所要。
於先前技術中，與延伸至SC晶粒以外之邊緣電場相關聯之電容耦合及損耗藉由(例如)以下方法已得到了減輕或避免：(i)在該晶粒上使用法拉第屏蔽(未顯示)，及/或(ii)使用中空陶瓷或金屬封裝，該中空陶瓷或金屬封裝可在具有導體24、31之晶粒敏感表面上方且亦通常在該等接合線及內封裝引線周圍提供一空氣或真空間隔。法拉第屏蔽可限制該邊緣電場但由於需要額外的導體及遮蔽層而付出了增加晶粒複雜性之代價。圖2中圖解闡釋一真空或空氣間隔封裝，圖2顯示了具有環繞晶粒32之空氣或真空間隔37的中空封裝30。晶粒32安裝於附裝有外部引線36－1、36－2(統稱為36)之(例如)金屬、陶瓷或塑料基座33－1上。接合線或其他連接35－1、35－2(統稱為35)將晶粒32上之接合墊34－1、34－2(統稱為34)耦接至封裝引線36－1、36－2(統稱為36)之內部部分38－1、38－2(統稱為38)。蓋33－2置放於基板34、晶粒32、接合線或其他連接35及封裝引線36之內部部分38上。晶粒22周圍具有空氣或真空間隔37意指邊緣電場39不與任何封裝件接觸。因此，可避免由於塑料封裝件與晶粒表面及各種導體接觸而造成耦合電容及/或損耗之增加。空氣或真空之介電常數εo 及損耗正切δo 係低且因此可最小化串擾及介電損耗。然而，該等中空封裝更加昂貴且通常不如塑料封裝堅固。若該完成裝置經受到較大的加速力，則接合線或其他連接35可能變得脫離。
因此，仍然需要改良型之半導體裝置及能提供與封裝有關之電容串擾及損耗經減小之塑料封裝裝置之方法。因此，所要之情形係提供與晶粒表面接觸之塑料封裝具有較低介電常數εb1 及/或損耗正切δb1 的材料之改良型半導體裝置。另外，所要之情形係該等改良之塑料封裝材料、結構及方法可環繞該半導體晶粒、晶粒引線及接合線形成一大致結實的結構從而提供一機械堅固之封裝。進一步所要之情形係：該等改良之裝置可使用現有之製造技術達成於一典型半導體裝置製造線上或易於添加至一典型半導體裝置製造線以便僅需要對製造制程做小的修改。再進一步所要之情形係可低成本地獲得該等優點。結合該等附圖及上述技術領域和先前技術參照隨後之實施方式及隨附申請專利範圍，本發明其他所要之特徵及特性將變得清晰。
以下實施方式僅為例示性而並非意欲限制本發明或本發明之應用及用途。此外，本發明將不受以上技術領域、先前技術、發明內容或以下實施方式的約束。
為闡釋之簡單及清楚起見，附圖僅闡釋構造之一般方式，且可省略習知特徵及技術之闡述及細節以避免不必要地混淆本發明。另外，附圖中的元件未必按比例繪製。舉例而言，為幫助促進對本發明實施例的理解，可相對於該等圖式中某些元件或區域誇大其他元件或區域之尺寸。
在說明書及申請專利範圍中，術語「第一」、「第二」、「第三」、「第四」及類似術語(若有)可用於在類似元件之間加以區分而未必用於闡述一特定的相繼或時間次序。應瞭解，如此使用之術語在合適之情形下可互換，以使本文中述之本發明實施例(例如)能以本文圖解或另外闡述之彼等順序以外的順序運作。此外，術語"包含"、"包括"、"具有"及其任何變型意欲涵蓋非排他性包含，因此一包括一列元件之制程、方法、物件或設備並非必須限制於彼等元件，然而亦可包括其他未明確列舉或該制程、方法、物件或設備所固有之元件。
在說明書及申請專利範圍中，術語「左」、「右」、"內"、"外"、「前」、「後」、「上」、「下」、「頂部」、「底部」及類似術語(若有)係用於描述性目的而未必用於描述固定的相對位置。應理解，如此使用之術語在合適情形下可互換，以使本文中闡述之本發明實施例(例如)能以本文圖解或另外闡述之彼等定向以外的定向來運作。本文所用術語「耦合」定義為以電或非電方式直接或間接連接。如本文中所使用，術語"引線框"意欲包括任一其上可安裝有一個或多個單獨或互連的半導體晶粒之支撐結構，且其可係金屬、塑料陶瓷、玻璃或其組合。如本文中使用，術語"半導體晶粒"及簡寫"SC晶粒"意欲包括任何種類及組態之半導體裝置，無論係單獨裝置還係(例如)積體電路中複雜的裝置總成，還係半導體裝置之任一其他組態。如本文中所使用，術語"引線接合件"及"接合線"意欲包括任一將封裝引線電耦接至SC晶粒上之接觸區域及/或接合墊之手段且並非僅限於使用引線或類似物。其他電耦接手段之非限制性實例係：梁形引線、焊料凸塊、金屬化塑料膠帶等等。如本文中所使用，術語半導體晶粒上之"金屬互連"及類似物以及術語"金屬導體"意欲以寬泛意義來解釋且包括任一材料之導體而並非僅局限於金屬材料。該可變導體材料之非限制性實例係：摻雜半導體、半金屬、多層結構等。
圖3顯示一根據本發明一實施例之包含半導體(SC)晶粒42之模製塑料封裝裝置40之簡化示意剖視圖。裝置40包括SC晶粒或裝置42，方便地但並非必需地可將SC晶粒或裝置42安裝於散熱片43上並由塑料封裝件47所環繞(可能除散熱片43之下表面41外)。如輪廓線47－1所示，封裝件47可除下表面41以外環繞散熱片43。另一選擇係，如輪廓線47－2所示，塑料封裝件47可完全環繞散熱片43。可使用任一佈置但對於本發明而言並不重要。圖中顯示金屬導體及互連51位於SC晶粒42上。晶粒42之上表面50及導體51係藉由厚度53之緩衝層52而與封裝件47分離，緩衝層52的介電常數εb1 及損耗正切δb1 低於封裝材料47之介電常數εe 及損耗正切δe 。晶粒42具有位於晶粒42之上表面50上之連接(例如，接合墊)44－1、44－2(統稱為44)。晶粒42之橫向側面42S終接上晶粒表面50。引線接合件或其他連接45－1、45－2(統稱為45)將接合墊44耦接至外部引線46－1、46－2(統稱為46)之內部部分48－1、48－2(統稱為48)，以達成晶粒42之外部電耦接。一般而言，接合墊44大致位於緩衝層52之橫向外側，亦即，緩衝層52並不顯著地覆蓋接合墊44中用以附裝接合線或引線45之部分。裝置40之元件41、42、43、44、45、46及48在功能上類似於裝置20之元件21、22、23、24、25、26及28。與晶粒表面50上之導體51相關聯之邊緣電場49可大致通過低εb1 及/或δb1 之緩衝層52。裝置40與20之不同在於裝置40之封裝件47大致不接觸於SC晶粒42之表面50上之導體51。藉由低εb1 及/或δb1 之緩衝層52，可保護表面50及導體51並使其自封裝件47分離。
低εb1 及/或δb1 緩衝層52需要化學上呈穩定並且在電及化學上相容於SC晶粒42之表面50及導體51，以不擾亂SC晶粒42之運作。合適材料種類之實例係：溶膠－凝膠、氣溶膠、旋塗玻璃及各種有機材料(例如，PTFE、鐵氟龍及聚醯亞胺)。另一有用的材料係低損耗、低密度之CVD氧化物材料，此項技術中稱之為"黑鑽石"。另一適合材料之實例係由Dow Chemical Corporation of Midland,MI公司製造之SiLKTM 。該等材料在此項技術中為人們所習知。為達成效果，該等材料之介電常數εb1 及/或損耗正切δb1 需要低於封裝件47之介電常數εe 及/或損耗正切δe 。一般而言，有用地，層52之介電常數εb1 應小於約3.5，適當地小於或等於3.0且較佳地小於或等於2.8，且該損耗正切δb1 應小於約0.005。根據為緩衝層52所選擇的材料，可相對於封裝件47之εe 及/或δe 減小介電常數εb1 或損耗正切δb1 或兩者。減小介電常數εb1 可減少串擾。減小該損耗正切δb1 可減少功率損耗。兩個結果皆係有益。εb1 及δb1 兩者皆減小係所要但並非必須如此，且該等表達"低εb1 及/或δb1 "及"較低εb1 及/或δb1 "意欲包括相對於封裝件47之εe 及δe 減小εb1 或δb1 或者減小εb1 及δb1 兩者。
圖4顯示圖3之SC晶粒42之放大部分60之簡化示意剖視圖，其進一步顯示細節。於該實例中，SC晶粒42之表面50上之金屬區域或導體51－1及51－3(例如，一MOS裝置之源極及/或汲極連接)係厚度為54的高於金屬區域51－2(例如，一閘極連接)之多層結構。邊緣電場49可在源極或汲極連接51－1與閘極連接51－2之間延伸。在MOS裝置中，尤其對於約為400 MHz及以上之高頻率應用而言，此係一常見的情形。具有低介電常數εb1 及/或低損耗正切δb1 之緩衝層52具有充分之厚度53以便邊緣場49大致位於緩衝層52內而不會遇到覆蓋之塑料封裝件47。與若邊緣場49通過部分封裝件47將會發生之情形相比，此會減小由於發熱而造成之電極與電極之電容及/或信號損失。與圖1之先前技術裝置20相比，較低的電容可減少該等電極之間之串擾。應注意，緩衝層52並非一分離不同導體層之層間介電質，而係位於該等導體層的外部以將該等導體層自封裝件47分離。
圖4之緩衝層52可係一厚度53之均質層或可係一具有厚度53－1之下部部份52－1結構化層，該結構化層具有如上所述之低εb1 及/或δb1 且由厚度53－2之密封層52－2所覆蓋。某些低介電常數之材料更為多孔，此可讓水分進入。緩衝層52－1之水分多孔性係非所要。因此，所要之情形係設置覆蓋緩衝層52－1之外表面55(例如，頂部及側表面)之選用密封層52－2以減小或避免水分滲透至表面50之風險。適用於選用密封層52－2之材料實例係：經CVD沉積之SiO2 、聚醯亞胺、聚對二甲苯等。形成密封層52－2之另一方法係藉由將層52－1暴露於電漿或其他觸媒以促進(例如)交聯或其他化學變化來原位形成密封層52－2以使層52之部分52－2大致不會滲透水分或其他非所要之污染物。是否需要密封層52－2取決於緩衝層52－1及封裝件47之物質選擇，晶粒42之水分敏感度以及預計封裝裝置40應滿足之環境規範。此等將根據情形不同而改變且屬於熟悉此項技術者之能力範圍之內。熟悉此項技術者應瞭解如何決定是否需要密封層52－2。儘管於圖4之裝置部分60中具體地圖解闡釋了密封層52－2之使用，但該種密封層亦可視為圖3裝置40之緩衝層52之一部分。
圖5顯示晶圓基板82處於不同製造階段80－1、80－2、80－3、80－4、80－5、80－6(統稱為80)之多個簡化示意剖視圖，該晶圓基板上製造有多個圖3－4所示類型之SC晶粒42－1、42－2、42－3、...42－N(統稱為42)。接合墊44及金屬互連或導體51位於晶圓82之晶粒42之上表面50上。階段80－1圖解闡釋晶圓82已被處理至以下程度之情形：該等半導體裝置(例如，晶粒42)已形成全部的各種摻雜區域，互連導體51及接合墊44已設置於表面50內或上，但晶圓82尚未被分離成單獨的晶粒42－1、42－2、42－3...42－N。該種處理係習用。於階段80－2中，將厚度53之低εb1 及/或δb1 緩衝層52施加至表面50並施加於導體51及接合墊44上方。所要之情形係此時晶圓82之大致整個表面50塗佈以緩衝層52。方便地，此可藉由一(例如)旋塗制程來完成，於該旋塗制程中將緩衝層52之材料分配至表面50上且然後以相當高的速度來旋轉晶圓82以使所分配材料向外流動成一大致均勻厚度之薄層。然而，亦可使用提供緩衝層52之其他方法。非限制性實例係：真空沉積、濺鍍、化學氣相沉積、絲網遮蔽等。該等程序在此項技術中為人們所習知。亦可使用相同之技術來施加圖4及圖7中所示之選用密封層52－2。圖5之緩衝層52可包括如虛線79所示之密封層52－2。能在晶圓82之多個所有晶粒42上同時提供均勻厚度之緩衝層52及(視需要)密封層52－2係本發明制程之一個重要優點。
於階段80－3中，可藉由任一方便的方法將遮蔽層60沉積或形成於緩衝層52上。適合遮蔽層材料之一個實例係光阻劑。光阻劑及施加其之方法在此項技術中為人們所習知。於階段80－4中，在遮蔽層60中形成開口62、62'，由此暴露緩衝層52之位於接合墊44上方之部分64、64'。圖5中圖解闡釋兩個不同之遮蔽實例。在位於階段80－4...80－6右半段之區域91中，開口62擬暴露接合墊44，而在位於階段80－4...80－6之左半段之區域93中，開口62'擬暴露接合墊44及位於晶粒42－1與42－2之間之切割道94。於區域91中，緩衝層52之部分96仍然保留在切割道94上方，而於區域93中緩衝層之部分96已被移除。根據設計者所選之特定晶圓組態，任一佈置皆係有用。如本文中使用，術語"切割道"意欲包括任一設置於該晶圓上之用於將該晶圓分離成單獨晶粒之間隔且並非局限於切割或任一其他用於實施該習知功能之特定手段及方法。於階段80－5中，藉由(例如)蝕刻或其他此項技術中所習知之方便手段來移除緩衝層52之部分64、64'，由此大致暴露區域91中之接合墊44以及粒42－1與42－2之間的接合墊44外加切割道94，從而留下緩衝層52之於晶粒42－1、42－2、42－3...42－N表面50上之介於接合墊44之間的原狀部分66。於選用階段80－6中，可移除遮蔽層60。此係方便但並非必需。既可在階段80－2之後亦可在階段80－6之後固化緩衝層52，以較方便者為佳。在階段80－6之後實施固化係較佳但並非必需。在階段80－6之後，可使用此項技術中所習知之手段沿切割道94將晶圓82切割成分離的單獨晶粒42－1、42－2、42－3...42－N，然後可將其安裝於適合之引線框及(例如)使用諸如注射或轉移成型法所提供之封裝件47(見圖3、4)上。上述制程80之優點係：緩衝層52係以晶圓級形成於晶粒42上，亦即，大致同時施加至一晶圓之所有裝置晶粒。此係所要且經濟。若在階段80－3之前密封層52－1(由虛線79指示)與緩衝層52－2一起形成或形成為緩衝層52－2之一部分，則如階段80－6所見緩衝層52之上表面76被密封，但緩衝層52之毗鄰接合墊44之側壁77並未由密封層52－2所覆蓋。然而，緩衝層52與其橫向尺寸相比通常甚為薄，因此水分經由側壁77侵入之面積(侵入面積＝接合墊半徑乘以層52之厚度)可非常小以致可忽略不計。但如結合圖6－7解釋，可甚至避免該小的風險。
圖6顯示多個根據進一步實施例之晶圓基板82處於不同製造階段80'－1、80'－2、80'－3、80'－4、80'－5、80'－6、80'－7(統稱為80')之簡化示意剖視圖，於該晶圓基板上可同時製造多個圖3－4中所示類型之SC晶粒42－1、42－2、42－3、...42－N(統稱為42)。階段80'－1至80'－6與圖5之類似階段80－1至80－6大致相同但沒有密封層，且其結合圖5之說明以引用方式併入本文中。區域91圖解闡釋其中緩衝層52之部分96被留在切割道94上的適當位置處之情形，而區域93圖解闡釋其中部分96被移除且晶粒80－1與晶粒80－2之間的切割道94經由開口64'暴露之情形。於圖6之階段80'－7中，藉由(例如)在階段80'－6之後將晶圓82暴露於電漿或其他觸媒或反應劑以促進緩衝層52外表面區域之交聯或硬化，可將密封層或區域52－2形成於緩衝層部分52之上表面76及側表面77上以減小其多孔性及/或水分或其他污染物之可滲透性。緩衝層52之未轉化部分由參考編號52－1指示，而層52之已轉化部分(亦即，該密封層)由參考編號52－2指示。以此方式，緩衝層52之上表面76及側壁77兩者可得到密封以抵抗(例如)水分的浸入。不需要進一步的遮蔽步驟。
圖7顯示多個根據再進一步實施例之晶圓基板82處於不同製造階段80"－1至80"－10(統稱為80")之簡化示意剖視圖，於該晶圓基板上可同時製造多個圖3－4中所示類型之SC晶粒42－1、42－2、42－3、...42－N(統稱為42)。階段80"－1至80"－6與圖5之類似階段80－1至80－6大致相同但沒有密封層，且其結合圖5之說明以引用方式併入本文中。如先前所述，於區域91中，接合墊44被暴露，而於區域93中，接合墊44及切割道94被暴露。於圖7之階段80"－7中，以大致敷形方式將密封層52－2沉積於緩衝層52－1上方，亦即，沉積於緩衝層52－1之上表面76'及側表面77'兩者上。可使用任何數量之常見制程(舉例而言且並不加以限制，化學氣相沉積(CVD)、蒸發、濺鍍、旋塗塗層、遮蔽等)來使用先前所述各種密封材料中之一種或多種來形成密封層52－2。於階段80"－8中，在密封層52－2上形成由(例如)光阻劑或其他蝕刻遮蔽材料構成之遮蔽層70。於階段80"－9內，在遮蔽層70內形成開口72、72'。於區域91中，開口72在接合墊44之中央部分44'上方延伸，因此於階段80"－10中可使用遮蔽開口72來移除密封層52－2在接合墊44之中央部分44'上方之部分74從而可將密封層52－2留在側壁77'以及緩衝層52－1之上表面76'上方之適當位置處。於區域93中，開口72'在接合墊44之中央部分44'及切割道94之上方延伸，因此於階段80"－10中，可使用遮蔽開口72'來移除密封層52－2在中央部分44'及切割道94兩者上方之部分74'從而將密封層52－2留在側壁77'以及緩衝層52－1之上表面76'上方之適當位置處。然後，可將接合線或其他連接製作至接合墊44之中央部分44'而同時藉由大致敷形的密封層52－2在另外暴露之表面76'及77'上保護緩衝層52－1。如本文中使用，術語"中央部分"(無論單數或複數)意欲包括接合墊44之任何由密封層52－2所暴露之其中可製作接合線或其他外部電連接之區域，且儘管不排除該墊之一個中央區域但並非僅局限於此。可根據設計者所選擇之晶圓組態使用區域91、93中所示之任一遮蔽佈置，該差別在於：於區域91中，該緩衝層係留在切割道94上之適當位置處而於區域93中其係作為提供緩衝層52－1及密封層52－2之制程之一部分而被移除。
於圖5－7中，順序處理步驟80－1...80－6；80'－1...80'－7及80"－1...80"－10圖解闡釋其中該等遮蔽及移除步驟經由緩衝層52(及密封層52－2)暴露接合墊44之情形，但此並不意欲具有局限性且亦可藉由該等遮蔽及移除步驟來暴露該晶粒表面之其他並未支撐導體51之區域。舉例而言，如圖區域93中所示，亦可在該等遮蔽及移除步驟期間暴露該劃線網格或其他晶粒分離區域位於其中之晶圓82部分，例如：切割道94。此可提供多個於表面導體51上但大致不在接合墊44或橫向晶粒側面42S上具有緩衝層52(其可帶有或可不帶有密封層52－2)之晶粒。該結果(例如)圖解闡釋於圖3中。
圖8顯示一簡化流程圖，其圖解闡釋用於在晶粒42上形成具有低εb1 及/或δb1 之緩衝層52之塑料封裝半導體(SC)裝置40之方法100。現在參照圖5及8，方法100始於開始102及起始步驟104，其中將晶粒42形成於晶圓82內及/或上(圖8－10中簡寫為內/上)(見圖5之階段80－1)。於對應於階段80－2之步驟106中，用低εb1 及/或δb1 的層52來覆蓋晶圓82(及晶粒42)。只要緩衝層52之εb1 或δb1 之一者或兩者分別小於封裝件47對應之εe 或δe ，則可獲得優點。於隨後步驟108中，用遮蔽層60覆蓋緩衝層52(階段80－3)。於步驟110中，圖案化遮蔽層60以在接合墊44上方之緩衝層52內提供所要之開口(階段80－4)。於步驟112中，自接合墊44移除緩衝層52，從而留下覆蓋表面50之緩衝層52及位於晶粒42剩餘部分上之導體及互連51(階段80－5)。於步驟114中，方便但並非必需地可固化緩衝層52。如先前結合圖5之論述所提及，在步驟106後的任何時間皆可方便地實施固化步驟114，因此步驟114在方法100中之順序位置僅係為了方便解釋而並非意欲加以限制。圖8中未顯示如圖5階段80－6中所示的移除遮蔽層60，且其可省略或可在步驟112後的任何時間實施。於步驟116中，將所完成的晶圓82切割成分離的單獨晶粒42，且將該等多個晶粒(例如)接合至一引線框或其他支撐物，且製作接至接合墊44的引線接合件或其他電連接。現在，該引線框及晶粒凖備好進行封裝，該封裝實施於步驟118中，其中將該經安裝、經接合線接合、塗佈有緩衝層之晶粒封入於封裝件47中(見圖3－4)。取決於封裝設計之特定類型，則可實施選用步驟120以修整該引線框並將該等封裝引線形成為其指定的形狀。該等修整及形成作業係習知。然後，方法100進行至結束122。
圖9顯示一根據進一步實施例之簡化流程圖，其圖解闡釋用於在晶粒42上形成具有低εb1 及/或δb1 緩衝層52之塑料封裝半導體(SC)裝置40之方法200。現在參照圖6及9，方法200始於開始202及起始步驟204(階段80'－1)並繼續進行經過步驟212(階段80'－6)。方法200之步驟204－212類似於圖8之方法100之步驟104－112。相應地，關於步驟104－112之論述以引用方式併入本文中。於步驟214(階段80'－7)中，如結合圖6中所述，對緩衝層52之外表面76'、77'進行處理以將其轉換成一密封層。方法200之固化步驟216類似於方法100之固化步驟114而並非局限於方法200之步驟順序中所指示之具體位置。根據所使用材料及處理之選擇可同時或單獨地固化緩衝層52－1及密封層52－2。根據所選擇的處理，密封層52－2可不需要任何單獨的固化步驟。熟悉此項技術者應瞭解，如何根據其選擇用於形成緩衝層52之材料及處理來選擇固化緩衝層52－1(及視需要52－2密封層)之最佳順序。方法200之步驟218－220類似於方法100之步驟116－120且其結合圖6之論述以引用方式併入本文中。然後，方法200進行至結束224。
圖10顯示一根據再進一步實施例之簡化流程圖，其圖解闡釋用於在晶粒42上形成具有低εb1 及/或δb1 緩衝層52之塑料封裝半導體(SC)裝置40之方法300。現在參照圖7及10，方法300始於開始302及起始步驟304(階段80'－1)並經過步驟312(階段80'－6)後繼續進行。方法300之步驟304－312類似於圖8之方法100之步驟104－112。相應地，關於步驟104－112之論述以引用方式併入本文中。於步驟314(階段80'－7)中，將密封層52－2以大致敷形之方式施加於整個晶圓上，但至少施加於表面50、接合墊44及導體51上。於步驟316(階段80"－8)中，用(例如)光阻劑構成之第二遮蔽層70來覆蓋密封層52－2。於步驟318(階段80"－9)中，圖案化遮蔽層70以暴露密封層52－2位於接合墊44之中央區域44'上方之部分74。於步驟320(階段80"－10)中，根據選擇用於密封層52－2之材料可藉由任一方便的手段(蝕刻、顯影及溶解等)自接合墊44之中央區域44'移除密封層52－2之部分74。於階段80"－10中，圖中顯示遮蔽層70之遮蔽部分已被移除，但此並非必需。於步驟322中，固化緩衝層52－1及密封層52－2。如結合方法100、200所提及，可於制程之各個階段處在施加緩衝層52－1後的任何時間實施緩衝層52－1之固化步驟322，且可在密封層52－2施加後的任何時間實施密封層52－2之固化步驟。可單獨或一起固化緩衝層52－1及密封層52－2，且於圖10之方法300中固化步驟322介於步驟320與324之間之位置僅係方便解釋而並非意欲加以限制。熟悉此項技術者應瞭解，如何根據(例如)其選擇材料的特定組合來選擇該等固化步驟在方法300期間之適宜時間或順序。步驟324－328類似於圖8之方法100之步驟116－120，且其論述以引用方式併入本文中。然後，方法300進行至結束330。
根據第一實施例，提供一半導體裝置，該半導體裝置包括：一支撐部件；一具有一面朝外之晶粒表面之半導體晶粒，其上具有一個或多個電導體，其中該面朝外之晶粒表面橫向終止於一側表面處且該晶粒安裝於該支撐部件之一部分上；一具有介電常數εe 及損耗正切δe 之塑料封裝，其封入該支撐部件之至少一部分及該晶粒；一具有分別比該塑料封裝之εe 及δe 低之介電常數εb1 及/或損耗正切δb1 之緩衝層，其位於該塑料封裝與該面朝外晶粒表面之間且覆蓋其上一個或多個電導體之一些或全部但大致不覆蓋該側表面。於另一進一步的實施例中，該緩衝層具有一小於約3.0之介電常數εb1 。於再一進一步的實施例中，該緩衝層具有一小於約0.005之損耗正切δb1 。於尚一進一步的實施例中，該裝置進一步包括一位於該緩衝層與該塑料封裝之間之密封層。於又一進一步的實施例中，該裝置進一步包括位於該面朝外晶粒表面上之接合墊且其中該緩衝層在大致介於該等接合墊(其位於該面朝外晶粒表面上)之間的面朝外表面上方延伸而大致不覆蓋該等接合墊。於再一進一步的實施例中，該緩衝層具有一大致與介於該等接合墊之間之面朝外晶粒表面一致的第一表面及一個或多個面朝橫向的毗鄰該等接合墊之表面。於一附加實施例中，該裝置進一步包括一位於該緩衝層與該塑料封裝之間之於該緩衝層之第一及第二表面上之密封層。
根據一第二實施例中，提供一具有外部引線之半導體裝置，其包括：一半導體晶粒，其上具有一帶有互連導體之主表面且其上具有適於耦接至該等外部引線之接合墊；一環繞該半導體晶粒一個或多個面之塑料封裝，其具有一第一介電常數及一第一損耗正切；一緩衝層，其具有一第二介電常數及第二損耗正切且位於該塑料封裝與該半導體晶粒主表面之間，覆蓋該等互連中之至少一些互連但大致不覆蓋用來將該等接合墊耦接至該等外部引線之接合墊區域，且其中該第二介電常數或第二損耗正切之至少一者小於對應於之第一介電常數或第一損耗正切。根據進一步實施例，該第二介電常數及該第二損耗正切兩者皆小於對應之第一介電常數及第一損耗正切。根據另一個進一步的實施例，該裝置進一步包括一位於該緩衝層與該塑料封裝之間之密封層。根據再一個進一步的實施例，該密封層係水分密封層。根據尚一個進一步的實施例，該第二介電常數小於約2.8。根據又一個進一步的實施例，該第二損耗正切小於約0.005。
根據第三實施例，提供一製造一半導體晶粒之方法，其包括：提供一包括晶粒之SC晶圓，該晶粒具有一其上具有導電互連及接合墊之主表面；用一緩衝層來覆蓋一些或全部該晶粒之主表面，該緩衝層之介電常數εb1 及損耗正切δb1 分別小於用來塑料封裝該晶粒之材料之彼等介電常數及損耗正切中之一個或另一個；且圖案化該緩衝層以大致暴露該等接合墊上用於將該晶粒耦接至外部引線之區域但留下位於該等導電互連中之至少一些導電互連上方之緩衝層。根據另一個進一步的實施例，該方法進一步包括將該等接合墊之暴露區域耦接至外部引線。根據再一個進一步的實施例，該方法進一步包括用一介電常數為εe 且損耗正切為δe 之塑料封裝環繞該晶粒及該等外部引線之內部部分，其中εe 大於εb1 或δe 大於δb1 ，且其中該緩衝層自該塑料封裝分離該等導電互連中之至少一些導電互連。根據尚一個進一步實施例，εe 大於εb1 且δe 大於δb1 。根據又一個進一步實施例，該方法進一步包括在該圖案化步驟之後將一密封層形成於該緩衝層之外表面上。根據一附加實施例，該方法進一步包括：在該形成步驟之後圖案化該密封層以大致暴露該等接合墊上用於將該晶粒耦接至外部引線之區域，但至少留下大致位於覆蓋導電互連之緩衝層部分上方之密封層。根據另一附加實施例，該方法進一步包括於該環繞步驟之前在該緩衝層之外表面上形成一密封層。
儘管前述詳細說明中提出了至少一個例示性實施例，但應瞭解存在諸多變型形式。舉例而言，各種低介電常數及低損耗材料可用於緩衝層52。熟悉此項技術者將理解，本文所教授之原理亦可應用於該等變型形式。相反，該前述詳細說明將為熟悉此項技術者提供方便實施該(等)例示性實施例之指導原則。應理解，可在不背離隨附申請專利範圍及其合法等效物中所述之本發明範圍之前提下對元件功能及佈置做出各種改變。
20．．．技術裝置
21．．．下表面
22．．．半導體晶粒
23．．．散熱片
24－1．．．接觸區域
24－2．．．接觸區域
25－1．．．接合線
25－2．．．接合線
26－1．．．外部引線
26－2．．．外部引線
27．．．封裝件
28－1．．．內部部分
28－2．．．內部部分
29．．．電場
30．．．中空封裝
31．．．導體或互連
32．．．晶粒表面
33－1．．．基座
33－2．．．蓋
35－1．．．連接
35－2．．．連接
36－1．．．外部引線
36－2．．．外部引線
37．．．真空間隔
38－1．．．內部部分
38－2．．．內部部分
39．．．電場
40．．．裝置
41．．．下表面
42．．．裝置
42－1．．．半導體晶粒
42－2．．．半導體晶粒
42－3．．．半導體晶粒
42S．．．橫向側面
43．．．散熱片
44．．．接合墊
44－1．．．連接
44－2．．．連接
44'．．．中央部分
45－1．．．接合線或連接
45－2．．．接合線或連接
46－1．．．外部引線
46－2．．．外部引線
47．．．封裝件
47－1．．．輪廓
47－2．．．輪廓
48－1．．．外部引線之內部部分
48－2．．．外部引線之內部部分
49．．．邊緣電場
50．．．晶粒表面
51．．．表面導體
51－1．．．金屬區域或導體
51－2．．．閘極連接或導體
51－3．．．導體
52．．．緩衝層
52－1．．．緩衝層或下部部分
52－2．．．密封層
53．．．厚度
53－1．．．厚度
53－2．．．厚度
54．．．厚度
55．．．外表面
60．．．遮蔽層
62．．．開口
62'．．．開口
64．．．部分
64'．．．部分
66．．．部分
70．．．遮蔽層
72．．．遮蔽開口
72'．．．遮蔽開口
74'．．．部分
76．．．外表面
76'．．．上表面
77．．．側壁
77'．．．側壁
79．．．線
80．．．支撐
80－1．．．處理步驟
80－2．．．處理步驟
80－3．．．處理步驟
80－4．．．處理步驟
80－5．．．處理步驟
80－6．．．處理步驟
80'．．．步驟
80'－1．．．處理步驟
80'－6．．．處理步驟
80'－7．．．處理步驟
80"．．．步驟
80"－1．．．處理步驟
80"－6．．．處理步驟
80"－7．．．處理步驟
80"－8．．．處理步驟
80"－9．．．處理步驟
80"－10．．．處理步驟
82．．．晶圓基板
91．．．區域
93．．．區域
94．．．切割道
96．．．部分
100．．．流程圖
102．．．開始
104．．．起始步驟
106．．．步驟
108．．．步驟
110．．．步驟
112．．．步驟
114．．．固化步驟
116．．．步驟
118．．．步驟
120．．．選用步驟
122．．．結束
200．．．流程圖
202．．．開始
204．．．起始步驟
212．．．步驟
214．．．步驟
216．．．固化步驟
218．．．步驟
220．．．步驟
224．．．結束
300．．．方法
302．．．開始
304．．．起始步驟
312．．．步驟
314．．．步驟
316．．．步驟
318．．．步驟
320．．．步驟
322．．．固化步驟
324．．．步驟
326．．．步驟
328．．．步驟
330．．．結束
上文已結合該等以下圖式闡述了本發明，其中相同之編號表示相同之元件，且圖1顯示一先前技術之包含半導體(SC)晶粒之模製塑料封裝裝置之簡化示意剖視圖；圖2顯示一先前技術之包含一半導體(SC)晶粒之中空封裝裝置之簡化示意剖視圖；圖3顯示一根據本發明一實施例之包含一半導體(SC)晶粒之模製塑料封裝裝置之簡化示意剖視圖；圖4顯示圖3之SC晶粒之一部分之簡化示意剖視圖，其顯示進一步的細節；圖5係一系列半導體晶圓之一部分處於不同製造階段之簡化示意剖視圖，該半導體晶圓上可製造有圖3－4中所示類型之SC晶粒；圖6係根據進一步實施例之一系列半導體晶圓之一部分處於不同製造階段之簡化示意剖視圖，於該半導體晶圓上可製造有圖3－4中所示類型之SC晶粒；圖7係根據再進一步實施例之一系列半導體晶圓之一部分處於不同製造階段之簡化示意剖視圖，於該半導體晶圓上可製造有圖3－4中所示類型之SC晶粒；圖8顯示根據圖5實施例之簡化流程圖，其圖解闡釋一用於形成一具有低電容及損耗之晶粒介面緩衝層之塑料封裝半導體(SC)裝置之方法；圖9顯示一根據圖6實施例之簡化流程圖，其圖解闡釋一用於形成一具有低電容及損耗之晶粒介面緩衝層之塑料封裝半導體(SC)裝置之方法；及圖10顯示一根據圖7實施例之簡化流程圖，其圖解闡釋一用於形成一具有低電容及損耗之晶粒介面緩衝層之塑料封裝半導體(SC)裝置之方法。
40．．．裝置
41．．．下表面
42．．．裝置
42s．．．橫向側面
43．．．散熱片
44－1．．．連接
45－1．．．接合線或連接
45－2．．．接合線或連接
46－1．．．外部引線
46－2．．．外部引線
47．．．封裝件
47－1．．．輪廓
47－2．．．輪廓
48－1．．．外部引線之內部部分
48－2．．．外部引線之內部部分
49．．．邊緣電場
50．．．晶粒表面
51．．．表面導體
52．．．緩衝層
53．．．厚度
77．．．側壁

Claims (8)

  1. 一種提供一半導體晶粒之方法，該半導體晶粒經配置以在至少一第一預定操作頻率下運作，該方法包括：提供一晶粒，該晶粒具有一其上帶有導電互連及接合墊之主表面；用一緩衝層材料來覆蓋該晶粒之該主表面至少一部份，以形成一緩衝層；用一封裝材料封裝該晶粒，而使得該封裝材料實質上環繞著該晶粒且該封裝材料之上表面為實質地曝露；及圖案化該緩衝層以實質地曝露該等接合墊上用於將該晶粒耦接至外部引線之區域但留下位於該等導電互連中之至少一些導電互連上方之該緩衝層；其中該緩衝層材料具有至少下列特徵之其中一項：(i)一小於該封裝材料介電常數之介電常數，及(ii)一小於在該第一預定操作頻率下該封裝材料損耗正切之損耗正切。
  2. 如請求項1之方法，其中該緩衝層材料之該介電常數是少於大約3.0。
  3. 如請求項1之方法，其中該覆蓋步驟包括用一緩衝層材料實質地全面塗覆該晶粒之該主表面，以形成具有一實質均勻厚度之緩衝層。
  4. 如請求項1之方法，其中該緩衝層材料之介電常數是小於該封裝材料之介電常數，而該緩衝層材料之損耗正切是小於在第一預定操作頻率下該封裝材料之損耗正切。
  5. 如請求項1之方法，其中當操作在一預定頻率時該半導體晶粒產生一邊緣場，且其中該覆蓋步驟包括用一緩衝層材料塗覆該晶粒主表面之至少一部份，以形成具有足夠實質地包含該邊緣場之一厚度之一緩衝層。
  6. 一提供一半導體晶粒之方法，其包含：提供一具有一主表面之晶粒，該主表面具有導電互連及在其上之接合墊；用一緩衝層材料覆蓋該晶粒主表面之至少一部份，以形成一緩衝層；用一封裝材料封裝該晶粒；圖案化該緩衝層以實質上曝露該等接合墊上用於將該晶粒耦接至外部引線之區域但留下位於該等導電互連中之至少一些導電互連上方之該緩衝層；及在該圖案化步驟後，在該緩衝層之一外部表面形成一密封層；其中該緩衝層材料具有至少下列特徵之其中一項：(i)一小於該封裝材料介電常數之介電常數，及(ii)一小於該封裝材料損耗正切之損耗正切。
  7. 如請求項6之方法，其中該形成一密封層之步驟包括沉積一密封膠在該緩衝層之一表面上，該密封膠是從包括SiO2 、聚硫亞氨及聚對二甲苯基之群組所選出來的。
  8. 如請求項6之方法，其中形成一密封層之該步驟包括將該緩衝層曝露至一觸媒以減少用以潮濕之該緩衝層之滲透性。
TW95139048A 2005-10-24 2006-10-23 具晶粒介面層之塑料封裝裝置 TWI470747B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/257,822 US7432133B2 (en) 2005-10-24 2005-10-24 Plastic packaged device with die interface layer

Publications (2)

Publication Number Publication Date
TW200731476A TW200731476A (en) 2007-08-16
TWI470747B true TWI470747B (zh) 2015-01-21

Family

ID=37968398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95139048A TWI470747B (zh) 2005-10-24 2006-10-23 具晶粒介面層之塑料封裝裝置

Country Status (5)

Country Link
US (1) US7432133B2 (zh)
JP (1) JP2009513030A (zh)
CN (1) CN101517718B (zh)
TW (1) TWI470747B (zh)
WO (1) WO2007050422A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8388553B2 (en) 2004-11-04 2013-03-05 Smith & Nephew, Inc. Cycle and load measurement device
EP1924211B1 (en) * 2005-08-23 2019-12-18 Smith & Nephew, Inc. Telemetric orthopaedic implant
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2008103181A1 (en) 2007-02-23 2008-08-28 Smith & Nephew, Inc. Processing sensed accelerometer data for determination of bone healing
CN101953021A (zh) * 2007-09-06 2011-01-19 史密夫和内修有限公司 用于与遥测植入物通信的系统和方法
JP5507470B2 (ja) * 2008-02-01 2014-05-28 スミス アンド ネフュー インコーポレーテッド インプラントと通信するシステム
US8704124B2 (en) 2009-01-29 2014-04-22 Smith & Nephew, Inc. Low temperature encapsulate welding
US8866708B2 (en) 2011-01-21 2014-10-21 Peter Sui Lun Fong Light emitting diode switch device and array
US9190393B1 (en) 2013-09-10 2015-11-17 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package
US10224260B2 (en) 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
JP2015231027A (ja) * 2014-06-06 2015-12-21 住友電気工業株式会社 半導体装置
US10672703B2 (en) 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
US11248769B2 (en) 2019-04-10 2022-02-15 Peter Sui Lun Fong Optic for touch-sensitive light emitting diode switch
US11728305B2 (en) 2021-05-11 2023-08-15 Sandisk Technologies Llc Capacitor structure including bonding pads as electrodes and methods of forming the same
CN114678298B (zh) * 2022-03-14 2022-09-09 珠海市众知科技有限公司 一种集成电路块引脚封装装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450283A (en) * 1992-11-03 1995-09-12 Motorola, Inc. Thermally enhanced semiconductor device having exposed backside and method for making the same
US6107164A (en) * 1998-08-18 2000-08-22 Oki Electric Industry Co., Ltd. Using grooves as alignment marks when dicing an encapsulated semiconductor wafer
US6407459B2 (en) * 1999-07-09 2002-06-18 Samsung Electronics Co., Ltd. Chip scale package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906282B2 (ja) 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JPH04314394A (ja) 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
US5598034A (en) 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JP3170141B2 (ja) * 1993-07-27 2001-05-28 株式会社東芝 半導体装置
US5578860A (en) 1995-05-01 1996-11-26 Motorola, Inc. Monolithic high frequency integrated circuit structure having a grounded source configuration
JPH1065067A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
US6001673A (en) 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
US6509415B1 (en) 2000-04-07 2003-01-21 Honeywell International Inc. Low dielectric constant organic dielectrics based on cage-like structures
US6627669B2 (en) 2000-06-06 2003-09-30 Honeywell International Inc. Low dielectric materials and methods of producing same
US6423811B1 (en) 2000-07-19 2002-07-23 Honeywell International Inc. Low dielectric constant materials with polymeric networks
EP1215724B1 (en) * 2000-11-20 2012-10-31 Texas Instruments Incorporated Wire bonded semiconductor device with low capacitance coupling
US6744117B2 (en) 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450283A (en) * 1992-11-03 1995-09-12 Motorola, Inc. Thermally enhanced semiconductor device having exposed backside and method for making the same
US6107164A (en) * 1998-08-18 2000-08-22 Oki Electric Industry Co., Ltd. Using grooves as alignment marks when dicing an encapsulated semiconductor wafer
US6407459B2 (en) * 1999-07-09 2002-06-18 Samsung Electronics Co., Ltd. Chip scale package

Also Published As

Publication number Publication date
CN101517718B (zh) 2011-01-26
TW200731476A (en) 2007-08-16
US20070090543A1 (en) 2007-04-26
WO2007050422A2 (en) 2007-05-03
CN101517718A (zh) 2009-08-26
US7432133B2 (en) 2008-10-07
WO2007050422A3 (en) 2009-05-14
JP2009513030A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
TWI470747B (zh) 具晶粒介面層之塑料封裝裝置
US7579219B2 (en) Semiconductor device with a protected active die region and method therefor
KR101296701B1 (ko) 감소된 패키지 크로스-토크 및 손실을 갖는 반도체디바이스
US11251138B2 (en) Through wafer trench isolation between transistors in an integrated circuit
JP2009529804A (ja) 半導体デバイスのパッケージング
US20080014678A1 (en) System and method of attenuating electromagnetic interference with a grounded top film
US8119453B2 (en) Chip-size-package semiconductor chip and manufacturing method
JP2006310726A (ja) 半導体装置およびその製造方法
JP5721742B2 (ja) ウェハ構造の電気的結合
US20110281398A1 (en) Thin quad flat package with no leads (qfn) fabrication methods
US9812340B2 (en) Method of fabricating semiconductor package having semiconductor element
US20200219798A1 (en) Multi-Layer Die Attachment
JP2022552771A (ja) 接合壁ファンアウトデバイスの３次元パッケージング構造及び方法
TWI378515B (en) Method of fabricating quad flat non-leaded package
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
GB2067354A (en) Mounting for a s.c. device
JP5651057B2 (ja) 半導体装置および半導体装置の製造方法
TW201631718A (zh) 晶片封裝體及其製造方法
TWI452667B (zh) 具有空腔結構之半導體封裝元件及其封裝方法
KR20170057122A (ko) 인캡슐레이션된 반도체 패키지 및 그 제조 방법
TWI466199B (zh) 具有晶圓尺寸貼片的封裝方法
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
JPH04305945A (ja) 半導体集積回路装置及びその製造方法
TWI772219B (zh) 具有電磁屏蔽的晶片封裝結構及其形成方法
CN212570985U (zh) 晶片、器件以及待封装的芯片结构