JP2009302136A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2009302136A JP2009302136A JP2008151938A JP2008151938A JP2009302136A JP 2009302136 A JP2009302136 A JP 2009302136A JP 2008151938 A JP2008151938 A JP 2008151938A JP 2008151938 A JP2008151938 A JP 2008151938A JP 2009302136 A JP2009302136 A JP 2009302136A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- pad
- semiconductor integrated
- integrated circuit
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、I/Oセル161と、I/Oセル161と接続されるPAD162及びPAD142と、PAD162に接続され、当該半導体集積回路の外部と接続可能なパッケージワイヤー166と、PAD142に接続され、当該半導体集積回路の外部と接続可能なパッケージワイヤー146とを備え、PAD162とパッケージワイヤー166との接続点163は、I/Oセル161が配置される領域内に存在し、PAD142とパッケージワイヤー146との接続点143は、I/Oセル161の外部の領域に存在する。
【選択図】図1
【解決手段】本発明に係る半導体集積回路は、I/Oセル161と、I/Oセル161と接続されるPAD162及びPAD142と、PAD162に接続され、当該半導体集積回路の外部と接続可能なパッケージワイヤー166と、PAD142に接続され、当該半導体集積回路の外部と接続可能なパッケージワイヤー146とを備え、PAD162とパッケージワイヤー166との接続点163は、I/Oセル161が配置される領域内に存在し、PAD142とパッケージワイヤー146との接続点143は、I/Oセル161の外部の領域に存在する。
【選択図】図1
Description
本発明は、半導体集積回路に関し、特に、I/Oセル及びパッドを備える半導体集積回路に関する。
近年、半導体集積回路が様々な分野において利用されるようになり、LSIの需要が高まる中で、製造コストを下げる為にもLSIの高集積化及び小面積化が重要になってきている。
そのためLSI内部回路においては、トランジスタの微細化技術により高集積化及び小面積化を実現してきた。しかし一方では、システム化に伴いLSI外部とのインターフェース回路を配置するI/O領域の面積が増加する。さらに、高機能化及び高速化に伴うインターフェース回路の特性改善のためにI/O領域の面積が増加する。このように、内部回路の高集積化及び小面積化と反して、I/O領域の面積が増加するという現象が起きている。
図9は、従来の半導体集積回路が備えるI/O部(入出力回路部)の構成を示す平面図である。
図9に示す従来のI/O部700は、I/Oセル701及び711と、PAD(ボンディングパッド)702及び712と、VIA(ビアコンタクトホール)704及び714と、パッケージワイヤー706及び716と、ボンディングフィンガー707及び717とを備える。
また、従来のI/O部700において、LSI外部境界部752とLSI内部回路境界部751との間にI/O領域750が存在する。
I/Oセル701及び711は、I/O領域750に配置される。I/Oセル701は、第1信号に対するI/Oセルであり、I/Oセル711は、第2信号に対するI/Oセルである。
I/Oセル701は内部配線705を備え、I/Oセル711は内部配線715を備える。
PAD702は、PAD712に対して内部回路側(LSI内部回路境界部751に近い側)に配置される。
PAD702は、接続点703でパッケージワイヤー706と接続される。PAD712は、接続点713でパッケージワイヤー716と接続される。
VIA704は、内部配線705とPAD702とを接続する。VIA714は、内部配線715とPAD712とを接続する。
I/O部700において、第1信号に対しては、LSI内部回路境界部751とVIA704との距離が短いが、パッケージワイヤー706の長さが長いためワイヤー抵抗及びワイヤーインダクタンスが大きくなる。一方、第2信号に対しては、パッケージワイヤー716の長さは短いが、LSI内部回路境界部751とVIA714との距離が長いため、I/Oセル内部配線715の抵抗値が大きい。
これに対して、内部配線705及び715と、パッケージワイヤー706及び716との抵抗を削減する技術が提案されている。
図10は、従来の半導体集積回路が備える、特性を改善したI/O部800の構成を示す平面図である。なお、図9と同様の要素には同一の符号を付しており説明は省略する。
図10に示すI/O部800は、I/O部700の構成に加え、さらに、I/Oセル801及び811と、PAD802及び812と、VIA804及び814と、パッケージワイヤー806及び816と、ボンディングフィンガー807及び817と、パッケージ内部配線808及び818とを備える。
I/Oセル801は、第1信号に対する追加のI/Oセルであり、I/Oセル811は、第2信号に対する追加のI/Oセルである。
I/Oセル801は内部配線805を備え、I/Oセル811は内部配線815を備える。
PAD702及び812は、PAD712及び802に対して内部回路側に配置される。
PAD802は、接続点803でパッケージワイヤー806と接続される。PAD812は、接続点813でパッケージワイヤー816と接続される。
VIA804は、内部配線805とPAD802とを接続する。VIA814は、内部配線815とPAD812とを接続する。
パッケージ内部配線808は、ボンディングフィンガー707と807とを接続する。パッケージ内部配線818は、ボンディングフィンガー717と817とを接続する。
以上の構成により、I/O部800は、1つの信号に対して、2つのI/Oセル、PAD及びパッケージワイヤーを並列に設ける。これにより、内部配線及びパッケージワイヤーの抵抗を削減できるので、I/O部700に比べ特性を改善できる。
しかしながら、I/O部800は、I/O部700に比べ、I/O領域750の面積が約2倍に増加する。
一方で、I/O領域750の面積を削減する方法としては、I/Oセル内部に複数のパッドを設ける構成も提案されている(例えば、特許文献1参照。)。
特開平11−330371号公報
しかしながら、上述したように、従来のI/O部800は、PADと半導体集積回路の外部とを接続する接続部(例えば、パッケージワイヤー、パッケージ内部配線、パッケージボール、バンプ、及びリードフレーム等)の抵抗及びインダクタンス、及びPADと半導体集積回路の内部回路とを接続するI/Oセルの内部配線の抵抗を削減させるために、I/Oセル及びPADの対をそれぞれのI/Oセルに対して追加する。これにより、I/O領域750が約2倍に増加する。つまり、従来のI/O部800は、特性を改善するためにチップ面積が増加するという問題がある。
また、特許文献1で提案されているI/O構造では、I/Oセル内部に複数のパッドを設けるため、その分無駄なI/O領域750が増加するという問題がある。
そこで、本発明は、内部回路と外部とを接続する部分の抵抗を削減するとともに、I/O領域の面積の増加を抑制できる半導体集積回路を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体集積回路は、内部回路と、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行う第1のI/Oセルと、前記第1のI/Oセルと接続される少なくともと1つのパッドに含まれる第1のパッド領域及び第2のパッド領域と、前記第1のパッド領域に接続され、当該半導体集積回路の外部と接続可能な第1の接続部と、前記第2のパッド領域に接続され、当該半導体集積回路の外部と接続可能な第2の接続部とを備え、前記第1のパッド領域と前記第1接続部との接続点は、前記第1のI/Oセルが配置される領域内に存在し、前記第2のパッド領域と前記第2接続部との接続点は、前記第1のI/Oセルの外部の領域に存在する。
この構成によれば、第1のI/Oセルに対して、2つの接続部が用いられる。これにより、本発明に係る半導体集積回路は、内部回路と外部とを接続する接続部(パッケージワイヤー、パッケージ内部配線、パッケージボール、バンプ、及びリードフレーム等)の抵抗及びインダクタンスを低減できる。
さらに、本発明に係る半導体集積回路は、1つの信号に対して、1つのI/Oセルのみを用いるので、I/O領域の面積の増加を抑制できる。
さらに、本発明に係る半導体集積回路では、第1のパッドと第2の接続部との接続点を、第1のI/Oセルの外部の領域に設けられる。これにより、第1のパッドの下の領域に、第1のI/Oセルに隣接して配置されるI/Oセルの一部、又は他の内部回路素子を配置できる。よって、本発明に係る半導体集積回路は、I/O領域の面積の増加を抑制できる。
また、前記半導体集積回路は、前記第1のパッド領域を含む第1のパッドと、前記第2のパッド領域を含む第2のパッドとを備えてもよい。
また、前記半導体集積回路は、さらに、前記第1のパッドと前記第2のパッドとを接続する第1の配線を備えてもよい。
また、前記半導体集積回路は、さらに、前記第2のパッドと前記第1のI/Oセルとを接続する第1のVIAコンタクトホールを備えてもよい。
また、前記半導体集積回路は、前記第1のパッド領域及び前記第2のパッド領域を含む1つのパッドを備えてもよい。
この構成によれば、複数のパッドを配置する場合に比べて、設計工数を削減できる。
また、前記半導体集積回路は、さらに、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第1のI/Oセルと隣接して配置される第2のI/Oセルと、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第2のI/Oセルと隣接して配置される第3のI/Oセルと、前記第2のI/Oセル及び前記第3のI/Oセルに共に接続される第3のパッドと、前記第3のパッドに接続され、当該半導体集積回路の外部と接続可能な第3の接続部とを備え、前記第3のパッド領域と前記第3接続部との接続点は、前記第2のI/Oセル又は前記第3のI/Oセルが配置される領域内に存在し、前記第2のパッド領域と前記第2接続部との接続点は、前記第2のI/Oセルの領域に存在してもよい。
また、前記半導体集積回路は、さらに、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第1のI/Oセルと隣接して配置される第2のI/Oセルと、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第2のI/Oセルと隣接して配置される第3のI/Oセルと、前記第2のI/Oセル及び前記第3のI/Oセルに共に接続される第3のパッドと、前記第3のパッドに接続され、当該半導体集積回路の外部と接続可能な第3の接続部とを備え、前記第3のパッド領域と前記第3接続部との接続点は、前記第2のI/Oセル又は前記第3のI/Oセルが配置される領域内に存在し、前記第2のパッド領域と前記第2接続部との接続点は、前記第2のI/Oセルの領域に存在してもよい。
この構成によれば、1つの信号に対して、2つの第2のI/Oセル及び第3のI/Oセルと、1つの第4のパッド及び第3の接続部とが用いられる。これにより、本発明に係る半導体集積回路は、内部回路と外部とを接続するI/Oセルの抵抗を低減できる。
さらに、本発明に係る半導体集積回路は、1つの信号に対して、第4のパッドのみを用いるので、I/O領域の面積の増加を抑制できる。
さらに、本発明に係る半導体集積回路では、第1のI/Oセル及び第1及び第2の接続部を有するI/O回路と、第2及び第3のI/Oセル及び第4のパッド(第3の接続部)を有するI/O回路とを隣接して配置する。これにより、第2のI/Oセルの第4のパッドが配置されない領域に、第1のパッドの一部を配置できる。これにより、効率的にI/O領域の面積を削減できる。
また、前記半導体集積回路は、さらに、前記第2のI/Oセルと前記第3のI/Oセルとを接続する第2の配線と、前記第2のI/Oセル及び前記第3のI/Oセルのうち一方と前記第3のパッドとを接続する第2のVIAコンタクトホールとを備えてもよい。
また、前記半導体集積回路は、さらに、前記第2のI/Oセル及び前記第3のI/Oセルのうち他方と前記第3のパッドとを接続する第3のVIAコンタクトホールを備えてもよい。
この構成によれば、第2のI/Oセル及び第3のI/Oセルと、第4のパッドのとの間の抵抗を低減できる。
また、本発明に係る半導体集積回路は、内部回路と、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行う第2のI/Oセルと、前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第2のI/Oセルと隣接して配置される第3のI/Oセルと、前記第2のI/Oセル及び前記第3のI/Oセルに共に接続される第3のパッドと、前記第3のパッドと当該半導体集積回路の外部とを接続する第3の接続部とを備え、前記第3のパッド領域と前記第3接続部との接続点は、前記第2のI/Oセル又は前記第3のI/Oセルが配置される領域内に存在する。
この構成によれば、1つの信号に対して、2つのI/Oセルと、1つのパッド及び接続部とが用いられる。これにより、本発明に係る半導体集積回路は、内部回路と外部とを接続するI/Oセルの抵抗を低減できる。
さらに、本発明に係る半導体集積回路は、1つの信号に対して、1つのパッドのみを用いるので、I/O領域の面積の増加を抑制できる。例えば、第3のI/Oセルに隣接して配置されるI/Oセルのパッドを、第3のI/Oセルの上に配置できるので、I/O領域の面積を削減できる。
以上より、本発明は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる半導体集積回路を提供できる。
以下、本発明に係る半導体集積回路の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
本発明の実施の形態1に係る半導体集積回路は、1つのI/Oセルに対して2つのPAD及びパッケージワイヤーを設ける。さらに、2つのPAD及びパッケージワイヤーのうち一方をI/Oセルの外部の領域に配置する。これにより、本発明の実施の形態1に係る半導体集積回路は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる。
本発明の実施の形態1に係る半導体集積回路は、1つのI/Oセルに対して2つのPAD及びパッケージワイヤーを設ける。さらに、2つのPAD及びパッケージワイヤーのうち一方をI/Oセルの外部の領域に配置する。これにより、本発明の実施の形態1に係る半導体集積回路は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる。
図1は、本発明の実施の形態1に係る半導体集積回路のI/O部100の構成を示す平面図である。
なお、ここで半導体集積回路とは、所謂半導体チップと、当該半導体チップを内包するパッケージとを含む。
図2は、比較のための図であり、従来のI/O部900の構成を示す平面図である。
図2に示す従来のI/O部900は、I/Oセル141、151及び161と、PAD(ボンディングパッド)142、152及び162と、VIA(ビアコンタクトホール)144、154及び164と、パッケージワイヤー(ボンディングワイヤー)146、156及び166と、ボンディングフィンガー147、157及び167と、パッケージ内部配線168とを備える。
図2に示す従来のI/O部900は、I/Oセル141、151及び161と、PAD(ボンディングパッド)142、152及び162と、VIA(ビアコンタクトホール)144、154及び164と、パッケージワイヤー(ボンディングワイヤー)146、156及び166と、ボンディングフィンガー147、157及び167と、パッケージ内部配線168とを備える。
I/O部900は、半導体集積回路(半導体チップ)の内部回路と、当該半導体集積回路の外部(当該半導体集積回路が実装されるプリント基板等)との信号の入力及び出力のうち少なくとも一方を行う。
また、I/O部900において、LSI外部境界部112とLSI内部回路境界部111との間にI/O領域110が存在する。LSI外部境界部112は、当該半導体チップと外部との境界であり、LSI内部回路境界部111は、当該I/O部900と当該半導体チップが備える内部回路(内部の論理回路)との境界である。つまり、I/O領域は、内部回路の周辺に設けられた領域である。I/Oセル141、151及び161は、内部回路への信号の入力、及び内部回路から出力された信号の出力のうち少なくとも一方を行う。
I/Oセル141、151及び161は、I/O領域110に配置される。I/Oセル141及び161は、第1信号に対するI/Oセルであり、I/Oセル151は、第2信号に対するI/Oセルである。つまり、第1信号に対して2つのI/Oセル141及び161が並列に用いられる。
ここで、I/Oセル141、151、161とは、信号入力用の回路(入力バッファ)、信号出力用の回路(出力バッファ)、信号入出力用の回路(入出力バッファ)、及び静電破壊対策用の回路のうち少なくとも一つを含む回路が配置された回路レイアウトである。
また、I/Oセル151の横方向の幅102は、通常のI/Oセル141及び161の横方向の幅101の約2倍である。なお、「横方向」とは、内部回路から外部への方向に垂直な方向であり、以降同様の記載を用いる。また、内部回路から外部への方向を「縦方向」と記す。
I/Oセル141は内部配線145を備え、I/Oセル161は内部配線165を備え、I/Oセル151は内部配線155を備える。内部配線145、155及び165は、当該半導体集積回路の内部回路に接続される。なお、内部配線145、155及び165は、I/Oセル141、151及び161に含まれる信号入力用の回路、信号出力用の回路、又は信号入出力用の回路を介して、内部回路に接続されてもよい。
PAD142は、PAD152及びPAD162に対して内部回路側(LSI内部回路境界部111に近い側)に配置される。また、PAD152及びPAD162は、横方向に隣接して配置される。
また、PAD142、152及び162の幅は、I/Oセルの幅101の2倍に相当する。例えば、PAD142、152及び162の幅は、I/Oセルの幅101より大きく、幅101の2倍より小さい。つまり、I/O部900のPADの配置は縦方向に2段の千鳥構成である。
PAD142は、接続点143でパッケージワイヤー146と接続される。PAD152は、接続点153でパッケージワイヤー156と接続される。PAD162は、接続点163でパッケージワイヤー166と接続される。ここで、接続点143、153及び163とは、PAD142、152及び162と、パッケージワイヤー146、156及び166とを接続する各部分の中心の点である。
VIA144は、内部配線145とPAD142とを接続する。VIA154は、内部配線155とPAD152とを接続する。VIA164は、内部配線165とPAD162とを接続する。
ボンディングフィンガー147、157及び167は、パッケージの基板上に形成される。ボンディングフィンガー147、157及び167は、それぞれ、パッケージワイヤー146、156及び166と接続される。
パッケージ内部配線168は、パッケージの基板に形成される配線であり、ボンディングフィンガー147と167とを接続する。
以上の構成のI/O部900では、第1信号及び第2信号に対するI/Oセル141、151及び161の幅の合計は、一つのI/Oセルの幅101の4倍となる。
次に、図1に示す本発明の実施の形態1に係るI/O部100について説明する。
図1に示すI/O部100は、図2に示すI/O部900に対して、I/Oセル141及びVIA144を備えず、代わりにVIA171と配線172とを備える。つまり、第1の信号に対して、1つのI/Oセル161と、2つのPAD142及び162とが設けられる。
図1に示すI/O部100は、図2に示すI/O部900に対して、I/Oセル141及びVIA144を備えず、代わりにVIA171と配線172とを備える。つまり、第1の信号に対して、1つのI/Oセル161と、2つのPAD142及び162とが設けられる。
なお、図2と同様の要素には同一の符号を付しており、重複する説明は省略する。
VIA171は、内部配線165とPAD142とを接続する。
VIA171は、内部配線165とPAD142とを接続する。
配線172は、PAD142とPAD162とを接続する。
また、接続点163は、I/Oセル161が配置される領域に存在し、接続点143は、I/Oセル161の外部の領域(I/Oセル151の領域)に存在する。言い換えると、PAD162の横方向の中心は、I/Oセル161が配置される領域に存在し、PAD142の横方向の中心は、I/Oセル161の外部の領域(I/Oセル151の領域)に存在する。
また、接続点163は、I/Oセル161が配置される領域に存在し、接続点143は、I/Oセル161の外部の領域(I/Oセル151の領域)に存在する。言い換えると、PAD162の横方向の中心は、I/Oセル161が配置される領域に存在し、PAD142の横方向の中心は、I/Oセル161の外部の領域(I/Oセル151の領域)に存在する。
以上の構成により、I/O部100では、接続点143を、I/Oセル161の外部の領域に設けることにより、PAD142の下の領域に、I/Oセル151の一部を配置できる。
具体的には、I/O部100の幅は、通常のI/Oセル161の幅101の3倍となる。このように、本発明の実施の形態1に係るI/O部100は、従来のI/O部900に比べ、I/O領域110の面積の増加を抑制できる。
また、I/O部100では、第1信号に対して2つのPAD142及び162と、パッケージワイヤー146及び166とを用いるので、第1信号に対して1つのPAD及びパッケージワイヤーを用いる場合に比べて、PAD142及び162と外部とを接続するための接続部の抵抗及びインダクタンスを削減できる。つまり、I/O部100は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
なお、I/O部100は、VIA171及び配線172のうち一方のみを備えてもよい。
また、I/O部100は、PAD142と、VIA171と、配線172と、パッケージワイヤー146と、ボンディングフィンガー147と、パッケージ内部配線168とを複数組備えてもよい。
また、I/Oセル151の幅102が、通常のI/Oセル161の幅101の2倍以上の場合にも、実施の形態1のI/O部100を適用できる。
また、削除したI/Oセル141の領域に、他の内部回路素子を配置することでチップ面積を削減してもよい。
また、I/Oセル161を、VIA171及び配線172のうち少なくとも一方を含んだ1つのI/Oセルとして構成してもよい。
また、内部配線165とPAD142とは、VIA171のみを介して接続されるのではなく、1以上のVIA171及び1以上の配線を介して接続されてもよい。例えば、I/O部100は、さらに、内部配線165に接続される配線を備え、VIA171は、当該配線とPAD142とを接続してもよい。または、I/O部100は、さらに、PAD142に接続される配線を備え、VIA171は、当該配線と内部配線165とを接続してもよい。
同様に、配線172は、1以上の配線とVIAとを含んでもよい。
(実施の形態2)
本発明の実施の形態2に係る半導体集積回路は、1つのI/Oセルに対して1つのPAD及び2つのパッケージワイヤーを設ける。これにより、本発明の実施の形態2に係る半導体集積回路は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる。
本発明の実施の形態2に係る半導体集積回路は、1つのI/Oセルに対して1つのPAD及び2つのパッケージワイヤーを設ける。これにより、本発明の実施の形態2に係る半導体集積回路は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる。
図3は、本発明の実施の形態2に係る半導体集積回路のI/O部200の構成を示す平面図である。なお、図1と同様の要素には同一の符号を付しており、重複する説明は省略する。
図3に示すI/O部200は、図1に示すI/O部100に対して、PAD162及び142の代わりにPAD181を備える点と、VIA171及び配線172を備えない点が異なる。
PAD181は、接続点163でパッケージワイヤー166と接続され、接続点143でパッケージワイヤー146と接続される。
VIA164は、内部配線165とPAD181とを接続する。
なお、PAD181と、実施の形態1で上述した配線172とは、例えば、同じ金属層で形成されるが、PAD181(142及び162)の上には、当該PAD181(142及び162)とパッケージワイヤー146及び166とを接続するための開口部(保護膜が形成されない部分)が形成されており、配線172の上には保護膜が形成されているという違いがある。
なお、PAD181と、実施の形態1で上述した配線172とは、例えば、同じ金属層で形成されるが、PAD181(142及び162)の上には、当該PAD181(142及び162)とパッケージワイヤー146及び166とを接続するための開口部(保護膜が形成されない部分)が形成されており、配線172の上には保護膜が形成されているという違いがある。
以上の構成により、本発明の実施の形態2に係るI/O部200は、実施の形態1に係るI/O部100の効果に加え、配線172及びVIA171を配置する設計工程を除外できるので、設計工数を削減できる。
なお、I/Oセル151の幅102が、通常のI/Oセル161の幅101の2倍以上の場合にも、本発明を適用できる。
また、削除したI/Oセル141の領域に、他の内部回路素子を配置することでチップ面積を削減してもよい。
(実施の形態3)
本発明の実施の形態3に係る半導体集積回路は、2つのI/Oセルに対して1つのPAD及び1つのパッケージワイヤーを設ける。これにより、本発明の実施の形態2に係る半導体集積回路は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる。
本発明の実施の形態3に係る半導体集積回路は、2つのI/Oセルに対して1つのPAD及び1つのパッケージワイヤーを設ける。これにより、本発明の実施の形態2に係る半導体集積回路は、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減するとともに、I/O領域の面積の増加を抑制できる。
図4は、本発明の実施の形態3に係る半導体集積回路のI/O部300の構成を示す平面図である。
図5は、比較のための図であり、従来のI/O部1000の構成を示す平面図である。
図5に示すI/O部1000は、I/Oセル191、201、及び211と、PAD192、202及び212と、VIA194、204及び214と、パッケージワイヤー196、206及び216と、ボンディングフィンガー197、207及び217と、パッケージ内部配線208とを備える。
図5に示すI/O部1000は、I/Oセル191、201、及び211と、PAD192、202及び212と、VIA194、204及び214と、パッケージワイヤー196、206及び216と、ボンディングフィンガー197、207及び217と、パッケージ内部配線208とを備える。
I/Oセル191、201、及び211は、I/O領域110に配置される。I/Oセル191及び201は、第3信号に対するI/Oセルであり、I/Oセル211は、第4信号に対するI/Oセルである。つまり、第3信号に対して2つのI/Oセル191及び201が並列に用いられる。
I/Oセル191は内部配線195を備え、I/Oセル201は内部配線205を備え、I/Oセル211は内部配線215を備える。内部配線195、205及び215は、当該半導体集積回路の内部回路に接続される。
PAD212は、通常のPAD192及び202より横方向の幅が大きい。
PAD202及び212は、PAD192に対して内部回路側に配置される。また、PAD202及び212は、横方向に隣接して配置される。つまり、I/O部1000のPADの配置は縦方向に2段の千鳥構成である。
PAD202及び212は、PAD192に対して内部回路側に配置される。また、PAD202及び212は、横方向に隣接して配置される。つまり、I/O部1000のPADの配置は縦方向に2段の千鳥構成である。
PAD192は、接続点193でパッケージワイヤー196と接続される。PAD202は、接続点203でパッケージワイヤー206と接続される。PAD212は、接続点213でパッケージワイヤー216と接続される。
VIA194は、内部配線195とPAD192とを接続する。VIA204は、内部配線205とPAD202とを接続する。VIA214は、内部配線215とPAD212とを接続する。
ボンディングフィンガー197、207及び217は、それぞれ、パッケージワイヤー196、206及び216と接続される。
パッケージ内部配線208は、ボンディングフィンガー197と207とを接続する。
以上の構成のI/O部1000では、PAD202とPAD212との最小PAD間隔219の制約を守るために、I/O領域110に横方向の幅218の空きスペースが形成される。これにより、3つのI/Oセル191、201及び210の横方向の幅の合計は、1つの通常のI/Oセル191(201)の幅101の約3.5倍となる。
以上の構成のI/O部1000では、PAD202とPAD212との最小PAD間隔219の制約を守るために、I/O領域110に横方向の幅218の空きスペースが形成される。これにより、3つのI/Oセル191、201及び210の横方向の幅の合計は、1つの通常のI/Oセル191(201)の幅101の約3.5倍となる。
次に、本発明の実施の形態3に係るI/O部300について説明する。
図4に示すI/O部300は、図5に示すI/O部1000に対して、PAD202、VIA204、パッケージワイヤー206、ボンディングフィンガー207及びパッケージ内部配線208を備えず、代わりにVIA221と配線222とを備える。つまり、第3信号に対して、2つのI/Oセル191及び201と、1つのPAD192とが設けられる。
図4に示すI/O部300は、図5に示すI/O部1000に対して、PAD202、VIA204、パッケージワイヤー206、ボンディングフィンガー207及びパッケージ内部配線208を備えず、代わりにVIA221と配線222とを備える。つまり、第3信号に対して、2つのI/Oセル191及び201と、1つのPAD192とが設けられる。
なお、図5と同様の要素には同一の符号を付しており、重複する説明は省略する。
VIA221は、内部配線205とPAD192とを接続する。
VIA221は、内部配線205とPAD192とを接続する。
配線222は、内部配線195と内部配線205とを接続する。
以上の構成により、I/O部300では、I/Oセル211のPAD212を、I/Oセル191の上に配置できるので、I/O領域110の面積を削減できる。
以上の構成により、I/O部300では、I/Oセル211のPAD212を、I/Oセル191の上に配置できるので、I/O領域110の面積を削減できる。
具体的には、I/O部300の横方向の幅は、通常のI/Oセル191の幅101の3倍となる。このように、本発明の実施の形態3に係るI/O部300は、従来のI/O部1000に比べ、I/O領域110の面積の増加を抑制できる。
また、I/O部300では、第3信号に対して2つのI/Oセル191及び201を用いる、つまり第3信号に対して内部配線195及び205が並列に用いられるので、第3信号に対して1つのI/Oセルを用いる場合に比べて、内部回路とPAD192との間の抵抗を削減できる。つまり、I/O部300は、内部回路と外部とを接続する部分の抵抗を削減できる。
なお、I/O部300は、VIA221及び配線222のうち一方のみを備えてもよい。
また、I/O部300は、I/Oセル201、VIA221と、配線222とを複数組備えてもよい。
また、削除したI/O領域110に、他の内部回路素子を配置することでチップ面積を削減してもよい。
また、I/Oセル191又は201を、VIA221及び配線222のうち少なくとも一方を含んだ1つのI/Oセルとして構成してもよい。
また、内部配線205とPAD192とは、VIA221のみを介して接続されるのではなく、1以上のVIA221及び1以上の配線を介して接続されてもよい。
同様に、配線222は、1以上の配線とVIAとを含んでもよい。
また、図4においてPAD192の中心及び接続点193は、I/Oセル191の上に存在するが、I/Oセル201の上に存在してもよい。
また、図4においてPAD192の中心及び接続点193は、I/Oセル191の上に存在するが、I/Oセル201の上に存在してもよい。
(実施の形態4)
本発明の実施の形態4に係る半導体集積回路は、上述した実施の形態1に係るI/O部100の第1信号に対する部分(I/Oセル161等)と、実施の形態3に係るI/O部300のうち第3信号に対する部分(I/Oセル191及び201等)を隣接配置したI/O部400を備える。
本発明の実施の形態4に係る半導体集積回路は、上述した実施の形態1に係るI/O部100の第1信号に対する部分(I/Oセル161等)と、実施の形態3に係るI/O部300のうち第3信号に対する部分(I/Oセル191及び201等)を隣接配置したI/O部400を備える。
図6は、本発明の実施の形態4に係る半導体集積回路が備えるI/O部400の構成を示す平面図である。なお、図1及び図4と同様の要素には同一の符号を付しており詳細な説明は省略する。
図6に示すように、接続点143は、I/Oセル201の領域に存在する。言い換えると、PAD142の横方向の中心は、I/Oセル201の領域に存在する。
以上の構成により、I/O部400では、I/Oセル191のPAD192が配置されない領域に、PAD142の一部を配置できる。これにより、効率的にI/O領域110の面積を削減できる。
例えば、図10に示す従来のI/O部800では、通常のI/Oセルの幅101の4倍の幅が必要であったのに対して、本発明の実施の形態4に係るI/O部400では、通常のI/Oセルの幅101の3倍までI/O領域110の幅を削減できる。
また、I/O部400では、第1信号に対して2つのPAD162及び142と、パッケージワイヤー166及び146とを用いるので、第1信号に対して1つのPAD及びパッケージワイヤーを用いる場合に比べて、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
また、I/O部400では、第3信号に対して2つのI/Oセル191及び201を用いる、つまり第3信号に対して内部配線195及び205が並列に用いられるので、第3信号に対して1つのI/Oセルを用いる場合に比べて、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
なお、I/O部400は、VIA171及び配線172のうち一方のみを備えてもよい。
また、I/O部400は、VIA221及び配線222のうち一方のみを備えてもよい。
また、I/O部400は、PAD142と、VIA171と、配線172と、パッケージワイヤー146と、ボンディングフィンガー147と、パッケージ内部配線168とを複数組備えてもよい。
また、I/O部400は、I/Oセル201、VIA221と、配線222とを複数組備えてもよい。
また、I/Oセル161を、VIA171及び配線172のうち少なくとも一方を含んだ1つのI/Oセルとして構成してもよい。
また、I/Oセル191又は201を、VIA221及び配線222のうち少なくとも一方を含んだ1つのI/Oセルとして構成してもよい。
また、内部配線165とPAD142とは、VIA171のみを介して接続されるのではなく、1以上のVIA171及び1以上の配線を介して接続されてもよい。
同様に、配線172は、1以上の配線とVIAとを含んでもよい。
また、内部配線205とPAD192とは、VIA221のみを介して接続されるのではなく、1以上のVIA221及び1以上の配線を介して接続されてもよい。
また、内部配線205とPAD192とは、VIA221のみを介して接続されるのではなく、1以上のVIA221及び1以上の配線を介して接続されてもよい。
同様に、配線222は、1以上の配線とVIAとを含んでもよい。
また、第1信号に対する部分に、実施の形態2で説明した第1信号に対する部分を用いてもよい。つまり、PAD162及び142の代わりに図3に示すPAD181を備え、かつVIA171及び配線172を備えなくてもよい。
また、第1信号に対する部分に、実施の形態2で説明した第1信号に対する部分を用いてもよい。つまり、PAD162及び142の代わりに図3に示すPAD181を備え、かつVIA171及び配線172を備えなくてもよい。
(実施の形態5)
上述した実施の形態4では、縦方向に2段PADが配置される例を述べた。本発明の実施の形態5に係る半導体集積回路は、縦方向に1段PADが配置される場合の例を説明する。
上述した実施の形態4では、縦方向に2段PADが配置される例を述べた。本発明の実施の形態5に係る半導体集積回路は、縦方向に1段PADが配置される場合の例を説明する。
図7は、本発明の実施の形態5に係る半導体集積回路が備えるI/O部500の構成を示す平面図である。
図7に示すI/O部500は、I/Oセル251、261及び271と、PAD242、252及び262と、VIA254及び264と、パッケージワイヤー246、256及び266と、ボンディングフィンガー247、257及び267と、パッケージ内部配線258と、配線281及び282とを備える。
I/Oセル251、261及び271は、I/O領域110に配置される。
第1信号に対して、I/Oセル251と、PAD242及び252と、VIA254と、パッケージワイヤー246及び256と、ボンディングフィンガー247及び257と、パッケージ内部配線258と、配線281とが用いられる。
第1信号に対して、I/Oセル251と、PAD242及び252と、VIA254と、パッケージワイヤー246及び256と、ボンディングフィンガー247及び257と、パッケージ内部配線258と、配線281とが用いられる。
第3信号に対して、I/Oセル261及び271と、PAD262と、VIA264と、パッケージワイヤー266と、ボンディングフィンガー267と、配線282とが用いられる。
つまり、第1信号に対して、1つのI/Oセル及び2つのPADが用いられ、第3信号に対して、2つのI/Oセル及び1つのPADが用いられる。
I/Oセル251は内部配線255を備え、I/Oセル261は内部配線265を備え、I/Oセル271は内部配線275を備える。内部配線255、265及び275は、当該半導体集積回路の内部回路に接続される。
PAD242、252及び262は、横方向に一列に配置される。また、PAD242、252及び262の横方向の幅は、I/Oセルの横方向の幅101に相当する。具体的には、PAD242、252及び262の幅は、I/Oセルの幅101より小さい。PAD242、252及び262は、それぞれI/Oセル271、251及び261が形成される領域内に形成される。
PAD242は、接続点243でパッケージワイヤー246と接続される。PAD252は、接続点253でパッケージワイヤー256と接続される。PAD262は、接続点263でパッケージワイヤー266と接続される。
接続点243は、I/Oセル251の外部の領域(I/Oセル271が配置される領域)に存在し、接続点253は、I/Oセル251が配置される領域に存在し、接続点263は、I/Oセル261が配置される領域に存在する。言い換えると、PAD242の横方向の中心は、I/Oセル251の外部の領域(I/Oセル271が配置される領域)に存在し、PAD252の横方向の中心は、I/Oセル251が配置される領域に存在し、PAD262の横方向の中心は、I/Oセル261が配置される領域に存在する。
VIA254は、内部配線255とPAD252とを接続する。VIA264は、内部配線265とPAD262とを接続する。
ボンディングフィンガー247、257及び267は、それぞれ、パッケージワイヤー246、256及び266と接続される。
パッケージ内部配線258は、ボンディングフィンガー247と257とを接続する。
配線281は、PAD242とPAD252とを接続する。
配線281は、PAD242とPAD252とを接続する。
配線282は、内部配線265と内部配線275とを接続する。
以上の構成により、I/O部500では、I/Oセル271が配置される領域に、PAD242を配置できる。これにより、効率的にI/O領域110の面積を削減できる。
以上の構成により、I/O部500では、I/Oセル271が配置される領域に、PAD242を配置できる。これにより、効率的にI/O領域110の面積を削減できる。
例えば、I/O部400は、通常のI/Oセルの幅101の3倍までI/O領域110の幅を削減できる。
また、I/O部500では、第1信号に対して2つのPAD242及び252と、パッケージワイヤー246及び256とを用いるので、第1信号に対して1つのPAD及びパッケージワイヤーを用いる場合に比べて、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
また、I/O部500では、第3信号に対して2つのI/Oセル261及び271を用いる、つまり第3信号に対して内部配線265及び275が並列に用いられるので、第3信号に対して1つのI/Oセルを用いる場合に比べて、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
なお、I/O部500は、PAD242と、配線281と、パッケージワイヤー246と、ボンディングフィンガー247と、パッケージ内部配線258とを複数組備えてもよい。
また、I/O部500は、I/Oセル271、配線282とを複数組備えてもよい。
また、I/Oセル251を、配線281を含んだ1つのI/Oセルとして構成してもよい。
また、I/Oセル251を、配線281を含んだ1つのI/Oセルとして構成してもよい。
また、I/Oセル261又は271を、配線282を含んだ1つのI/Oセルとして構成してもよい。
また、配線281は、1以上の配線とVIAとを含んでもよい。
また、配線282は、1以上の配線とVIAとを含んでもよい。
また、配線282は、1以上の配線とVIAとを含んでもよい。
また、PAD242及び252を配線281で接続するのではなく、1つのPADとして形成してもよい。
(実施の形態6)
上述した実施の形態4では、縦方向に2段PADが配置される例を述べた。本発明の実施の形態6に係る半導体集積回路は、縦方向に3段PADが配置される場合の例を説明する。
上述した実施の形態4では、縦方向に2段PADが配置される例を述べた。本発明の実施の形態6に係る半導体集積回路は、縦方向に3段PADが配置される場合の例を説明する。
図8は、本発明の実施の形態6に係る半導体集積回路が備えるI/O部600の構成を示す平面図である。
図8に示すI/O部600は、I/Oセル301、311及び321と、PAD292、302及び312と、VIA304、314、331及び333と、パッケージワイヤー296、306及び316と、ボンディングフィンガー297、307及び317と、パッケージ内部配線308と、配線332及び334とを備える。
I/Oセル301、311及び321は、I/O領域110に配置される。
第1信号に対して、I/Oセル301と、PAD292及び302と、VIA304及び331と、パッケージワイヤー296及び306と、ボンディングフィンガー297及び307と、パッケージ内部配線308と、配線332とが用いられる。
第1信号に対して、I/Oセル301と、PAD292及び302と、VIA304及び331と、パッケージワイヤー296及び306と、ボンディングフィンガー297及び307と、パッケージ内部配線308と、配線332とが用いられる。
第3信号に対して、I/Oセル311及び321と、PAD312と、VIA314及び333と、パッケージワイヤー316と、ボンディングフィンガー317と、配線334とが用いられる。
つまり、第1信号に対して、1つのI/Oセル及び2つのPADが用いられ、第3信号に対して、2つのI/Oセル及び1つのPADが用いられる。
I/Oセル301は内部配線305を備え、I/Oセル311は内部配線315を備え、I/Oセル321は内部配線325を備える。内部配線305、315及び325は、当該半導体集積回路の内部回路に接続される。
PAD302は、PAD292に対して内部回路側に配置され、PAD292は、PAD312に対して内部回路側に配置される。また、PAD292、302及び312の横方向の幅は、I/Oセルの横方向の幅101の3倍に相当する。具体的には、PAD292、302及び312の幅は、I/Oセルの幅101の2倍より大きく3倍より小さい。つまり、I/O部600のPADの配置は縦方向に3段の千鳥構成である。
PAD292は、接続点293でパッケージワイヤー296と接続される。PAD302は、接続点303でパッケージワイヤー306と接続される。PAD312は、接続点313でパッケージワイヤー316と接続される。
接続点293は、I/Oセル301の外部の領域(I/Oセル321が配置される領域)に存在し、接続点303は、I/Oセル301が配置される領域に存在し、接続点313は、I/Oセル311が配置される領域に存在する。言い換えると、PAD292の横方向の中心は、I/Oセル301の外部の領域(I/Oセル321が配置される領域)に存在し、PAD302の横方向の中心は、I/Oセル301が配置される領域に存在し、PAD312の横方向の中心は、I/Oセル311が配置される領域に存在する。
VIA304は、内部配線305とPAD302とを接続する。VIA314は、内部配線315とPAD312とを接続する。VIA331は、PAD292と内部配線305とを接続する。VIA333は、PAD312と内部配線325とを接続する。
ボンディングフィンガー297、307及び317は、それぞれ、パッケージワイヤー296、306及び316と接続される。
パッケージ内部配線308は、ボンディングフィンガー297と307とを接続する。
配線332は、PAD292とPAD302とを接続する。配線334は、内部配線315と内部配線325とを接続する。
配線332は、PAD292とPAD302とを接続する。配線334は、内部配線315と内部配線325とを接続する。
以上の構成により、本発明の実施の形態6に係るI/O部600では、I/Oセル321のPAD312が配置されない領域に、PAD292の一部を配置できる。これにより、効率的にI/O領域110の面積を削減できる。
例えば、I/O部600は、通常のI/Oセルの幅101の3倍までI/O領域110の幅を削減できる。
また、I/O部600では、第1信号に対して2つのPAD292及び302と、パッケージワイヤー296及び306とを用いるので、第1信号に対して1つのPAD及びパッケージワイヤーを用いる場合に比べて、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
また、I/O部600では、第3信号に対して2つのI/Oセル311及び321を用いる、つまり第3信号に対して内部配線315及び325が並列に用いられるので、第3信号に対して1つのI/Oセルを用いる場合に比べて、内部回路と外部とを接続する部分の抵抗及びインダクタンスを削減できる。
なお、I/O部600は、VIA331及び配線332のうち一方のみを備えてもよい。
また、I/O部600は、VIA333及び配線334のうち一方のみを備えてもよい。
またI/O部600は、PAD292と、VIA331と、配線332と、パッケージワイヤー296と、ボンディングフィンガー297と、パッケージ内部配線308とを複数組備えてもよい。
また、I/O部600は、I/Oセル321、VIA333と、配線334とを複数組備えてもよい。
また、I/Oセル301を、VIA331及び配線332のうち少なくとも一方を含んだ1つのI/Oセルとして構成してもよい。
また、I/Oセル311又は321を、VIA333及び配線334のうち少なくとも一方を含んだ1つのI/Oセルとして構成してもよい。
また、内部配線305とPAD292とは、VIA331のみを介して接続されるのではなく、1以上のVIA331及び1以上の配線を介して接続されてもよい。
同様に、配線332は、1以上の配線とVIAとを含んでもよい。
また、内部配線325とPAD312とは、VIA333のみを介して接続されるのではなく、1以上のVIA333及び1以上の配線を介して接続されてもよい。
同様に、配線334は、1以上の配線とVIAとを含んでもよい。
また、PAD292及び302を配線332で接続するのではなく、1つのPADとして形成してもよい。
以上、本発明の実施の形態に係る半導体集積回路について説明したが、本発明は、この実施の形態に限定されるものではない。
例えば、上記実施の形態1〜6において、第1信号、第2信号、第3信号及び第4信号のうち少なくとも一方は、電源又はGNDでもよい。
また、上記実施の形態1〜6において、1つのPADと、1つの内部配線とを接続するために1つのVIAを用いているが、複数のVIAを用いてもよい。
また、上記実施の形態1〜6において、PADに接続され、半導体集積回路の外部と接続可能な接続部は、パッケージワイヤー及びパッケージ内部配線であるとしたが、パッケージワイヤー、パッケージ内部配線、パッケージボール、バンプ及びリードフレームのうちいずれか1以上を含めばよい。言い換えると、本発明は、挿入型パッケージ(DIP、SIP、ZIP、及びPGA等)、及び表面実装形パッケージ(SOP、BGA、LGA、CSP等)等の様々なパッケージを用いる半導体集積回路に適用できる。
本発明は、半導体集積回路に適用でき、特に、I/Oセル及びPADを備える半導体集積回路に適用できる。
100、200、300、400、500、600、700、800、900、1000 I/O部
101、102 幅
110、750 I/O領域
111、751 LSI内部回路境界部
112、752 LSI外部境界部
141、151、161、191、201、211、251、261、271、301、311、321、701、711、801、811 I/Oセル
142、152、162、181、192,202、212、242、252、262、292、302、312、702、712、802、812 PAD
143、153、163、193、203、213、243、253、263、293、303、313、703、713、803、813 接続点
144、154、164、171、194、204、214、221、254、264、304、314、331、333、704、714、804、814 VIA
145、155、165、195、205、215、255、265、275、305、315、325、705、715、805、815 内部配線
146、156、166、196、206、216、246、256、266、296、306、316、706、716、806、816 パッケージワイヤー
147、157、167、197、207、217、247、257、267、297、307、317、707、717、807、817 ボンディングフィンガー
168、208、258、308、808、818 パッケージ内部配線
172、222、281、282、332、334 配線
218 幅
219 最小PAD間隔
101、102 幅
110、750 I/O領域
111、751 LSI内部回路境界部
112、752 LSI外部境界部
141、151、161、191、201、211、251、261、271、301、311、321、701、711、801、811 I/Oセル
142、152、162、181、192,202、212、242、252、262、292、302、312、702、712、802、812 PAD
143、153、163、193、203、213、243、253、263、293、303、313、703、713、803、813 接続点
144、154、164、171、194、204、214、221、254、264、304、314、331、333、704、714、804、814 VIA
145、155、165、195、205、215、255、265、275、305、315、325、705、715、805、815 内部配線
146、156、166、196、206、216、246、256、266、296、306、316、706、716、806、816 パッケージワイヤー
147、157、167、197、207、217、247、257、267、297、307、317、707、717、807、817 ボンディングフィンガー
168、208、258、308、808、818 パッケージ内部配線
172、222、281、282、332、334 配線
218 幅
219 最小PAD間隔
Claims (9)
- 内部回路と、
前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行う第1のI/Oセルと、
前記第1のI/Oセルと接続される少なくともと1つのパッドに含まれる第1のパッド領域及び第2のパッド領域と、
前記第1のパッド領域に接続され、当該半導体集積回路の外部と接続可能な第1の接続部と、
前記第2のパッド領域に接続され、当該半導体集積回路の外部と接続可能な第2の接続部とを備え、
前記第1のパッド領域と前記第1接続部との接続点は、前記第1のI/Oセルが配置される領域内に存在し、
前記第2のパッド領域と前記第2接続部との接続点は、前記第1のI/Oセルの外部の領域に存在する
半導体集積回路。 - 前記半導体集積回路は、
前記第1のパッド領域を含む第1のパッドと、
前記第2のパッド領域を含む第2のパッドとを備える
請求項1記載の半導体集積回路。 - 前記半導体集積回路は、さらに、
前記第1のパッドと前記第2のパッドとを接続する第1の配線を備える
請求項2記載の半導体集積回路。 - 前記半導体集積回路は、さらに、
前記第2のパッドと前記第1のI/Oセルとを接続する第1のVIAコンタクトホールを備える
請求項2又は3記載の半導体集積回路。 - 前記半導体集積回路は、
前記第1のパッド領域及び前記第2のパッド領域を含む1つのパッドを備える
請求項1記載の半導体集積回路。 - 前記半導体集積回路は、さらに、
前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第1のI/Oセルと隣接して配置される第2のI/Oセルと、
前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第2のI/Oセルと隣接して配置される第3のI/Oセルと、
前記第2のI/Oセル及び前記第3のI/Oセルに共に接続される第3のパッドと、
前記第3のパッドに接続され、当該半導体集積回路の外部と接続可能な第3の接続部とを備え、
前記第3のパッド領域と前記第3接続部との接続点は、前記第2のI/Oセル又は前記第3のI/Oセルが配置される領域内に存在し、
前記第2のパッド領域と前記第2接続部との接続点は、前記第2のI/Oセルの領域に存在する
請求項1〜5のいずれか1項に記載の半導体集積回路。 - 前記半導体集積回路は、さらに、
前記第2のI/Oセルと前記第3のI/Oセルとを接続する第2の配線と、
前記第2のI/Oセル及び前記第3のI/Oセルのうち一方と前記第3のパッドとを接続する第2のVIAコンタクトホールとを備える
請求項6記載の半導体集積回路。 - 前記半導体集積回路は、さらに、
前記第2のI/Oセル及び前記第3のI/Oセルのうち他方と前記第3のパッドとを接続する第3のVIAコンタクトホールを備える
請求項7記載の半導体集積回路。 - 内部回路と、
前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行う第2のI/Oセルと、
前記内部回路の周辺領域に配置され、前記内部回路との信号の入力及び出力のうち少なくとも一方を行い、前記第2のI/Oセルと隣接して配置される第3のI/Oセルと、
前記第2のI/Oセル及び前記第3のI/Oセルに共に接続される第3のパッドと、
前記第3のパッドと当該半導体集積回路の外部とを接続する第3の接続部とを備え、
前記第3のパッド領域と前記第3接続部との接続点は、前記第2のI/Oセル又は前記第3のI/Oセルが配置される領域内に存在する
半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151938A JP2009302136A (ja) | 2008-06-10 | 2008-06-10 | 半導体集積回路 |
PCT/JP2009/001529 WO2009150775A1 (ja) | 2008-06-10 | 2009-04-01 | 半導体集積回路 |
US12/963,073 US8669593B2 (en) | 2008-06-10 | 2010-12-08 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151938A JP2009302136A (ja) | 2008-06-10 | 2008-06-10 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302136A true JP2009302136A (ja) | 2009-12-24 |
JP2009302136A5 JP2009302136A5 (ja) | 2011-04-07 |
Family
ID=41416490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008151938A Pending JP2009302136A (ja) | 2008-06-10 | 2008-06-10 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8669593B2 (ja) |
JP (1) | JP2009302136A (ja) |
WO (1) | WO2009150775A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299567A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体素子 |
JP2006179931A (ja) * | 2004-12-22 | 2006-07-06 | Agilent Technol Inc | 集積回路における入力/出力パッドの配置方法 |
WO2007015435A1 (ja) * | 2005-08-01 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
JP2007258469A (ja) * | 2006-03-23 | 2007-10-04 | Nec Electronics Corp | 半導体集積回路装置 |
WO2007136932A2 (en) * | 2006-05-16 | 2007-11-29 | Freescale Semiconductor Inc. | Integrated circuit having pads and input/output (i/o) cells |
JP2008021834A (ja) * | 2006-07-13 | 2008-01-31 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3683562A (en) * | 1970-09-24 | 1972-08-15 | Spitfire Tool & Machine Co Inc | Means for applying a liquid abrasive over the surface of a rotatable lapping table of a lapping machine |
US4821461A (en) * | 1987-11-23 | 1989-04-18 | Magnetic Peripherals Inc. | Textured lapping plate and process for its manufacture |
US5099557A (en) * | 1988-07-08 | 1992-03-31 | Engelsberg Audrey C | Removal of surface contaminants by irradiation from a high-energy source |
US5024968A (en) * | 1988-07-08 | 1991-06-18 | Engelsberg Audrey C | Removal of surface contaminants by irradiation from a high-energy source |
GB9001682D0 (en) * | 1990-01-25 | 1990-03-28 | Renishaw Plc | Position sensing probe |
US5152917B1 (en) * | 1991-02-06 | 1998-01-13 | Minnesota Mining & Mfg | Structured abrasive article |
JP3464802B2 (ja) * | 1991-09-18 | 2003-11-10 | 株式会社東芝 | セミカスタム集積回路 |
US5437754A (en) * | 1992-01-13 | 1995-08-01 | Minnesota Mining And Manufacturing Company | Abrasive article having precise lateral spacing between abrasive composite members |
US5386666A (en) * | 1993-02-11 | 1995-02-07 | Read-Rite Corporation | Automated system for controlling taper length during the lapping of air bearing surface of magnetic heads |
US5494473A (en) * | 1993-07-07 | 1996-02-27 | Quantum Corporation | Electrical access for electrical lapping guides |
US5489235A (en) * | 1993-09-13 | 1996-02-06 | Minnesota Mining And Manufacturing Company | Abrasive article and method of making same |
US5643343A (en) * | 1993-11-23 | 1997-07-01 | Selifanov; Oleg Vladimirovich | Abrasive material for precision surface treatment and a method for the manufacturing thereof |
US5725617A (en) * | 1994-10-07 | 1998-03-10 | Minnesota Mining And Manufacturing Company | Abrasive articles with encapsulated lubricant |
US5632669A (en) * | 1995-05-26 | 1997-05-27 | Censtor Corporation | Interactive method for lapping transducers |
US5774305A (en) * | 1995-06-07 | 1998-06-30 | Seagate Technology, Inc. | Head gimbal assembly to reduce slider distortion due to thermal stress |
US6118426A (en) * | 1995-07-20 | 2000-09-12 | E Ink Corporation | Transducers and indicators having printed displays |
US6120588A (en) * | 1996-07-19 | 2000-09-19 | E Ink Corporation | Electronically addressable microencapsulated ink and display thereof |
US5958794A (en) * | 1995-09-22 | 1999-09-28 | Minnesota Mining And Manufacturing Company | Method of modifying an exposed surface of a semiconductor wafer |
JPH09139367A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体装置の平坦化方法及び装置 |
US5591073A (en) * | 1995-12-13 | 1997-01-07 | Quantum Corporation | Method and apparatus for lapping sliders |
US5858474A (en) * | 1996-02-20 | 1999-01-12 | Seagate Technology, Inc. | Method of forming a magnetic media |
US5861066A (en) * | 1996-05-01 | 1999-01-19 | Ontrak Systems, Inc. | Method and apparatus for cleaning edges of contaminated substrates |
GB9612587D0 (en) * | 1996-06-15 | 1996-08-21 | Renishaw Plc | Rotary bearing and drive mechanisms |
USRE38340E1 (en) * | 1996-11-04 | 2003-12-02 | Seagate Technology Llc | Multi-point bending of bars during fabrication of magnetic recording heads |
US5856896A (en) * | 1996-12-04 | 1999-01-05 | Seagate Technology, Inc. | Gimbal suspension for supporting a head in a disc drive assembly |
US5901399A (en) * | 1996-12-30 | 1999-05-11 | Intel Corporation | Flexible-leaf substrate edge cleaning apparatus |
US6194317B1 (en) * | 1998-04-30 | 2001-02-27 | 3M Innovative Properties Company | Method of planarizing the upper surface of a semiconductor wafer |
US6177921B1 (en) * | 1997-08-28 | 2001-01-23 | E Ink Corporation | Printable electrode structures for displays |
US6252564B1 (en) * | 1997-08-28 | 2001-06-26 | E Ink Corporation | Tiled displays |
US6123612A (en) * | 1998-04-15 | 2000-09-26 | 3M Innovative Properties Company | Corrosion resistant abrasive article and method of making |
JPH11330371A (ja) | 1998-05-12 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2968784B1 (ja) * | 1998-06-19 | 1999-11-02 | 日本電気株式会社 | 研磨方法およびそれに用いる装置 |
US6059850A (en) * | 1998-07-15 | 2000-05-09 | 3M Innovative Properties Company | Resilient abrasive article with hard anti-loading size coating |
US6273793B1 (en) * | 1998-09-23 | 2001-08-14 | Seagate Technology Llc | Apparatus and method for reducing disc surface asperities to sub-microinch height |
US7045015B2 (en) * | 1998-09-30 | 2006-05-16 | Optomec Design Company | Apparatuses and method for maskless mesoscale material deposition |
US6714386B1 (en) * | 1998-12-07 | 2004-03-30 | Seagate Technology Llc | Disc drive having a suspension limiter for improved shock performance |
US6247986B1 (en) * | 1998-12-23 | 2001-06-19 | 3M Innovative Properties Company | Method for precise molding and alignment of structures on a substrate using a stretchable mold |
AU7137800A (en) * | 1999-07-21 | 2001-02-13 | E-Ink Corporation | Preferred methods for producing electrical circuit elements used to control an electronic display |
AU7091400A (en) * | 1999-08-31 | 2001-03-26 | E-Ink Corporation | Transistor for an electronically driven display |
US7193805B1 (en) * | 2000-03-20 | 2007-03-20 | Maxtor Corporation | Flying-type disk drive slider with micropad |
US6568992B1 (en) * | 2000-04-14 | 2003-05-27 | Seagate Technology, Llc. | Method for controlling MRE stripe height |
US20020090901A1 (en) * | 2000-11-03 | 2002-07-11 | 3M Innovative Properties Company | Flexible abrasive product and method of making and using the same |
US6935013B1 (en) * | 2000-11-10 | 2005-08-30 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus and method for precise lapping of recessed and protruding elements in a workpiece |
CN100361786C (zh) * | 2000-12-21 | 2008-01-16 | 新日本制铁株式会社 | Cmp调节器、用于cmp调节器的硬质磨粒的排列方法以及cmp调节器的制造方法 |
JP4508514B2 (ja) * | 2001-03-02 | 2010-07-21 | 旭ダイヤモンド工業株式会社 | Cmpコンディショナ及びその製造方法 |
US6530830B2 (en) * | 2001-03-19 | 2003-03-11 | 3M Innovative Properties Company | Sanding disc |
US6543299B2 (en) * | 2001-06-26 | 2003-04-08 | Geoffrey L. Taylor | Pressure measurement sensor with piezoresistive thread lattice |
US6967640B2 (en) * | 2001-07-27 | 2005-11-22 | E Ink Corporation | Microencapsulated electrophoretic display with integrated driver |
US7168267B2 (en) * | 2001-08-02 | 2007-01-30 | 3M Innovative Properties Company | Method of making amorphous materials and ceramics |
US6744602B2 (en) * | 2001-08-22 | 2004-06-01 | Seagate Technology Llc | Modified gimbal tongue designs to reduce particle sensitivity |
US6709738B2 (en) * | 2001-10-15 | 2004-03-23 | 3M Innovative Properties Company | Coated substrate with energy curable cyanate resin |
US6857937B2 (en) * | 2002-05-30 | 2005-02-22 | Komag, Inc. | Lapping a head while powered up to eliminate expansion of the head due to heating |
JP2004022777A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体装置 |
US6872127B2 (en) * | 2002-07-11 | 2005-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Polishing pad conditioning disks for chemical mechanical polisher |
US8056370B2 (en) * | 2002-08-02 | 2011-11-15 | 3M Innovative Properties Company | Method of making amorphous and ceramics via melt spinning |
US7388726B1 (en) * | 2002-08-02 | 2008-06-17 | Seagate Technology Llc | Dynamically adjustable head disk spacing slider using thermal expansion |
US6900135B2 (en) * | 2002-08-27 | 2005-05-31 | Applied Materials, Inc. | Buffer station for wafer backside cleaning and inspection |
US20040040575A1 (en) * | 2002-08-28 | 2004-03-04 | Alexander Tregub | Brush for cleaning/scrubbing a substrate |
US20040040576A1 (en) * | 2002-08-29 | 2004-03-04 | Yuxia Sun | Wafer cleaning brush |
US6852016B2 (en) * | 2002-09-18 | 2005-02-08 | Micron Technology, Inc. | End effectors and methods for manufacturing end effectors with contact elements to condition polishing pads used in polishing micro-device workpieces |
US7203033B2 (en) * | 2002-10-02 | 2007-04-10 | Seagate Technology Llc | Head gimbal assembly with an integrated mechanical and electrical attachment and a stiff plate |
US6875086B2 (en) * | 2003-01-10 | 2005-04-05 | Intel Corporation | Surface planarization |
US20050071986A1 (en) * | 2003-05-13 | 2005-04-07 | Veeco Aii | Apparatus and method for closed loop feedback during lapping of magnetic heads |
US20050025973A1 (en) * | 2003-07-25 | 2005-02-03 | Slutz David E. | CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same |
US7160178B2 (en) * | 2003-08-07 | 2007-01-09 | 3M Innovative Properties Company | In situ activation of a three-dimensional fixed abrasive article |
TW200521273A (en) * | 2003-10-22 | 2005-07-01 | Rorze Corp | Liquid composition, process for producing the same, film of low dielectric constant, abradant and electronic component |
JP4405234B2 (ja) * | 2003-10-29 | 2010-01-27 | 新科實業有限公司 | 薄膜磁気ヘッドの研磨方法 |
US7057856B2 (en) * | 2003-11-06 | 2006-06-06 | Seagate Technology Llc | Gimbal strut shape to increase buckling load |
JP2006031847A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 磁気ディスク媒体及び磁気ディスク装置 |
JP2006041343A (ja) | 2004-07-29 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 半導体素子 |
US7218478B2 (en) * | 2004-09-28 | 2007-05-15 | Hitachi Global Storage Technologies Netherlands B.V. | Disk drive with negative-pitch slider having protrusion pad contacting the disk when the disk is rotating at operating speed |
US7404756B2 (en) * | 2004-10-29 | 2008-07-29 | 3M Innovative Properties Company | Process for manufacturing optical and semiconductor elements |
WO2006076610A2 (en) * | 2005-01-14 | 2006-07-20 | Cabot Corporation | Controlling ink migration during the formation of printable electronic features |
US7383723B2 (en) * | 2005-05-24 | 2008-06-10 | Intel Corporation | Detecting particle agglomeration in chemical mechanical polishing slurries |
US7808746B2 (en) * | 2005-08-11 | 2010-10-05 | Seagate Technology Llc | Method and apparatus for active control of spacing between a head and a storage medium |
US7594845B2 (en) * | 2005-10-20 | 2009-09-29 | 3M Innovative Properties Company | Abrasive article and method of modifying the surface of a workpiece |
JP2007122806A (ja) * | 2005-10-27 | 2007-05-17 | Toshiba Corp | 磁気ディスク装置及び磁気ディスク媒体 |
US7808117B2 (en) | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
US7840305B2 (en) * | 2006-06-28 | 2010-11-23 | 3M Innovative Properties Company | Abrasive articles, CMP monitoring system and method |
EP2076360A4 (en) * | 2006-08-30 | 2012-12-19 | 3M Innovative Properties Co | ABRASIVE ARTICLE OF EXTENDED LIFETIME AND ITS METHOD |
JP2008130644A (ja) * | 2006-11-17 | 2008-06-05 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP5147234B2 (ja) * | 2006-12-28 | 2013-02-20 | パナソニック株式会社 | 半導体集積回路装置 |
US20080199360A1 (en) * | 2007-02-16 | 2008-08-21 | Ocean Optics, Inc. | Method and composition for a platinum embedded sol gel optical chemical sensor with improved sensitivity and chemical stability |
TW200906546A (en) * | 2007-08-07 | 2009-02-16 | Tian-Yuan Yan | Adjusting device for resin-bonded polishing pad and manufacturing method thereof |
US7675699B2 (en) * | 2007-09-07 | 2010-03-09 | Hitachi Global Storage Technologies Netherlands B.V. | Patterned-media magnetic recording disk and disk drive with data zones having nondata regions near the zone boundaries |
JP2009164195A (ja) | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体チップ |
WO2010002725A2 (en) * | 2008-07-03 | 2010-01-07 | 3M Innovative Properties Company | Fixed abrasive particles and articles made therefrom |
US20110104989A1 (en) * | 2009-04-30 | 2011-05-05 | First Principles LLC | Dressing bar for embedding abrasive particles into substrates |
US8801497B2 (en) * | 2009-04-30 | 2014-08-12 | Rdc Holdings, Llc | Array of abrasive members with resilient support |
US20110027549A1 (en) * | 2009-06-24 | 2011-02-03 | Zine-Eddine Boutaghou | Method and apparatus for embedding abrasive particles into substrates |
US20110034107A1 (en) * | 2009-08-10 | 2011-02-10 | Zine-Eddine Boutaghou | Method and apparatus for reciprocal polishing |
-
2008
- 2008-06-10 JP JP2008151938A patent/JP2009302136A/ja active Pending
-
2009
- 2009-04-01 WO PCT/JP2009/001529 patent/WO2009150775A1/ja active Application Filing
-
2010
- 2010-12-08 US US12/963,073 patent/US8669593B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299567A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体素子 |
JP2006179931A (ja) * | 2004-12-22 | 2006-07-06 | Agilent Technol Inc | 集積回路における入力/出力パッドの配置方法 |
WO2007015435A1 (ja) * | 2005-08-01 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
JP2007258469A (ja) * | 2006-03-23 | 2007-10-04 | Nec Electronics Corp | 半導体集積回路装置 |
WO2007136932A2 (en) * | 2006-05-16 | 2007-11-29 | Freescale Semiconductor Inc. | Integrated circuit having pads and input/output (i/o) cells |
JP2008021834A (ja) * | 2006-07-13 | 2008-01-31 | Nec Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110073915A1 (en) | 2011-03-31 |
WO2009150775A1 (ja) | 2009-12-17 |
US8669593B2 (en) | 2014-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11901251B2 (en) | Semiconductor device having electrode pads arranged between groups of external electrodes | |
US20080111255A1 (en) | Semiconductor integrated circuit and multi-chip module | |
JP5264135B2 (ja) | 半導体集積回路及びマルチチップモジュール | |
JP7093020B2 (ja) | 半導体集積回路装置 | |
JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5401699B2 (ja) | 半導体装置 | |
JP5543094B2 (ja) | 低ノイズ半導体パッケージ | |
WO2009150775A1 (ja) | 半導体集積回路 | |
JP4708865B2 (ja) | 半導体装置 | |
KR100585150B1 (ko) | 신호 전달 특성을 개선시킨 반도체 장치 | |
JP2010034286A (ja) | 半導体装置 | |
JP2005032871A (ja) | 半導体装置 | |
JP2005142281A (ja) | 半導体集積回路チップ及び半導体集積回路装置 | |
JP4889667B2 (ja) | 半導体装置 | |
JP2006245613A (ja) | 半導体装置 | |
JP2008060215A (ja) | 半導体装置 | |
JP2006049586A (ja) | 半導体装置 | |
JP2006049637A (ja) | 半導体装置およびその製造方法 | |
JP2009289951A (ja) | 半導体記憶装置及び積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |