JP2009290736A - クロック再生用信号生成方法及びクロック再生回路 - Google Patents

クロック再生用信号生成方法及びクロック再生回路 Download PDF

Info

Publication number
JP2009290736A
JP2009290736A JP2008143231A JP2008143231A JP2009290736A JP 2009290736 A JP2009290736 A JP 2009290736A JP 2008143231 A JP2008143231 A JP 2008143231A JP 2008143231 A JP2008143231 A JP 2008143231A JP 2009290736 A JP2009290736 A JP 2009290736A
Authority
JP
Japan
Prior art keywords
period
clock
disable
phase
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008143231A
Other languages
English (en)
Other versions
JP4927033B2 (ja
Inventor
Yasuyuki Endo
靖行 遠藤
Kazuto Takei
和人 武井
Katsukichi Miura
克吉 三浦
Tadanobu Nikaido
忠信 二階堂
Yoshiaki Kisaka
由明 木坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2008143231A priority Critical patent/JP4927033B2/ja
Priority to PCT/JP2009/058016 priority patent/WO2009145021A1/ja
Priority to CN200980120096.2A priority patent/CN102047596B/zh
Priority to US12/992,443 priority patent/US8406360B2/en
Priority to EP09754529.7A priority patent/EP2290856A4/en
Publication of JP2009290736A publication Critical patent/JP2009290736A/ja
Application granted granted Critical
Publication of JP4927033B2 publication Critical patent/JP4927033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691Synchronisation in a TDM node
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】本発明は、イネーブル期間の1周期の生成期間中に特定データが複数挿入されている場合でも、イネーブル期間の出力周期の偏りを無くすことができるので、再生クロック信号CKに発生するジッタを少なくすることを目的とする。
【解決手段】本発明は、(a)に示すように、Mクロック数分のラインデータに対するNクロック数分のクライアントデータの割合(N/M)のイネーブル期間ENと、ディセーブル期間D1〜D4とを交互に生成して成るクロック再生用信号EDを生成する際に、(b)に符号m0で示すように、ラインデータ中のスタッフパルス検出を契機に、(c)に示すように、クロック再生用信号EDに付加された位相情報を参照してイネーブル期間の間のディセーブル期間(例えば1クロック数分の期間)に相当する位相分だけ、ディセーブル期間D2の位相を進めてクロック再生用信号EDを生成する。
【選択図】図5

Description

本発明は、光伝送システムにおいて、複数階層のフレームで多段にフレーム化され、階層毎にスタッフ処理が必要な高速伝送信号(例えば、OTU3:43Gbps)の処理において、クライアントデータを取り出すデマッピング処理のクロック再生に必要なイネーブル期間及びディセーブル期間を交互に生成して成るクロック再生用信号を生成するクロック再生用信号生成方法及びクロック再生回路に関する。
現在、光伝送システムにおいては、例えば特許文献1に記載されているように、時分割多重方式が採用されており、ディジタル信号を経済的に目的地へ伝送するために、複数の低速ディジタル信号を時分割多重して1つの高速ディジタル信号(高速伝送信号ともいう)を形成し、この高速伝送信号を光ファイバで伝送することが行われている。また、この種の伝送では、複数階層のフレームで多段にフレーム化し、階層毎に必要に応じて下記のようにスタッフ処理が行われている。
複数の低速ディジタル信号を時分割多重するために、スタッフ多重方式等により各低速ディジタル信号を多重している。スタッフ多重方式では、送信側でクライアントデータである低速ディジタル信号を所定周波数のクロック信号に応じたフレーム形式にマッピングする。このマッピングの際に、各低速ディジタル信号に情報成分の無いスタッフパルスを挿入するスタッフ処理を行う。受信側でフレーム形式の信号をデマッピングしてクライアントデータを復元し、この復元の際にスタッフパルスを除去するデスタッフ処理を行うようになっている。
また、複数階層のフレームで多段にフレーム化された形式で伝送されてきたMクロック数分のラインデータから当該ラインデータ中のNクロック数分のクライアントデータを取り出すデマッピング処理を行う場合、ラインデータからクロック信号を再生し、この再生クロック信号によりラインデータ中のクライアントデータをバッファメモリに書き込む。この書き込まれたクライアントデータを、再生クロック信号に同期させた発振器の発振クロック信号により読み出して復元するようになっている。但し、Mクロック数及びNクロック数におけるMとNは、正の整数であり、N<Mの関係となっている。
更に、デマッピングの際にラインデータから再生クロック信号を再生する場合、Mクロック数分のラインデータに対するNクロック数分のクライアントデータの割合(N/M)のイネーブル期間と、ディセーブル期間とを交互に生成して成るクロック再生用信号を生成する必要がある。図1において、そのクロック再生用信号EDは、クロック再生回路20に入力することによって、再生クロック信号CKを得ることが可能となっている。
クロック再生回路20は、位相同期ループ回路としての位相比較回路22、LPF(ローパスフィルタ)23、及びVCO(電圧制御発振器)24とを備えて構成されている。クロック再生用信号EDは、クロック再生回路20の位相比較回路22に入力され、位相比較回路22において、クロック再生用信号EDと、フィードバックされた再生クロック信号CK3との位相が比較され、この比較結果から得られる差分信号がLPF23へ出力される。
更に、差分信号がLPF23で濾波されて得られる電圧信号がVCO24へ供給され、この電圧供給に応じた周波数の再生クロック信号CKが出力される。この再生クロック信号CKによってMクロック数分のラインデータ中のNクロック数分のクライアントデータがバッファメモリに書き込まれる。更に、バッファメモリに書き込まれたクライアントデータが、再生クロック信号CKに同期する発振器の発振クロック信号によって読み出されて復元される。
このようにデマッピング処理が行われる際に、ラインデータ中にスタッフパルスが挿入されている場合はデスタッフ処理も行われる。このデスタッフ処理では、複数階層のラインデータに挿入されたスタッフパルスを検出するデスタッフ検出時に、スタッフパルスを除去するために、換言すればスタッフパルスがバッファメモリに書き込まれないようにするために、クロック再生用信号EDにディセーブル期間を追加するようになっている。
この追加処理を、図2に示すタイミングチャートを参照して説明する。図2(a)は1周期が「0,1,2,3,4」の周期タイミング値で順次繰り返されるイネーブル生成周期ECを示し、(b)はデスタッフ処理におけるスタッフパルス未検出時のイネーブル期間EN及びディセーブル期間Dを交互に生成して成るクロック再生用信号ED1、(c)はデスタッフ処理におけるスタッフパルス検出時のイネーブル期間EN及びディセーブル期間Dを交互に生成して成るクロック再生用信号ED2を示す。但し、周期タイミングは、ラインデータから再生される1クロックに対応している。
即ち、スタッフパルス未検出時には、(b)に示すように、5クロック毎に周期タイミング値が「0」となる1クロック数分の「L」レベル(以下、「L」と略す)のディセーブル期間Dが生成され、その他の周期タイミング値「1,2,3,4」の4クロック数分で「H」レベル(以下、「H」と略す)のイネーブル期間ENが生成される。
一方、スタッフパルス検出時には、(c)に示すように、例えば時刻t10でスタッフパルスが検出され、この検出に応じて、時刻t10〜t11間の1クロック数分の周期タイミング「4」の部分でディセーブル期間Dが生成されて追加される。
また、複数階層の多段フレームの場合は、図示せぬ分周カウンタを用い、図3(a)のイネーブル生成周期ECの周期タイミング値が「1,2,3,4」で、且つ(c)のクロック再生用信号ED2が「H」の時に、(d)に示すように分周カウンタをカウント値CTが「0,1,2」の順で繰り返されるようにカウント動作させる。このカウント値CTが「1,2」の時に、(e)に示すように「H」となるイネーブル区間ENを生成し、これによってクロック再生用信号ED3を生成する。
特許3529713号公報
上述したように、図2(c)に示したクロック再生用信号ED2のように、ディセーブル期間Dを追加した場合、時刻t10〜t11に示すように、イネーブル期間ENの「H」の生成期間に「L」のディセーブル期間Dが上書き状態で追加される。このため、時刻t7〜t10で示すようにイネーブル期間ENの生成期間の長さが3クロック数分となり、また、時刻t10〜t11に示すようにディセーブル期間Dの長さが2クロック数分となってしまう。このため、イネーブル期間ENの出力周期に偏りが生じ、再生クロック信号CKに大きなジッタが生じるという課題があった。
更に、複数階層の多段フレームの場合に、図3(e)に示したクロック再生用信号ED3のように、イネーブル期間ENを生成する方法では、イネーブル期間ENの生成期間の長さが時刻t3〜t5で示すように2クロック数分又は時刻t15〜t16で示すように1クロック数分となり、また、ディセーブル期間Dの長さが時刻t14〜t15で示すように1クロック数分、時刻t5〜t7で示すように2クロック数分、又は時刻t9〜t12で示すように3クロック数分となって、上記のケースよりもより長さにバラツキが生じる。このため、イネーブル期間ENの出力周期の偏りがより悪化し、再生クロック信号CKに、より大きなジッタが生じるという課題があった。
前記課題を解決するために、本発明は、Mクロック数分のラインデータに対するNクロック数分のクライアントデータの割合(N/M)のイネーブル期間と、ディセーブル期間とを交互に生成して成るクロック再生用信号を生成する際に、イネーブル期間の出力周期の偏りを無くすことによって、再生クロック信号に発生するジッタを少なくすることを目的とする。
上記目的を達成するために、Mクロック数分(M:正整数)の第1のデータから当該第1のデータ中のNクロック数分(N:正整数、但しN<M)の第2のデータを取り出すクロック信号を再生するために、第1のデータに対する第2のデータの割合(N/M)のイネーブル期間と、ディセーブル期間とを交互に生成して成るクロック再生用信号を生成し、イネーブル期間中に第1のデータから当該第1のデータに予め挿入される特定データを検出した際に、当該イネーブル期間中にディセーブル期間を追加する処理を行うクロック再生用信号生成方法を次のようにした。イネーブル期間中にディセーブル期間を追加する処理として、実際にディセーブル期間を追加することは行わず、所定の位相分だけ、特定データの検出後に生成されるディセーブル期間の位相を進めて生成する処理を行うこととした。
具体的には、Mクロック数分(M:正整数)の第1のデータから当該第1のデータ中のNクロック数分(N:正整数、但しN<M)の第2のデータを取り出すクロック信号を再生するために、前記第1のデータに対する前記第2のデータの割合(N/M)のイネーブル期間と、ディセーブル期間とを交互に生成して成るクロック再生用信号を生成し、前記イネーブル期間中に前記第1のデータから当該第1のデータに予め挿入される特定データを検出した際に、当該イネーブル期間中にディセーブル期間を追加する処理を行うクロック再生用信号生成方法において、前記クロック再生用信号に、前記イネーブル期間及び前記ディセーブル期間の位相を示し、且つ前記第1のデータに含まれるクロック信号に対応する位相情報を持たせ、前記イネーブル期間中にディセーブル期間を追加する処理として、前記特定データの検出を契機として、前記位相情報をもとに前記イネーブル期間の間のディセーブル期間に相当する位相を求め、この求めた位相分だけ、前記特定データの検出後に生成されるディセーブル期間の位相を進める処理を行う、ことを特徴とするクロック再生用信号生成方法である。
この方法によれば、Mクロック数分の第1のデータに対するNクロック数分の第2のデータの割合(N/M)のイネーブル期間と、ディセーブル期間とを交互に生成して成るクロック再生用信号を生成する際に、イネーブル期間の出力周期の偏りを小さくすることができる。従って、そのイネーブル期間を用いて生成する再生クロック信号に発生するジッタが少なくなるようにすることができる。
本発明のクロック再生用信号生成方法は、前記イネーブル期間中に前記特定データを複数検出した場合、これら特定データの検出の各々を契機とし、これら契機毎に、前記位相情報をもとに前記イネーブル期間の間のディセーブル期間に相当する位相を求め、この求めた位相分だけ、前記特定データの検出後に順次生成されるディセーブル期間のうち1つのディセーブル期間の位相を進める処理を行う、ことが望ましい。
この方法によれば、イネーブル期間の1周期の生成期間中に特定データが複数挿入されている場合でも、イネーブル期間の出力周期の偏りを無くすことができるので、再生クロック信号CKに発生するジッタが少なくなるようにすることができる。
また、具体的には、請求項1又は2に記載のクロック再生用信号生成方法により生成されるイネーブル期間及びディセーブル期間を交互に有するクロック再生用信号を、位相同期ループ処理の位相比較対象として用いることによりクロック信号を発振し、この発振されたクロック信号を前記クロック再生用信号との位相比較対象としても用いる位相同期ループ回路、を備えることを特徴とするクロック再生回路である。
この構成によれば、一定周期のイネーブル期間を用いて位相同期ループ処理が行われるので、ジッタの少ない再生クロック信号を得ることができる。
本発明によれば、イネーブル期間の1周期の生成期間中に特定データが複数挿入されている場合でも、イネーブル期間の出力周期の偏りを無くすことができるので、再生クロック信号CKに発生するジッタが少なくなるようにすることができるクロック再生用信号生成方法を提供することができる。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
図4は、本発明の実施形態によるクロック再生用信号生成方法の処理手順を説明するためのフローチャートである。
本実施形態のクロック再生用信号生成方法は、前述したように、複数階層のフレームで多段にフレーム化された形式で伝送されてきたMクロック数分(M:正整数)の第1のデータとしてのラインデータから当該ラインデータ中のNクロック数分(N:正整数、但しN<M)の第2のデータとしてのクライアントデータを取り出すデマッピング処理を行う場合に適用されるものとする。
即ち、デマッピングの際にラインデータから再生クロック信号を再生する場合に、Mクロック数分のラインデータに対するNクロック数分のクライアントデータの割合(N/M)のイネーブル期間ENと、ディセーブル期間Dとを交互に生成して成るクロック再生用信号EDを生成イネーブル期間ENを生成するものである。このクロック再生用信号EDを、図1に示したクロック再生回路20に入力することにより再生クロック信号CKが得られるようになっている。
図4に示すステップS1において、図5(a)に示すように、信号の位相情報を持たせた「H」のイネーブル期間ENを「L」のディセーブル期間D1〜D4を介在して一定周期で生成することによりクロック再生用信号EDを生成する。但し、位相情報は、ラインデータ中のクロックタイミングである時刻t1〜t21に対応する信号位相の情報であるとする。従って、各ディセーブル期間D1〜D4は各々1クロック数分の期間出力され、1周期のイネーブル期間ENは、4クロック数分の「H」の期間出力される。つまり、5クロック毎に1クロック数分のディセーブル期間Dを介して4クロック数分のイネーブル期間ENの出力が繰り返されている。
次に、ステップS2において、デスタッフ検出処理時にラインデータに挿入された特定データとしてのスタッフパルスを検出したか否かを判断する。この結果、未検出の場合は、ステップS3において、上記ステップS1のディセーブル期間D1〜D4を介在した一定周期のイネーブル期間ENを有するクロック再生用信号EDをクロック再生回路20へ出力する。これによってクロック再生回路20から再生クロック信号CKが得られる。
一方、上記ステップS2でスタッフパルスを検出した場合、ステップS4において、検出されたスタッフパルス位置へのディセーブル期間の追加処理として、イネーブル期間の間のディセーブル期間に相当する位相分だけ、次の生成対象のディセーブル期間を進めて生成する処理を行う。
例えば、図5(b)に示すように、イネーブル期間EN間のディセーブル期間D1の発生後に、時刻t8〜t9間の符号m0で示す検出位置でスタッフパルスが検出されたとする。この場合、従来であれば検出位置m0に1クロック数分のディセーブル期間が追加されていた。或いは、イネーブル期間ENの微調整であれば、1クロック幅の1/5の幅を有する1/5ディセーブル期間が追加されていた。
しかし、本実施形態では、検出位置m0の後で生成されるディセーブル期間D2を、位相情報を参照して矢印Y0で示すように、イネーブル期間ENの間のディセーブル期間(本例では1クロック数分の期間)D1に相当する位相分だけ進めて生成する。つまり、(b)の時刻t10〜t11間のディセーブル期間D2が、(c)に示すように、時刻t9〜t10の位置に進む。この場合、ディセーブル期間D2が進むので、ディセーブル期間D2以降のイネーブル期間EN及びディセーブル期間D3,D4が全体的に1クロック数の位相分だけ進んで生成される。この生成後に、上記ステップS2へ戻って同様に処理を継続するようになっている。
更に、ディセーブル期間を所定位相分進めて生成する処理について、図6を参照して詳細に説明する。但し、本例では(a)のクロック再生用信号EDに示すように、4クロック数分のイネーブル期間ENにおいて、スタッフパルスが5回検出された際に「L」パルスd1,d2,d3,d4,d5で示すように、1/5ディセーブル期間を従来通り単純に追加した場合に対応させてある。
まず、(b)に示すように、イネーブル期間ENにおける時刻t3〜t4間の検出位置m1でスタッフパルスを検出したとする。但し、検出位置m1は、「L」パルスd1の位置に対応しているものとする。
この場合、検出位置m1の後で生成されるディセーブル期間D11を、位相情報を参照して矢印Y1で示すように、イネーブル期間ENの間の1クロック数分のディセーブル期間に相当する位相分だけ進めて生成する。この処理によって、(b)の時刻t5〜t6間のディセーブル期間D11が、(c)に示すように、時刻t4〜t5の位置に進む。このディセーブル期間D11に続いて生成される信号も同様に1クロック位相分だけ進む方向にシフトすることになる。
次に、(c)に示すように、ディセーブル期間D11の生成後に、時刻t6〜t7間の検出位置m2でスタッフパルスを検出したとする。この場合、検出位置m2の後で生成されるディセーブル期間D12を、位相情報を参照して矢印Y2で示すように、1クロック数分のディセーブル期間D11に相当する位相分だけ進めて生成する。この処理によって、(c)の時刻t9〜t10間のディセーブル期間D12が、(d)のイネーブル期間EN23に示すように、時刻t8〜t9の位置に進む。このディセーブル期間D12に続いて生成される信号も同様に1クロック位相分だけ進む方向にシフトすることになる。
次に、(d)に示すように、ディセーブル期間D12の生成後で且つ次のディセーブル期間D13の生成前において、時刻t9〜t10間の検出位置m3及び時刻t12〜t13間の検出位置m4の双方でスタッフパルスを検出したとする。
この場合、1イネーブル期間を挟む2ディセーブル期間間で2つの検出位置m3,m4でスタッフパルスが検出されているので、最初に、時系列上早い方の検出位置m3でのスタッフパルス検出を契機にディセーブル期間の位相を進めて生成し、次に遅い方の検出位置m4でのスタッフパルス検出を契機にディセーブル期間の位相を進めて生成する処理を行う。
即ち、最初に双方の検出位置m3及びm4の後で生成されるディセーブル期間D13を、検出位置m3でのスタッフパルス検出を契機に位相情報を参照して矢印Y3で示すように、1クロック数分のディセーブル期間D12に相当する位相分だけ進めて生成する。この処理によって、(d)の時刻t13〜t14間のディセーブル期間D13が、(e)に示すように、時刻t12〜t13の位置に進む。このディセーブル期間D13に続いて生成される信号も同様に1クロック位相分だけ進む方向にシフトすることになる。
次に、(e)に示すように、ディセーブル期間D13の生成後に生成されるディセーブル期間D14を、検出位置m4でのスタッフパルス検出を契機に位相情報を参照して矢印Y4で示すように、1クロック数分のディセーブル期間D13に相当する位相分だけ進めて生成する。この処理によって、(e)の時刻t17〜t18間のディセーブル期間D14が、(f)に示すように、時刻t16〜t17の位置に進む。このディセーブル期間D14に続いて生成される信号も同様に1クロック位相分だけ進む方向にシフトすることになる。
ところで、(e)に示すディセーブル期間D13の生成後には、ディセーブル期間D14の生成前に時刻t14〜t15間の検出位置m5でスタッフパルスが検出されている。しかし、この場合は、既にディセーブル期間D14を進めて生成するための契機となるスタッフパルスが検出位置m4で検出されているので、検出位置m5でのスタッフパルス検出を契機に位相を進めて生成する対象となるディセーブル期間は、(f)に示すディセーブル期間D14の次のディセーブル期間D15となる。
即ち、(f)に示すように、ディセーブル期間D15を、検出位置m5でのスタッフパルス検出を契機に位相情報を参照して矢印Y5で示すように、1クロック数分のディセーブル期間D14に相当する位相分だけ進めて生成する。この処理によって、ディセーブル期間D15が、(g)に示すように時刻t20〜t21の位置に進む。この処理によって、1クロック数分のディセーブル期間D11〜D15を介する3クロック数分のイネーブル期間EN26が繰り返し生成される。
このように生成された(g)に示すクロック再生用信号EDがクロック再生回路20へ出力されることによって再生クロック信号CKが得られる。
以上説明したように、本実施形態のクロック再生用信号生成方法によれば、図5(b)に符号m0で示すラインデータ中のスタッフパルス検出を契機に、イネーブル期間の位相情報を参照してイネーブル期間ENの間のディセーブル期間(例えば1クロック数分の期間)D1に相当する位相分だけ、ディセーブル期間D2の位相を進めて生成するようにした。
これによって、Mクロック数分のラインデータに対するNクロック数分のクライアントデータの割合(N/M)のイネーブル期間ENと、ディセーブル期間D1〜D4とを交互に生成して成るクロック再生用信号EDを生成する際に、図5(c)に示すように、イネーブル期間ENの出力周期の偏りを略無くすことができる。これによって再生クロック信号CKに発生するジッタを小さくすることができる。
従来であれば、図5(b)に示すスタッフパルスの検出位置m0にディセーブル期間を上書き状態に挿入するようにしていたので、イネーブル期間の出力周期に偏りが生じ、再生クロック信号CKに大きなジッタが発生していた。
更に、本実施形態では図6(d)に示すように、ディセーブル期間D12の生成後で且つ次のディセーブル期間D13の生成前において、2つの検出位置m3及びm4でスタッフパルスを検出した場合、最初に、時系列上早い方の検出位置m3でのスタッフパルス検出を契機に矢印Y3で示すように、次の生成対象のディセーブル期間D13の位相を進めて生成し、次に遅い方の検出位置m4でのスタッフパルス検出を契機に矢印Y14で示すように、その次の生成対象のディセーブル期間D14の位相を進めて生成する処理を行うようにした。
この処理によって、図6(g)に示すように、イネーブル期間ENの出力周期の偏りを無くすことができるので、再生クロック信号CKに発生するジッタを小さくすることができる。(g)の例では、時刻t1〜t20の20クロック中、15クロック数分のイネーブル期間ENがある。
このイネーブル期間ENに対応する図6(a)に示した従来方法で生成されるイネーブル期間ENにおいては、スタッフパルスの検出位置に単純に1/5ディセーブル期間d1〜d5が追加されている。この場合も、ディセーブル期間ENは合計すると、時刻t1〜t20の20クロック中、15クロック数分となっており、(g)に示すイネーブル期間ENの場合と同様であることがわかる。
従って、本実施形態でのクロック再生用信号生成方法では、一定周期のイネーブル期間ENが生成できていることがわかる。つまり、イネーブル期間ENを、図1に示したクロック再生回路20の位相比較回路22に入力すれば、ジッタの小さい再生クロック信号CKを得ることができる。
本発明のクロック再生用信号生成方法は、1波長あたり40Gbit/sの情報転送が可能な43Gbit/sチャネルベースの波長多重光ネットワーク等に適用することができる。
イネーブル期間を用いるクロック再生回路の構成を示すブロック図である。 従来のクロック再生用信号生成方法によるイネーブル期間及びディセーブル期間を交互に生成して成るクロック再生用信号の生成状態を示す第1のタイミングチャートである。 従来のクロック再生用信号生成方法によるイネーブル期間及びディセーブル期間を交互に生成して成るクロック再生用信号の生成状態を示す第2のタイミングチャートである。 本発明の実施形態によるクロック再生用信号生成方法の構成を示すブロック図である。 本発明の実施形態のクロック再生用信号生成方法によるイネーブル期間及びディセーブル期間を交互に生成して成るクロック再生用信号の生成状態を示す第1のタイミングチャートである。 本発明の実施形態のクロック再生用信号生成方法によるイネーブル期間及びディセーブル期間を交互に生成して成るクロック再生用信号の生成状態を示す第2のタイミングチャートである。
符号の説明
20:クロック再生回路
22:位相比較回路
23:LPF
24:VCO
CK:再生クロック信号
CT:カウント値
D,D1〜D5:ディセーブル期間
d1〜d5:1/5ディセーブル期間
EC:イネーブル期間の出力周期
EN:イネーブル期間
ED,ED1〜ED3,ED20〜ED26:クロック再生用信号
m0〜m5:スタッフパルス検出位置

Claims (3)

  1. Mクロック数分(M:正整数)の第1のデータから当該第1のデータ中のNクロック数分(N:正整数、但しN<M)の第2のデータを取り出すクロック信号を再生するために、前記第1のデータに対する前記第2のデータの割合(N/M)のイネーブル期間と、ディセーブル期間とを交互に生成して成るクロック再生用信号を生成し、前記イネーブル期間中に前記第1のデータから当該第1のデータに予め挿入される特定データを検出した際に、当該イネーブル期間中にディセーブル期間を追加する処理を行うクロック再生用信号生成方法において、
    前記クロック再生用信号に、前記イネーブル期間及び前記ディセーブル期間の位相を示し、且つ前記第1のデータに含まれるクロック信号に対応する位相情報を持たせ、
    前記イネーブル期間中にディセーブル期間を追加する処理として、前記特定データの検出を契機として、前記位相情報をもとに前記イネーブル期間の間のディセーブル期間に相当する位相を求め、この求めた位相分だけ、前記特定データの検出後に生成されるディセーブル期間の位相を進める処理を行う、
    ことを特徴とするクロック再生用信号生成方法。
  2. 前記イネーブル期間中に前記特定データを複数検出した場合、これら特定データの検出の各々を契機とし、これら契機毎に、前記位相情報をもとに前記イネーブル期間の間のディセーブル期間に相当する位相を求め、この求めた位相分だけ、前記特定データの検出後に順次生成されるディセーブル期間のうち1つのディセーブル期間の位相を進める処理を行う、ことを特徴とする請求項1に記載のクロック再生用信号生成方法。
  3. 請求項1又は2に記載のクロック再生用信号生成方法により生成されるイネーブル期間及びディセーブル期間を交互に有するクロック再生用信号を、位相同期ループ処理の位相比較対象として用いることによりクロック信号を発振し、この発振されたクロック信号を前記クロック再生用信号との位相比較対象としても用いる位相同期ループ回路、を備えることを特徴とするクロック再生回路。
JP2008143231A 2008-05-30 2008-05-30 クロック再生用信号生成方法及びクロック再生回路 Active JP4927033B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008143231A JP4927033B2 (ja) 2008-05-30 2008-05-30 クロック再生用信号生成方法及びクロック再生回路
PCT/JP2009/058016 WO2009145021A1 (ja) 2008-05-30 2009-04-22 クロック再生用信号生成方法及びクロック再生回路
CN200980120096.2A CN102047596B (zh) 2008-05-30 2009-04-22 时钟再生用信号生成方法以及时钟再生电路
US12/992,443 US8406360B2 (en) 2008-05-30 2009-04-22 Signal generating method for clock recovery and clock recovery circuit
EP09754529.7A EP2290856A4 (en) 2008-05-30 2009-04-22 Clock reproduction signal generation method and clock reproduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143231A JP4927033B2 (ja) 2008-05-30 2008-05-30 クロック再生用信号生成方法及びクロック再生回路

Publications (2)

Publication Number Publication Date
JP2009290736A true JP2009290736A (ja) 2009-12-10
JP4927033B2 JP4927033B2 (ja) 2012-05-09

Family

ID=41376907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143231A Active JP4927033B2 (ja) 2008-05-30 2008-05-30 クロック再生用信号生成方法及びクロック再生回路

Country Status (5)

Country Link
US (1) US8406360B2 (ja)
EP (1) EP2290856A4 (ja)
JP (1) JP4927033B2 (ja)
CN (1) CN102047596B (ja)
WO (1) WO2009145021A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323977B1 (ja) * 2012-11-09 2013-10-23 Nttエレクトロニクス株式会社 クロック再生装置及び方法
JP5342690B1 (ja) * 2012-11-09 2013-11-13 Nttエレクトロニクス株式会社 クロック再生装置及び方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11331117A (ja) * 1998-05-18 1999-11-30 Nec Corp 位相制御装置
JP2003134076A (ja) * 2001-10-19 2003-05-09 Fujitsu Ltd スタッフ同期方式における受信装置
JP2004282632A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd ジッタ抑制方法及び装置
JP2007259118A (ja) * 2006-03-23 2007-10-04 Nec Corp 中継伝送を考慮した無線伝送方法及びその装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1505451A (fr) 1966-10-05 1967-12-15 Seita Procédé et dispositif pour transporter des objets en forme de tige, notamment des cigarettes, entre deux niveaux
US3938082A (en) * 1974-09-19 1976-02-10 General Electric Company Receiver for bi-polar coded data with bit time interval detection used as the data validation discriminant
US4649536A (en) * 1985-09-23 1987-03-10 Motorola, Inc. Flexible multiplex system for time division multiplex
US5185736A (en) * 1989-05-12 1993-02-09 Alcatel Na Network Systems Corp. Synchronous optical transmission system
JPH0344853A (ja) 1989-07-13 1991-02-26 Pioneer Electron Corp 高速サーチのリールサーボ制御方式
JP2630058B2 (ja) 1990-11-13 1997-07-16 日本電気株式会社 デスタッフ回路
ATE150240T1 (de) * 1990-12-18 1997-03-15 Alcatel Bell Nv Synchronisationsschaltung
DE69228775T2 (de) * 1991-02-08 1999-09-02 Nec Corp Verteilte Bit für Bit Entstopfungsschaltung für bytegestopfte Mehrfachrahmendaten
JP2697371B2 (ja) 1991-06-25 1998-01-14 三菱電機株式会社 スタッフ多重通信受信回路
JP3044853B2 (ja) 1991-08-20 2000-05-22 日本電気株式会社 デスタッフ回路
JPH05191372A (ja) * 1992-01-08 1993-07-30 Anritsu Corp スタッフ同期回路
JP3130425B2 (ja) * 1994-03-18 2001-01-31 富士通株式会社 ジッタ抑圧回路
JPH1174878A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp デジタルデータ伝送システム
JP3529713B2 (ja) 1999-09-17 2004-05-24 日本電信電話株式会社 光伝送システム、同期多重伝送システム及び同期多重伝送方法
DE60108728T2 (de) * 2001-06-15 2006-05-11 Lucent Technologies Inc. Verfahren und ein Vorrichtung zum Übersenden und Empfangen gemultiplexter untergeordneter Signale
CN101083523B (zh) * 2007-07-27 2010-08-11 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11331117A (ja) * 1998-05-18 1999-11-30 Nec Corp 位相制御装置
JP2003134076A (ja) * 2001-10-19 2003-05-09 Fujitsu Ltd スタッフ同期方式における受信装置
JP2004282632A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd ジッタ抑制方法及び装置
JP2007259118A (ja) * 2006-03-23 2007-10-04 Nec Corp 中継伝送を考慮した無線伝送方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323977B1 (ja) * 2012-11-09 2013-10-23 Nttエレクトロニクス株式会社 クロック再生装置及び方法
JP5342690B1 (ja) * 2012-11-09 2013-11-13 Nttエレクトロニクス株式会社 クロック再生装置及び方法

Also Published As

Publication number Publication date
CN102047596A (zh) 2011-05-04
JP4927033B2 (ja) 2012-05-09
US20110063001A1 (en) 2011-03-17
EP2290856A4 (en) 2017-03-08
CN102047596B (zh) 2013-09-25
WO2009145021A1 (ja) 2009-12-03
EP2290856A1 (en) 2011-03-02
US8406360B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN102223198B (zh) 一种实现时钟恢复方法与装置
JP4927033B2 (ja) クロック再生用信号生成方法及びクロック再生回路
JP2010088120A (ja) マルチモード順方向誤り訂正
CN101964688B (zh) 一种数据时钟恢复的方法及系统
JP4303888B2 (ja) 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生
JP5951154B2 (ja) 光伝送送信装置および光伝送受信装置
JP2007036366A (ja) シリアル通信回路
JP2000341235A (ja) パルススタッフ同期方式における低次群信号のクロック再生方法および回路
JP4789976B2 (ja) クロック再生用イネーブル生成回路及びクロック再生回路
JP3945287B2 (ja) データ受信回路、データ受信方法
JP2017011342A (ja) 伝送装置及びクロック再生方法
JP2009212882A (ja) 伝送装置およびデスタッフジッタ低減方法
JP4685131B2 (ja) クロック偏差変化時の移動平均演算処理方法
JP5323977B1 (ja) クロック再生装置及び方法
JP4183535B2 (ja) フレーム信号の速度変換処理を行なう光信号伝送装置
JP5342690B1 (ja) クロック再生装置及び方法
JP7078842B2 (ja) 送信装置、受信装置、クロック転送方法およびプログラム
JP4476266B2 (ja) デマッピング方法および回路
JP3875031B2 (ja) 非同期信号伝送装置
JP2005524142A (ja) クロックレスにデータを復旧するシステム及び方法
US8949490B2 (en) Data reception circuit, data reception apparatus, information processing system, and data reception method
JP5833307B2 (ja) データ伝送システム及び光伝送装置
JP2016171387A (ja) クロックデータリカバリ回路
JPH04276935A (ja) 非同期データ同期伝送装置
TW298692B (en) System of decreasing waiting time jitter and method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100819

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4927033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250