JP5323977B1 - クロック再生装置及び方法 - Google Patents

Abstract

【課題】共通のＰＬＬにより、複数階層のフレームで多段にフレーム化された高速伝送信号の処理において、複数のクライアント信号に対応したクロックを再生する。
【解決手段】データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロックを再生するクロック再生装置において、クライアントクロック信号の周波数をＬ／Ｃ倍したクロックの分周クロックと、ラインクロック信号の周波数をＬ／Ｃ倍した信号の分周クロックとの位相差に応じた位相差信号を、クライアントクロック信号を生成する回路（２０）へ帰還するようにした。
【選択図】図１

Description

本発明は、クロック再生装置及び方法に関し、より詳細には、光伝送システムにおいて複数階層のフレームで多段にフレーム化された高速伝送信号（例えば、ＯＴＵ４、１１２Ｇｂｐｓ）の処理において、高速伝送信号の複数のクライアントデータに対応するデータを取り出すデマッピング処理に必要なクロック再生装置及び方法に関する。

従来、ＳＯＮＥＴ、ＳＤＨやＥｔｈｅｒｎｅｔ（登録商標）などのビットレートが数１０Ｇｂｐｓクラスの複数のクライアント信号を複数階層のフレームで多段にフレーム化された形式で伝送する光伝送システムの開発が盛んに行われている。

複数階層のフレームで多段にフレーム化された形式で伝送されてきたラインデータからクライアントデータを取り出すデマッピング処理を行う場合、ラインデータからクロック信号を再生し、この再生クロック信号によりラインデータ中のクライアントデータを取り出すことが行われている。デマッピングの際にラインデータから再生クロック信号を再生する場合、ラインデータに対するクライアントデータの割合のイネーブル期間と、ディセーブル期間を交互に生成してなるイネーブル信号を生成する必要がある。（例えば、特許文献２）。イネーブル信号の生成回路については、例えば、特許文献３に記載されている。クロック再生信号は、イネーブル信号を、フェーズロックループ処理の位相比較対象として用いることによりクロック信号を発振し、この発振されたクロック信号をイネーブル信号との位相比較対象としているフェーズロックループ回路によって得られる（例えば、特許文献２及び３）。

特開２００１−１７７４９１号公報（第０００８段落、第１０、１５図） 特許第４９２７０３３号公報（第０００４、０００５段落） 特許第４７８９９７６号公報

従来、光伝送システムの受信側の分離装置は、複数階層のフレームで多段にフレーム化された形式で伝送されたクライアント信号（クライアントデータ）のクロックを再生するために、上述したイネーブル生成回路とフェーズロックループ（ＰＬＬ：phase locked loop）とを備える。

図３に、従来技術で構成した高速伝送信号（ＯＴＵ3、４３Ｇｂｐｓ）用のＰＬＬを有するクロック再生装置５０の構成を示す。図３のＰＬＬは、クライアントクロック信号を生成するクライアントクロック生成回路２０と、生成されたクライアントクロック信号を固定数に分周して分周クロックを生成する分周クロック生成回路２２と、イネーブル信号の周期のイネーブル期間中のラインクロック信号を固定の分周数に分周して分周クロックを生成する分周クロック生成回路１４と、分周されたイネーブル期間中のラインクロック信号と分周されたクライアントクロック信号の位相差を検出して位相差に応じた位相差信号を出力する位相比較回路２４と、位相差信号を平滑化して前記クライアントクロック生成回路２０へ出力する平滑回路（ＬＰＦ）２６とを備える。

図３には、デマッピング処理回路１０とイネーブル信号生成回路１２も示されている。デマッピング処理回路１０は、クライアントデータを複数階層フレームで多段にフレーム化された形式で伝送するライン信号（ラインデータ）を、前述したクライアントクロック信号によりデマッピング処理して、クライアントデータを取り出す（出力する）回路である。デマッピング処理回路１０は、クライアントデータの量（例えば、ビット数で換算）Ｃとクライアントデータがフレーム化されたラインデータの量（例えば、ビット数で換算）Ｌとをイネーブル信号生成回路１２へ供給する。このイネーブル信号が、前述したＰＬＬ回路の位相比較対象として入力される。

イネーブル信号生成回路１２は、ラインクロックの入力に応答して信号列を出力する回路であり、出力される信号列のうちのＣ／Ｌ分の信号は、例えば、“＋１”の値を有する信号（イネーブル信号）であり、その他は“０”の値を有する信号である。イネーブル信号生成回路１２は、デマッピング処理回路１０から供給されたクライアントデータの量Ｃとクライアントデータがフレーム化されたラインデータの量Ｌとに基づいて、ラインクロック信号のうちのＣ／Ｌをイネーブル信号（有効クロック）として出力する。

クライアントクロック生成回路２０は、例えば、電圧制御水晶発振器（Voltage Controlled Crystal Oscillator、ＶＣＸＯ）であり、クライアントクロック信号を生成する回路である。

分周クロック生成回路２２は、例えば、３８６をカウントするレジスタを備え、クライアントクロック信号の３８６クロック分毎に１分周クロックを出力する回路である。この例では、ＬＳＩ内部のラインクロック（ＯＴＵ３）周波数は約１６８ＭＨｚ、クライアントクロック（ＳＴＭ−６４）周波数は約１５５ＭＨｚ、分周クロック周波数は約４０２ｋＨｚである。分周クロック生成回路２２は、３８６個のクライアントクロックの入力に応答して１つの分周クロックを出力するという点で、クライアントクロック信号を固定の分周数に分周する（固定分周する）回路である。

分周クロック生成回路１４は、イネーブル信号生成回路１２により生成されたイネーブル信号の周期のイネーブル期間（例えば、イネーブル信号がハイレベルの期間）中のラインクロックを固定分周する回路である。分周クロック生成回路１４は、分周クロック生成回路２２と同一でよい。

位相比較回路２４は、分周されたクライアントクロック信号と分周されたラインクロック信号との位相差を検出して位相差に応じた位相差信号を出力する回路である。

平滑回路２６は、位相差信号を平滑化して前記クライアントクロック生成回路２０へ出力する。クライアントクロック生成回路２０により生成されるクライアントクロック信号は、平滑回路２６からの信号に基づいて調整され安定化される。

しかしながら、従来の受信側の分離装置におけるクライアントクロック生成においては、イネーブル期間中のラインクロック信号は分周クロック生成回路１４で固定分周され、クライアントクロック信号もまた分周クロック生成回路２２で固定分周されて、位相比較器２４でそれぞれ固定分周されたクロックの位相比較を行っていた。このため、クライアント信号の種別が異なる場合には、それぞれのクライアント信号のクロックの周波数に対応するＬＰＦパラメータ、位相比較パラメータを設定して、それぞれＰＬＬを構成する必要があるという問題があった。

本発明は、このような目的を達成するために、請求項１に記載の発明は、データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロック信号を再生するクロック再生装置であって、クライアントクロック信号を生成するクライアントクロック生成手段（２０）と、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックの分周クロックを生成する第１の手段（３２，３６）と、ラインクロック信号と前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力としてイネーブル信号を生成するイネーブル信号生成手段（１２）と、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号の分周クロックを生成する第２の手段（３０，３４）と、前記第１の手段により生成された分周クロックと前記第２の手段により生成された分周クロックとの位相差に応じた位相差信号を出力する位相比較手段（２４）と、前記位相差信号を平滑化して前記クライアントクロック生成手段へ出力する平滑化手段（２６）とを備えたことを特徴とする。

請求項２に記載の発明は、請求項１に記載のクロック再生装置であって、前記第１の手段は、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックを得る第１の補正手段と、前記第１の補正手段の出力を固定分周する第１の固定分周手段とを有し、前記第２の手段は、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号を得る第２の補正手段と、前記第２の補正手段の出力を固定分周する第２の固定分周手段とを有し、前記第１の補正手段と前記第２の補正手段は同一であり、前記第１の固定分周手段と前記第２の固定分周手段は同一であることを特徴とする。

請求項３に記載の発明は、請求項２に記載のクロック再生装置であって、前記第１の補正手段及び前記第２の補正手段は、前記クライアントクロック信号又は前記イネーブル信号の周期のイネーブル期間中の有効クロック毎に前記データ量Ｌと前記データ量Ｃとの差分値を加算する手段と、前記加算手段により得られた加算値が前記データ量Ｃ未満か前記データ量Ｃ以上かを判定する判定手段と、前記加算値が前記データ量Ｃ未満と判断された場合に、１クロック分をカウントして出力するカウント手段と、前記加算値が前記データ量Ｃ以上と判断された場合に、前記加算値から前記データ量Ｃを減算した値を新たな加算値とし、２クロック分をカウントして出力する減算カウント手段とを有することを特徴とする。

請求項４に記載の発明は、クロック再生装置において、データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロック信号を再生するクロック再生方法であって、クライアントクロック生成手段（２０）により、クライアントクロック信号を生成することと、第１の分周クロック生成手段（３２，３６）により、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックの分周クロックを生成することと、イネーブル信号生成手段（１２）により、ラインクロック信号と前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力としてイネーブル信号を生成することと、第２の分周クロック生成手段（３０，３４）により、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号の分周クロックを生成すると、位相比較手段（２４）により、前記第１の分周クロック生成手段により生成された分周クロックと前記第２の分周クロック生成手段により生成された分周クロックとの位相差に応じた位相差信号を出力することと、平滑化手段（２６）により、前記位相差信号を平滑化して前記クライアントクロック生成手段へ出力することとを備えたことを特徴とする。

請求項５に記載の発明は、請求項４に記載のクロック再生方法であって、前記第１の分周クロック生成手段は第１の補正手段と第１の固定分周手段とを有し、前記第２の分周クロック生成手段は第２の補正手段と第２の固定分周手段とを有し、前記方法は、前記第１の補正手段により、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックを得ることと、前記第１の固定分周手段により、前記第１の補正手段の出力を固定分周することと、前記第２の補正手段により、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号を得ることと、前記第２の固定分周手段により、前記第２の補正手段の出力を固定分周することとを含むことを特徴とする。

請求項６に記載の発明は、請求項５に記載のクロック再生方法であって、前記第１の補正手段及び前記第２の補正手段の各々は、加算手段、判定手段、カウント手段及び減算カウント手段を備え、前記方法は、前記加算手段の各々により、前記クライアントクロック信号又は前記イネーブル信号の周期のイネーブル期間中の有効クロック毎に前記データ量Ｌと前記データ量Ｃとの差分値を加算することと、前記判定手段の各々により、対応する前記加算手段により得られた加算値が前記データ量Ｃ未満か前記データ量Ｃ以上かを判定することと、前記カウント手段の各々により、前記加算値が前記データ量Ｃ未満と判断された場合に、１クロック分をカウントして出力することと、前記減算カウント手段の各々により、前記加算値が前記データ量Ｃ以上と判断された場合に、前記加算値から前記データ量Ｃを減算した値を新たな加算値とし、２クロック分をカウントして出力することとを含むことを特徴とする。

以上説明したように、本発明によれば、共通のＰＬＬ構成により、複数階層のフレームで多段にフレーム化された高速伝送信号（例えば、ＯＴＵ４，１１２Ｇｂｐｓ）の処理において、複数のクライアント信号（例えば、１０ＧｂｐｓのＳＯＮＥＴ／ＳＤＨ／１０ＧｂＥ）に対応したクロック信号を再生することが可能となる。すなわち、クライアント信号の種別が異なる場合であっても、それぞれのクライアント信号の周波数に対応するＬＰＦパラメータ、位相比較パラメータを設定して、それぞれＰＬＬを構成する必要がない。更に、Ｌ／Ｃ補正回路のＬとＣを可変にできるＬ／Ｃ補正回路を使用することにより、１つのＰＬＬ構成で共通化でき、速度の異なる様々なクライアント信号が収容可能となる。

本発明の一実施形態にかかるクロック再生装置の構成を説明するための図である。 本発明の一実施形態にかかる補正回路の動作を説明するための図であり、（ａ）はイネーブル信号生成周期ＥＣを、（ｂ）はイネーブル信号ＥＮを、（ｃ）はカウント値ＣＴ０を、（ｄ）は加算値ＡＤ１を、（ｅ）は補正した場合のカウント値ＣＴ１を示す図である。 クロック再生装置の構成を説明するための図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。同一の符号は同一の要素を示す。したがって重複する説明は省略する。

図１は、本発明の一実施形態にかかるクロック再生装置４０の構成を説明するための図である。図１のクロック再生装置４０は、クライアントクロック信号を生成するクライアントクロック生成回路２０と、生成されたクライアントクロックの分周クロックを生成する分周クロック生成回路３６と、イネーブル信号を生成するイネーブル信号生成回路１２と、イネーブル信号の周期のイネーブル期間（例えば、イネーブル信号がハイレベルの期間）中のラインクロックの分周クロックを生成する分周クロック生成回路３４と、２つの分周クロックの位相差を検出して位相差に応じた位相差信号を出力する位相比較回路２４と、位相差信号を平滑化して前記クライアントクロック生成回路２０へ出力する平滑回路（ＬＰＦ）２６とを備える。図１のクロック再生装置４０は、イネーブル信号生成回路１２と分周クロック生成回路３４の間にＬ／Ｃ補正回路３０を備える。また、クライアントクロック生成回路２０と分周クロック生成回路３６の間にＬ／Ｃ補正回路３２を備える。２つのＬ／Ｃ補正回路（３０，３２）は同一でよい。

Ｌ／Ｃ補正回路（３０，３２）は、加算回路及び判定回路（ともに図示しない）を備える。

ラインデータのデータ量の規定値をＬ’とし、クライアントデータのデータ量の規定値をＣ’とする。Ｌ／Ｃ補正回路３０の加算回路は、イネーブル信号生成回路１２からのイネーブル信号の周期のイネーブル期間（例えば、イネーブル信号がハイレベルの期間）中の有効クロック毎に（Ｌ’−Ｃ’）を加算する。Ｌ／Ｃ補正回路３０の判定回路は、加算回路の加算値がＣ’未満かＣ’以上かを判定する。

Ｌ／Ｃ補正回路３０は、加算値がＣ’未満と判定された場合に、前述の有効クロックの１クロックを“＋１”クロック分としてカウントさせる制御信号を分周クロック生成回路３４へ出力し、加算値がＣ’以上と判定された場合に、加算値からＣ’を減算した値を新たな加算値とし、前述の有効クロックの１クロックを“＋２”クロック分としてカウントさせる制御信号を分周クロック生成回路３４へ出力する。また、Ｌ／Ｃ補正回路３０は、イネーブル信号生成回路１２からの信号がイネーブル信号では無い場合（ディセーブル信号の場合）に、“０”を分周クロック生成回路３４へ出力する。

同様に、Ｌ／Ｃ補正回路３２の加算回路は、クライアントクロック生成回路２０からのクライアントクロック（例えば、値“＋１”クロック分を有する信号）毎に、（Ｌ’−Ｃ’）を加算する。Ｌ／Ｃ補正回路３２の判定回路は、加算回路の加算値がＣ’未満かＣ’以上かを判定する。

Ｌ／Ｃ補正回路３２は、加算値がＣ’未満と判定された場合に、１クライアントクロックを“＋１”クロック分としてカウントさせる制御信号を分周クロック生成回路３６へ出力し、加算値がＣ’以上と判定された場合に、加算値からＣ’を減算した値を新たな加算値とし、１クライアントクロックを“＋２”クロック分としてカウントさせる制御信号を分周クロック生成回路３６へ出力する。

分周クロック生成回路３４は、Ｌ／Ｃ補正回路３０から入力された値“０”，“＋１”または“＋２”をクロック数としてカウントし、イネーブル信号の周期のイネーブル期間中のラインクロックを分周した分周クロックを位相比較器２４へ出力する。例えば、図１に示す例では、分周クロック生成回路３４は、３８６をカウントするレジスタを備え、Ｌ／Ｃ補正回路３０から入力された値（制御信号）に応じてカウンタを進め、３８６クロック毎に１つ分周クロックを出力する。したがって、分周クロック生成回路３４は、入力が“＋１”の場合には１クロックをカウントし、入力が“＋２”の場合には２クロックをカウントし、入力が“０”の場合にはカウントしない。

同様に、分周クロック生成回路３６は、Ｌ／Ｃ補正回路３２から入力された値“０”，“＋１”または“＋２”をクロック数としてカウントし、クライアントクロック信号を分周した分周クロックを位相比較器２４へ出力する。

次に補正回路の動作について具体的数値を与えて説明する。いま、Ｌ’＝３、Ｃ’＝２の場合、イネーブル信号生成周期ＥＣ（図２（ａ））の周期タイミングが「１，２，３」で、イネーブル信号ＥＮは図２（ｂ）に示されるように生成される。ＬＣ補正回路がない図３の場合、イネーブル信号ＥＮが「Ｈ」のときにクロックをカウントし、カウント値ＣＴ０（図２（ｃ））は「１，２」の順で繰り返しカウント動作する。

次に補正回路３０が付加された図１の場合、ＥＣ期間１（図２（ａ）の１に対応した信号期間）では加算値ＡＤ１は、イネーブル信号ＥＮが「Ｈ」なので、Ｌ’−Ｃ’＝１が加算され、加算値ＡＤ１が１となる（図２（ｄ）（１））。加算値ＡＤ１がＣ’＝２未満と判定されるので、加算値ＡＤ１はそのままの値で（図２（ｄ）（２））、カウンタＣＴ１は１クロックをカウントする（図２（ｅ））。次のＥＣ期間２ではイネーブル信号ＥＮが「Ｈ」なので、更にＬ’−Ｃ’＝１が加算され、加算値ＡＤ１が２となる（図２（ｄ）（１））。ここで加算値ＡＤ１はＣ’＝２以上と判定されるので、最終的な加算値ＡＤ１は２減じて０となる（図２（ｄ）（２））。またこの場合、２クロック分をカウントするので、カウンタＣＴ１の値は３となる（図２（３））。次に周期最後のＥＣ３ではイネーブル信号は「Ｌ」なので、加算動作は行われない。以上述べたようにクロックカウント値は補正回路がない場合に対してＬ’／Ｃ’＝３／２倍になっている。すなわち周波数がＬ’／Ｃ’＝３／２倍となっていることがわかる。クライアントクロック信号の補正回路３２も同様に周波数がＬ’／Ｃ’＝３／２倍となる。

したがって、Ｌ／Ｃ補正回路（３０，３２）は、分周クロック生成回路（３４，３６）動作の速度をラインデータの量Ｌに対するクライアントデータの量Ｃに応じて制御する回路と言うことができる。あるいは、Ｌ／Ｃ補正回路（３０，３２）は、分周クロック生成回路（３４，３６）に入力されるクロック信号を分周する際の分周数をラインデータの量Ｌに対するクライアントデータの量Ｃに応じて制御する回路とも言うことができる。

Ｌ／Ｃ補正回路３０は、イネーブル信号の周期のイネーブル期間中のＣ個のラインクロック毎に（Ｌ−Ｃ）個のクロック信号を増加させる。結果として、分周クロック生成回路３４は、イネーブル信号の周期毎にＬ個のクロックをカウントする。したがって、イネーブル信号の周期のイネーブル期間中のラインクロックの分周クロックを生成する点において、Ｌ／Ｃ補正回路３０および分周クロック生成回路３４は、ラインクロック信号をＬ／Ｃ倍するように補正する回路とも言うことができる。

以上のように、本発明のＬ／Ｃ補正回路により、クライアント信号の種別が異なる（クライアント信号の周波数が異なる）場合であっても、ＰＬＬのＬＰＦパラメータ、位相比較パラメータを共通化できる。更に、Ｌ／Ｃ補正回路のＬとＣを可変にできるＬ／Ｃ補正回路を使用することにより、１つのＰＬＬ構成で共通化でき、速度の異なる様々なクライアント信号が収容可能となる。

１０ デマッピング処理回路
１２ イネーブル信号生成回路
１４ 分周クロック生成回路
２０ クライアントクロック生成回路
２２ 分周クロック生成回路（クライアントクロック分周回路）
２４ 位相比較回路
２６ ローパスフィルタ（平滑回路）
３０ 補正回路（イネーブル信号）
３２ 補正回路（クライアントクロック信号）
３４ 分周クロック生成回路
３６ 分周クロック生成回路（クライアントクロック分周回路）
４０ クロック再生装置
５０ クロック再生装置

Claims (6)

1. データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロック信号を再生するクロック再生装置であって、
   クライアントクロック信号を生成するクライアントクロック生成手段と、
   前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックの分周クロックを生成する第１の手段と、
   ラインクロック信号と前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力としてイネーブル信号を生成するイネーブル信号生成手段と、
   前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号の分周クロックを生成する第２の手段と、
   前記第１の手段により生成された分周クロックと前記第２の手段により生成された分周クロックとの位相差に応じた位相差信号を出力する位相比較手段と、
   前記位相差信号を平滑化して前記クライアントクロック生成手段へ出力する平滑化手段と
   を備えたことを特徴とするクロック再生装置。
2. 前記第１の手段は、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックを得る第１の補正手段と、前記第１の補正手段の出力を固定分周する第１の固定分周手段とを有し、
   前記第２の手段は、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号を得る第２の補正手段と、前記第２の補正手段の出力を固定分周する第２の固定分周手段とを有し、
   前記第１の補正手段と前記第２の補正手段は同一であり、
   前記第１の固定分周手段と前記第２の固定分周手段は同一である
   ことを特徴とする請求項１に記載のクロック再生装置。
3. 前記第１の補正手段及び前記第２の補正手段は、
   前記クライアントクロック信号又は前記イネーブル信号の周期のイネーブル期間中の有効クロック毎に前記データ量Ｌと前記データ量Ｃとの差分値を加算する手段と、
   前記加算手段により得られた加算値が前記データ量Ｃ未満か前記データ量Ｃ以上かを判定する判定手段と、
   前記加算値が前記データ量Ｃ未満と判断された場合に、１クロック分をカウントして出力するカウント手段と、
   前記加算値が前記データ量Ｃ以上と判断された場合に、前記加算値から前記データ量Ｃを減算した値を新たな加算値とし、２クロック分をカウントして出力する減算カウント手段と
   を有することを特徴とする請求項２に記載のクロック再生装置。
4. クロック再生装置において、データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロック信号を再生するクロック再生方法であって、
   クライアントクロック生成手段により、クライアントクロック信号を生成することと、
   第１の分周クロック生成手段により、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックの分周クロックを生成することと、
   イネーブル信号生成手段により、ラインクロック信号と前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力としてイネーブル信号を生成することと、
   第２の分周クロック生成手段により、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号の分周クロックを生成すると、
   位相比較手段により、前記第１の分周クロック生成手段により生成された分周クロックと前記第２の分周クロック生成手段により生成された分周クロックとの位相差に応じた位相差信号を出力することと、
   平滑化手段により、前記位相差信号を平滑化して前記クライアントクロック生成手段へ出力することと
   を備えたことを特徴とするクロック再生方法。
5. 前記第１の分周クロック生成手段は第１の補正手段と第１の固定分周手段とを有し、
   前記第２の分周クロック生成手段は第２の補正手段と第２の固定分周手段とを有し、
   前記方法は、
   前記第１の補正手段により、前記クライアントクロック信号の周波数をＬ／Ｃ倍したクロックを得ることと、
   前記第１の固定分周手段により、前記第１の補正手段の出力を固定分周することと、
   前記第２の補正手段により、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号の周波数をＬ／Ｃ倍した信号を得ることと、
   前記第２の固定分周手段により、前記第２の補正手段の出力を固定分周することと
   を含むことを特徴とする請求項４に記載のクロック再生方法。
6. 前記第１の補正手段及び前記第２の補正手段の各々は、加算手段、判定手段、カウント手段及び減算カウント手段を備え、
   前記方法は、
   前記加算手段の各々により、前記クライアントクロック信号又は前記イネーブル信号の周期のイネーブル期間中の有効クロック毎に前記データ量Ｌと前記データ量Ｃとの差分値を加算することと、
   前記判定手段の各々により、対応する前記加算手段により得られた加算値が前記データ量Ｃ未満か前記データ量Ｃ以上かを判定することと、
   前記カウント手段の各々により、前記加算値が前記データ量Ｃ未満と判断された場合に、１クロック分をカウントして出力することと、
   前記減算カウント手段の各々により、前記加算値が前記データ量Ｃ以上と判断された場合に、前記加算値から前記データ量Ｃを減算した値を新たな加算値とし、２クロック分をカウントして出力することと
   を含むことを特徴とする請求項５に記載のクロック再生方法。

Images