JP5342690B1 - クロック再生装置及び方法 - Google Patents

Abstract

【課題】デマッピングＦＩＦＯリセットを行わずに、デマッピングＦＩＦＯの際でクライアントデータの書き込み又は読み出し動作が起こらないようにする。
【解決手段】クロック生成装置において、クライアントクロックを固定分周した分周信号との位相差を比較する位相比較器（２４）に対して、クライアントデータを蓄積するＦＩＦＯの使用量に応じてイネーブル信号の周期のイネーブル期間中のラインクロック信号を増減したクロックを分周した分周信号が入力されるようにして、クライアントクロック生成回路（２０）が、ＦＩＦＯの使用量が多いときには周波数の高いクライアントクロックを出力し、ＦＩＦＯの使用量が少ないときには周波数の低いクライアントクロックを出力するようにした。
【選択図】図１

Description

本発明は、クロック再生装置及び方法に関し、より詳細には、光伝送システムにおいて、複数階層のフレームで多段にフレーム化された高速伝送信号（例えば、ＯＴＵ４、１１２Ｇｂｐｓ）の処理において、高速伝送信号の複数のクライアントデータに対応するデータを取り出すデマッピング処理に必要なクロック再生装置及び方法に関する。

従来、ＳＯＮＥＴ、ＳＤＨやＥｔｈｅｒｎｅｔ（登録商標）などのビットレートが数１０Ｇｂｐｓクラスの複数のクライアント信号を複数階層のフレームで多段にフレーム化された形式で伝送する光伝送システムの開発が盛んに行われている。

複数階層のフレームで多段にフレーム化された形式で伝送されてきたラインデータからクライアントデータを取り出すデマッピング処理を行う場合、ラインデータからクロック信号を再生し、この再生クロック信号によりラインデータ中のクライアントデータを取り出すことが行われている。デマッピングの際にラインデータから再生クロック信号を再生する場合、ラインデータに対するクライアントデータの割合のイネーブル期間と、ディスエーブル期間を交互に生成してなるイネーブル信号を生成する必要がある（例えば、特許文献２参照）。イネーブル信号の生成回路については、例えば特許文献３に記載されている。クロック再生信号は、イネーブル信号を、フェーズロックループ処理の位相比較対象として用いることによりクロックを発振し、この発振されたクロック信号をイネーブル信号との位相比較対象として用いるフェーズロックループ回路によって得られる（例えば、特許文献２及び３参照）。

特開２００１−１７７４９１号公報（第０００８段落、第１０、１５図） 特許第４９２７０３３号公報（第０００４、０００５段落） 特許第４７８９９７６号公報

従来、光伝送システムの受信側の分離装置は、複数階層のフレームで多段にフレーム化された形式で伝送されたクライアント信号（クライアントデータ）のクロックを再生するために、前述したイネーブル生成回路とフェーズロックループ（ＰＬＬ：phase locked loop）を備える。

図２に、従来技術で構成した高速伝送信号（ＯＴＵ３，４３Ｇｂｐｓ）用のＰＬＬを有するクロック再生装置５０の構成を示す。図２のＰＬＬは、クライアントクロック信号を生成するクライアントクロック生成回路２０と、生成されたクライアントクロック信号を固定数に分周して分周クロックを生成する分周クロック生成回路２２と、イネーブル信号の周期のイネーブル期間中のラインクロック信号を固定の分周数に分周して分周クロックを生成する分周クロック生成回路１４と、分周されたイネーブル信号期間中のラインクロック信号と分周されたクライアントクロックの位相差を検出して位相差に応じた位相差信号を出力する位相比較回路２４と、位相差信号を平滑化して前記クライアントクロック生成回路２０へ出力する平滑回路（ＬＰＦ）２６とを備える。

図２には、デマッピング処理回路１０とイネーブル信号生成回路１２も示されている。デマッピング処理回路１０は、クライアントデータを複数階層フレームで多段にフレーム化された形式で伝送するライン信号（ラインデータ）を前述したクライアントクロック信号によりデマッピング処理して、クライアントデータを取り出す（出力する）回路である。デマッピング処理回路１０は、クライアントデータの量（例えば、ビット数で換算）Ｃとクライアントデータがフレーム化されたラインデータの量（例えば、ビット数で換算）Ｌとをイネーブル信号生成回路１２へ供給する。このイネーブル信号が前述したＰＬＬ回路の位相比較対象として入力される。

デマッピング処理回路１０は、ラインデータから取り出されたクライアントデータを一時的に蓄積するデマッピングＦＩＦＯ１５、ライトアドレスカウンタ１６及びリードアドレス１７を備える。

ライトアドレスカウンタ１６は、ラインクロックに基づいてライトアドレスを生成する。ラインデータから取り出されたクライアントデータは、デマッピングＦＩＦＯ１５のライトアドレスで指示された位置に一時的に蓄積される。

リードアドレスカウンタ１７は、クライアントクロック生成回路２０により生成されたクライアントクロック信号に基づいてリードアドレスを生成する。デマッピングＦＩＦＯ１５のリードアドレスで指定された位置に蓄積されたクライアントデータが読み出される。

イネーブル信号生成回路１２は、ラインクロックの入力に応答して信号列を出力する回路であり、出力される信号列のうちのＣ／Ｌ分の信号は、例えば、“＋１”の値を有する信号（イネーブル信号）であり、その他は“０”の値を有する信号である。イネーブル信号生成回路１２は、デマッピング処理回路１０から供給されたクライアントデータの量Ｃとクライアントデータがフレーム化されたラインデータの量Ｌとに基づいて、ラインクロックのうちのＣ／Ｌをイネーブル信号（有効クロック）として出力する。

クライアントクロック生成回路２０は、例えば、電圧制御水晶発振器（Voltage Controlled Crystal Oscillator、ＶＣＸＯ）であり、クライアントクロック信号を生成する回路である。

分周クロック生成回路２２は、例えば、３８６をカウントするレジスタを備え、クライアントクロック信号に応答してカウンタを１つ進めるとともに固定分周数でクライアントクロック信号を分周した分周クロックを出力する回路である。図２のクロック再生装置５０の場合、ＬＳＩ内部のラインクロック（ＯＴＵ３）の周波数は約１６８ＭＨｚ、クライアントクロック（ＳＴＭ−６４）の周波数は約１５５ＭＨｚ、分周クロック周波数は約４０２ｋＨｚである。分周クロック生成回路２２は、クライアントクロック信号の３８６クロック分毎に１つの分周クロックを出力するという点で、クライアントクロック信号を固定の分周数に分周する（固定分周する）回路である。

分周クロック生成回路１４は、イネーブル信号生成回路１２により生成されたイネーブル信号の周期のイネーブル期間のラインクロックを固定分周する回路である。

位相比較回路２４は、分周されたクライアントクロック信号と分周されたラインクロック信号の位相差を検出して位相差に応じた位相差信号を出力する回路である。

平滑回路２６は、位相差信号を平滑化して前記クライアントクロック生成回路２０へ出力する。クライアントクロック生成回路２０により生成されるクライアントクロック信号は、平滑回路２６からの信号に基づいて調整され安定化される。

したがって、複数階層のフレームで多段にフレーム化された形式で伝送されたラインデータからクライアントデータを取り出すデマッピング処理において、クライアントデータ量に応じたクライアントクロック信号を再生すればＦＩＦＯ変動は生じない。すなわち、デマッピングＦＩＦＯに対するクライアントデータの書き込み及び読み出し動作は安定する。

しかしながら、クライアントデータの書き込み又は読み出し動作がデマッピングＦＩＦＯの際で起こっている場合、すなわち、ライトアドレス動作とリードアドレス動作が接近した状態でクライアントデータの書き込み及び読み出し動作が起こっている場合には、定常位相誤動作などの周期的な変動（例えば温度変動、ＶＣＸＯの発振周波数変動等）でＦＩＦＯスリップが発生し、クライアントデータの書き込み又は読み出し動作が正常に動作しないといった問題があった。

ここでＦＩＦＯスリップとは、以下に述べるＦＩＦＯオーバーフロー、アンダーフローにより読み出しデータが欠落することをいう。ＦＩＦＯの際には（ライトアドレス動作とリードアドレス動作が近い状態）、ライトアドレスの進みが早いかリードアドレスの進みが遅くてＦＩＦＯに書き込めなくなるオーバーフローと、ライトアドレスの進みが遅いかリードアドレスの進みが早くてＦＩＦＯから読み出せなくなるアンダーフローがある。

このような問題を解決するための従来の方法として、再生したクライアントクロックが安定した後（例えば数十ミリ秒後）に、デマッピングＦＩＦＯリセットを行い、デマッピングＦＩＦＯに蓄積されるクライアントデータ量が、デマッピングＦＩＦＯ量の半分になるように制御すること（ＦＩＦＯセンタリング）が考えられる。しかし、このような解決方法には、リセット条件が複雑化する問題がある。また、デマッピングＦＩＦＯリセットは、回線の瞬断を伴い、通信品質の低下を招くという問題がある。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、デマッピングＦＩＦＯリセットを行わずに、デマッピングＦＩＦＯの際でクライアントデータの書き込み又は読み出し動作が起こらないようにすることにある。

本発明は、このような目的を達成するために、請求項１に記載の発明は、データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロックを生成するクロック再生装置であって、前記クライアントデータを一時的に格納する格納手段（１５）と、前記格納手段の格納領域における前記クライアントデータのライトアドレス及びリードアドレスを生成するアドレス生成手段（１６，１７）と、クライアントクロックを生成するクライアントクロック生成手段（２０）と、前記クライアントクロックを固定分周数で分周した第１の分周クロックを出力する第１の分周クロック生成手段（２２）と、ラインクロック信号、前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力として、ラインクロックのＣ／Ｌに相当するイネーブル信号を生成するイネーブル信号生成手段（１２）と、前記ライトアドレス及び前記リードアドレスに基づいて前記格納領域の使用量を決定し、当該使用量に応じた値に相当するクロック分を前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に増減して出力する偏り補正手段（３０）と、前記偏り補正手段から出力された信号を分周した第２の分周クロックを出力する第２の分周クロック生成手段（３４）と、前記第１の分周クロックと前記第２の分周クロックとの位相差に応じた位相差信号を出力する位相比較手段（２４）と、前記位相差信号を平滑化して前記クライアントクロック生成手段（２０）へ出力する平滑化手段（２６）とを備えたことを特徴とする。

請求項２に記載の発明は、請求項１に記載のクロック再生装置であって、前記偏り補正手段（３０）は、前記格納領域の使用量が多いとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に前記クロック分を増加し、前記格納領域の使用量が少ないとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数から前記クロック分を減少することを特徴とする。

請求項３に記載の発明は、データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロックを再生する方法であって、前記クライアントデータを一時的に格納手段（１５）により格納することと、アドレス生成手段（１６，１７）により前記格納手段の格納領域における前記クライアントデータのライトアドレス及びリードアドレスを生成することと、クライアントクロック生成手段（２０）により生成されたクライアントクロックを、第１の分周クロック生成手段（２２）により固定分周数で分周して第１の分周クロックを生成することと、イネーブル信号生成手段（１２）により、ラインクロック信号、前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力として、生成されたラインクロックのＣ／Ｌに相当するイネーブル信号を生成することと、偏り補正手段（３０）により前記ライトアドレス及び前記リードアドレスに基づいて前記格納領域の使用量を決定し、当該格納領域の使用量に応じた値に相当するクロック分を前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に増減して出力することと、第２の分周クロック生成手段（３４）により前記偏り補正手段から出力された信号を分周した第２の分周クロックを生成することと、位相比較手段（２４）により前記第１の分周クロックと前記第２の分周クロックとの位相差に応じた位相差信号を出力することと、平滑化手段（２６）により前記位相差信号を平滑化して前記クライアントクロック生成手段（２０）へ出力することとを備えることを特徴とする。

請求項４に記載の発明は、請求項３に記載の方法であって、前記クロック分を前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に増減することは、前記格納領域の使用量が多いとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に前記クロック分を増加し、前記格納手段の使用量が少ないとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数から前記クロック分を減少することを含むことを特徴とする。

以上説明したように、本発明によれば、デマッピングＦＩＦＯリセットを行わずに、デマッピングＦＩＦＯの際でクライアントデータの書き込み又は読み出し動作が起こらないようにすることが可能となる。

本発明の一実施形態にかかるクロック再生装置の構成を説明するための図である。 クロック再生装置の構成を説明するための図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。同一の符号は同一の要素を示す。したがって重複する説明は省略する。

図１は、本発明の一実施形態にかかるクロック再生装置の構成を説明するための図である。図１のクロック再生装置は、クライアントクロック信号を生成するクライアントクロック生成回路２０と、生成されたクライアントクロックの分周クロックを生成する分周クロック生成回路２２と、イネーブル信号を生成するイネーブル信号生成回路１２と、イネーブル信号の周期のイネーブル期間中のラインクロック信号の分周クロックを生成する分周クロック生成回路３４と、２つの分周クロックの位相差を検出して位相差に応じた位相差信号を出力する位相比較回路２４と、位相差信号を平滑化して前記クライアントクロック生成回路２０へ出力する平滑回路（ＬＰＦ）２６とを備える。図１のクロック再生装置は、イネーブル信号生成回路１２と分周クロック生成回路３４の間にＦＩＦＯ偏り補正回路３０を備える。

ＦＩＦＯ偏り補正回路３０は、イネーブル信号の周期毎に、デマッピング処理回路１０のライトアドレスカウンタ１６により生成されたライトアドレス及びリードアドレスカウンタ１７により生成されたリードアドレスに基づいて決定したデマッピングＦＩＦＯ１５の使用量（蓄積されているクライアントデータ量）に応じた値に相当するクロック分を増減して分周クロック生成回路３４へ出力する。限定ではない例として、デマッピングＦＩＦＯ１５の使用量は、ＦＩＦＯ偏り補正回路３０においてライトアドレスとリードアドレスの差分量に基づいて決定することができる。ＦＩＦＯ偏り補正回路３０は、デマッピングＦＩＦＯ１５の使用量が全体の０〜２０％のときに値“−２”に相当するクロック分を前記ラインクロック信号から減じて分周クロック生成回路３４に出力し、使用量が２１〜４０％のときに値“−１”に相当するクロック分を前記ラインクロック信号から減じて分周クロック生成回路３４に出力し，使用量が４１〜６０％のときに値“０”に相当するクロック分を前記ラインクロック信号に加えて分周クロック生成回路３４に出力し，使用量が６１〜８０％のときに値“＋１”に相当するクロック分を前記ラインクロック信号に追加して分周クロック生成回路３４に出力し，使用量が８１〜１００％のときに値“＋２”に相当するクロック分を前記ラインクロック信号に追加して分周クロック生成回路３４に出力する。

分周クロック生成回路３４は、イネーブル信号が入力される毎に、ＦＩＦＯ偏り補正回路３０から入力された値“＋２”，“＋１”，“０”，“−１”または“−２”に相当するクロック分をカウントして、イネーブル信号の周期のイネーブル期間中のラインクロック信号を分周した分周クロックを位相比較器２４へ出力する。例えば、図１に示す例では、分周クロック生成回路３４は、３８６をカウントするレジスタを備え、ＦＩＦＯ偏り補正回路３０から入力された値に応じてカウンタを進め、３８６クロック分をカウント後に１つの分周クロックを出力する。分周クロック生成回路３４には、イネーブル期間中のラインクロック信号からＦＩＦＯ偏り補正回路３０の補正値（“＋２”，“＋１”，“０”，“−１”、“−２”）に相当するクロック分が増減されて入力される。ここで、例えば、“＋２”は２クロック分、“＋１”は１クロック分をそれぞれイネーブル期間中のラインクロック信号に増加し、“−１”は１クロック分、“−２”は２クロック分をそれぞれイネーブル期間中のラインクロック信号から減ずるようにする。また、“０”はイネーブル期間のラインクロック信号の増減がない場合である。

このように、ＦＩＦＯ偏り補正回路３０は、デマッピングＦＩＦＯ１５の使用量が多い場合には、実効的にクライアントクロック周波数が増える方向に補正し、デマッピングＦＩＦＯ１５の使用量が少ない場合には、実効的にクライアントクロック周波数が減る方向に補正する。

ここで、ＦＩＦＯ偏り補正回路３０によるＦＩＦＯ偏り補正は、例えば、１千万クロックに１回の割合でイネーブル信号を増減することで実現できるような微調整補正である。

以上の構成により、デマッピングＦＩＦＯ１５の使用量が多い場合は再生クライアント周波数（クライアントデータの読み出し周波数）を微増させ、逆にデマッピングＦＩＦＯ１５の使用量が少ない場合は再生クライアント周波数を微減させることで、デマッピングＦＩＦＯの際でクライアントデータの書き込み、読み出し動作が起こらないようにすることができ、ＦＩＦＯリセットも不要とすることができる。そのためＦＩＦＯリセットによる瞬断がなくなり、常に事故復旧可能となり、運用時の安定性が向上する。

１０ デマッピング処理回路
１２ イネーブル信号生成回路
１４ 分周クロック生成回路
１５ デマッピングＦＩＦＯ（メモリ）
１６ ライトアドレスカウンタ
１７ リードアドレスカウンタ
２０ クライアントクロック生成回路
２２ 分周クロック生成回路（クライアントクロック分周回路）
２４ 位相比較回路
２６ ローパスフィルタ（平滑回路）
３０ ＦＩＦＯ偏り補正回路
４０ クロック再生回路
５０ クロック再生回路

Claims (4)

1. データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロックを生成するクロック再生装置であって、
   前記クライアントデータを一時的に格納する格納手段と、
   前記格納手段の格納領域における前記クライアントデータのライトアドレス及びリードアドレスを生成するアドレス生成手段と、
   クライアントクロックを生成するクライアントクロック生成手段と、
   前記クライアントクロックを固定分周数で分周した第１の分周クロックを出力する第１の分周クロック生成手段と、
   ラインクロック信号、前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力として、ラインクロックのＣ／Ｌに相当するイネーブル信号を生成するイネーブル信号生成手段と、
   前記ライトアドレス及び前記リードアドレスに基づいて前記格納領域の使用量を決定し、当該使用量に応じた値に相当するクロック分を前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に増減して出力する偏り補正手段と、
   前記偏り補正手段から出力された信号を分周した第２の分周クロックを出力する第２の分周クロック生成手段と、
   前記第１の分周クロックと前記第２の分周クロックとの位相差に応じた位相差信号を出力する位相比較手段と、
   前記位相差信号を平滑化して前記クライアントクロック生成手段へ出力する平滑化手段と
   を備えたことを特徴とするクロック再生装置。
2. 前記偏り補正手段は、前記格納領域の使用量が多いとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に前記クロック分を増加し、前記格納領域の使用量が少ないとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数から前記クロック分を減少することを特徴とする請求項１に記載のクロック再生装置。
3. データ量Ｌのラインデータ中に複数階層フレームで多段にフレーム化された形式で伝送されたデータ量Ｃのクライアントデータのクロックを再生する方法であって、
   前記クライアントデータを一時的に格納手段により格納することと、
   アドレス生成手段により前記格納手段の格納領域における前記クライアントデータのライトアドレス及びリードアドレスを生成することと、
   クライアントクロック生成手段により生成されたクライアントクロックを、第１の分周クロック生成手段により固定分周数で分周して第１の分周クロックを生成することと、
   イネーブル信号生成手段により、ラインクロック信号、前記ラインデータの前記データ量Ｌ及び前記クライアントデータの前記データ量Ｃを入力として、生成されたラインクロックのＣ／Ｌに相当するイネーブル信号を生成することと、
   偏り補正手段により前記ライトアドレス及び前記リードアドレスに基づいて前記格納領域の使用量を決定し、当該格納領域の使用量に応じた値に相当するクロック分を前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に増減して出力することと、
   第２の分周クロック生成手段により前記偏り補正手段から出力された信号を分周した第２の分周クロックを生成することと、
   位相比較手段により前記第１の分周クロックと前記第２の分周クロックとの位相差に応じた位相差信号を出力することと、
   平滑化手段により前記位相差信号を平滑化して前記クライアントクロック生成手段へ出力することと
   を備えることを特徴とする方法。
4. 前記クロック分を前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に増減することは、前記格納領域の使用量が多いとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数に前記クロック分を増加し、前記格納領域の使用量が少ないとき程、前記イネーブル信号の周期のイネーブル期間中のラインクロック信号のクロック数から前記クロック分を減少することを含むことを特徴とする請求項３に記載の方法。

Images