JP2009231804A - 受発光一体型素子アレイおよびセンサ装置 - Google Patents

受発光一体型素子アレイおよびセンサ装置 Download PDF

Info

Publication number
JP2009231804A
JP2009231804A JP2008327321A JP2008327321A JP2009231804A JP 2009231804 A JP2009231804 A JP 2009231804A JP 2008327321 A JP2008327321 A JP 2008327321A JP 2008327321 A JP2008327321 A JP 2008327321A JP 2009231804 A JP2009231804 A JP 2009231804A
Authority
JP
Japan
Prior art keywords
light
light receiving
light emitting
substrate
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008327321A
Other languages
English (en)
Other versions
JP5404026B2 (ja
Inventor
Katsunobu Kitada
勝信 北田
Yuji Masuda
雄治 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008327321A priority Critical patent/JP5404026B2/ja
Publication of JP2009231804A publication Critical patent/JP2009231804A/ja
Application granted granted Critical
Publication of JP5404026B2 publication Critical patent/JP5404026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Led Devices (AREA)

Abstract

【課題】 比較的小型であるとともに、光検出精度が比較的高い受発光一体型素子アレイおよびセンサ装置を提供する。
【解決手段】 本発明に係る受発光一体型素子アレイ10は、受光素子3と発光素子2とが基板1の一方の主面に設けられ、基板1の一方の主面には、受光素子3と発光素子2との間に、受光素子3の配置領域と発光素子2の配置領域とを分ける溝9が設けられていることを特徴とする。
【選択図】 図1

Description

本発明は、発光素子と受光素子とが同一基板上に一体形成された受発光一体型素子、およびこの受発光一体型素子を備えたセンサ装置に関する。
発光素子から測定対象へ光を照射し、その測定対象からの反射光を受光素子で検出して、測定対象の光学的特性を測定するようなセンサ装置は、広い分野で利用されている。たとえば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、IrDA(Infrared Data Association)通信デバイス、光ファイバ通信用装置、さらには原稿サイズセンサなど多岐にわたるアプリケーションで用いられている。
このようなセンサ装置において、たとえば発光素子から測定対象に照射した光の正反射光を受光素子で受光する場合など、受光素子によってより正確な正反射光を受光するためには、発光素子と受光素子とがより近い位置に配置されていることが好ましい。
たとえば、下記特許文献1には、シリコンからなる半導体基板の一方の表面に不純物をドーピングし、受光機能を担う浅いpn接合領域と、発光機能を担う深いpn接合領域とを隣接して形成した受発光素子アレイが記載されている。
特開平8−46236号
しかし、たとえばシリコン基板には、絶縁性を有するものはなく、あっても抵抗率が3000〜6000Ωcm程度の高抵抗なものとなる。このような1枚のシリコン基板上に受光素子と発光素子とを一体的に形成した場合、発光素子を駆動させると漏れ電流(いわゆる暗電流)が発生し、シリコン基板を介して受光素子に流れ込む場合がある。この暗電流は、受光素子からの出力電流(受光強度に応じて出力される電流)にノイズとして混入する。そのため、従来の受発光素子アレイでは、このような暗電流の発生により、受光素子による反射光の検知精度が低下してしまうという課題があった。受光素子と発光素子とを近づけて配置するほど、この暗電流は大きくなる。すなわち、受光素子によってより正確な正反射光を受光するためには、発光部分と受光部分とがより近いことが望まれるが、反面、暗電流が比較的大きくなる。このため、従来の受発光素子アレイでは、測定精度を比較的高くすることができないといった課題があった。本発明は、かかる課題を解決することを目的とする。
本発明に係る受発光一体型素子アレイは、受光素子と発光素子とが基板の一方の主面に設けられ、前記基板の一方の主面には、前記受光素子と前記発光素子との間に、前記受光素子の配置領域と前記発光素子の配置領域とを分ける溝が設けられていることを特徴とする。
なお、上記受発光一体型素子アレイにおいて、前記受光素子は前記基板の一方の主面に列状に複数設けられ、前記発光素子は前記受光素子の配列方向に沿って複数配されており、前記溝は、前記複数の受光素子と前記複数の発光素子との間に、前記受光素子および前記発光素子の配列方向に沿って連続して設けられていることが好ましい。
或いは、上記受発光一体型素子アレイにおいて、前記受光素子は、前記発光素子の周囲を取り囲むように複数設けられていることが好ましい。また、この構成において、前記複数の受光素子は、前記基板の一方の主面上で前記発光素子に対して対称的に配置されていることが好ましい。
また、前記溝は、前記基板の一方の主面の一端部から、前記一端部と反対の端部まで連続して設けられていることが好ましい。
また、前記溝の深さは、前記発光素子からの発光の、前記基板の一方の主面からの到達深さ以上であることが好ましい。
また、前記基板はシリコン基板であり、前記基板の一方の主面からの前記溝の深さが100μm以上であることが好ましい。
また、前記受発光一体型素子アレイは、受光素子と発光素子とを備えた受発光素子構造体が複数配列された半導体ウエハが、ブレードを用いたダイシングによって切り分けられて形成されたものであり、前記溝は、前記ダイシングの際、前記ブレードによって前記半導体ウエハの表面が切削されることで形成されていることが好ましい。
また、前記受光素子は、前記基板の一方の主面に不純物がドーピングされて形成されたフォトダイオードであり、前記発光素子は、前記基板の一方の主面に半導体層が積層されて形成された発光ダイオードであることが好ましい。
また、本発明に係るセンサ装置は、上記受発光一体型素子アレイを用いたセンサ装置であって、前記発光素子から測定対象体に向けて光を照射し、前記測定対象体からの反射光に応じて出力される前記受光素子からの出力電流に応じて前記測定対象体の位置または傾きを検出することを特徴とする。
なお、本発明における受発光一体型素子アレイとは、基板の一方の主面上に少なくとも1つの発光素子及び少なくとも1つの受光素子を設けたものをいう。
本発明によれば、比較的小型であるとともに、光検出精度が比較的高い受発光一体型素子アレイおよびセンサ装置を提供することができる。
以下、本発明に係る受発光一体型素子アレイおよびセンサ装置の第1の実施形態について図面を用いて説明する。図1は、本実施形態に係る受発光一体型素子アレイの平面図である。図2は、図1の受発光一体型素子アレイのII−II線断面図である。
本実施形態の受発光一体型素子アレイ(以下では単に「アレイ」と略称する)10は、基板1の表面に、発光ダイオード(発光素子)2(2A,2B,2C,2D,2E,2F)、フォトダイオード(受光素子)3(3A,3B,3C,3D,3E,3F)、発光素子個別電極4、受光素子個別電極5、発光素子共通電極6、受光素子共通電極7が一体的に形成され、発光ダイオード2とフォトダイオード3との間に遮断領域9が設けられている。
発光ダイオード2は、複数個が列状に配置されており、フォトダイオード3も、この発光ダイオード2の配列方向に略平行に、複数個が列状に配置されている。発光素子個別電極4は、複数の発光ダイオード2のそれぞれに電気的に接続され、発光ダイオード2に給電する。受光素子個別電極5は、複数のフォトダイオード3のそれぞれに電気的に接続され、フォトダイオード3で光電変換されて発生する電流が流れる。さらに、発光素子共通電極6、受光素子共通電極7が基板1の発光ダイオード2とフォトダイオード3の形成領域に隣接して設けられる。基板1の素子、個別電極、共通電極が形成された領域以外の領域には、絶縁膜8が設けられる。
図2に示すように、発光素子個別電極4と受光素子個別電極5とは、発光ダイオード2とフォトダイオード3とのそれぞれに接続されている。なお、発光素子個別電極4及び受光素子個別電極5は、基板1との間に介在する絶縁膜8によって、基板1との絶縁性が確保されている。
遮断領域9は、発光ダイオード2とフォトダイオード3との間にあって、基板1の表層部分に形成され、発光ダイオード2からの漏れ電流がフォトダイオード3へ流れることを防止する機能を有する。
発光ダイオード2からの漏れ電流は、基板1の発光ダイオード2が形成される側の表層部分を主に流れる。そのため、遮断領域9は、これを遮断するように、基板1の発光ダイオード2の形成面から所定の深さまで形成される。また、発光ダイオード2からの漏れ電流を遮断するために、遮断領域9は、発光ダイオード2およびフォトダイオード3の配列方向に平行な方向に、一定の幅で延びるように設けられる。
遮断領域9の長さは、発光ダイオード2およびフォトダイオード3の配列長さ、すなわち配列方向両端に配置される素子の外側端面間の距離と同じか、それよりも長く形成されることが好ましい。暗電流を確実に防止するためには、遮断領域9は、たとえば発光ダイオード2およびフォトダイオード3の配列長さよりも両側に素子一個分程度以上延長した長さとすることが好ましい。さらには、この遮断領域9は、基板1の素子配列方向一端部から他端部まで連続していることが好ましい。こうすることで、発光ダイオード2およびフォトダイオード3が配置されている側の基板表面が確実に分断され、たとえば発光ダイオード2の光照射によって生じた暗電流が、フォトダイオード3の側に流れることが効果的に防止される。また、後述するダイシング工程において、同一半導体ウエハに形成された隣合う素子にまたがって、一括して溝を形成することで、遮断領域を形成することができ、受発光一体型素子アレイの製作コストを比較的少なくすることができる。
なお、本発明において、発光ダイオード2からの漏れ電流の遮断とは、フォトダイオード3に流入する暗電流を50nA以下とすることである。暗電流が50nA以下であればSN比を十分に確保することができるので、漏れ電流の影響はほとんど無視できる程度となる。よって、本発明では、フォトダイオード3に流入する暗電流を50nA以下とすれば、発光ダイオード2からの漏れ電流が遮断されたものとし、遮断領域9の深さや幅等が適宜設定される。
遮断領域9の好適な深さは、基板1の材質や抵抗率などによって変わるが、たとえば、抵抗率が3000〜6000Ωcm程度のシリコン基板であれば、深さを100μm以上とすることで十分に漏れ電流を遮断することができる。遮断領域9の幅は特に限定されず、発光ダイオード2とフォトダイオード3との間隔に応じて設定すればよい。また、たとえば、抵抗率が3000〜6000Ωcm程度のシリコン基板であれば、遮断領域9の深さを100μm以上とすると、遮断領域9の幅に拘わらず暗電流を防止することができる。これは、本願発明者が確認実験を行うことで初めて得られた知見である。
なお、基板1の表面に光が照射されると光が進入した部分についてはキャリアが発生して暗電流が発生する。したがって、光照射により発生する暗電流の影響を防ぐためには、キャリアが発生する深さにまで、遮断領域9を設けておくことが好ましい。すなわち、基板1に光が進入する深さにまで遮断領域9を設けておく。この光の進入深さは、基板1の材質によって異なるが、たとえばシリコン基板では、発光ダイオード2からたとえば波長850nmの光を照射した場合、20μm程度の深さまで光が進入して、基板表面からこの深さまでの領域において暗電流が発生する。これらを考慮すると、少なくとも遮断領域9は、その深さを20μm以上とすることが好ましい。
図3は、アレイ10を備えて構成されるセンサ装置の一例を示す概略構成図である。図3には、反射用紙18に形成された画像パターン18a(測定対象体)に、複数の発光ダイオード2(2A、2B、2C…)から光を照射するとともに、複数のフォトダイオード3(3A、3B、3C、…)によって反射光を受光し、反射用紙18における画像パターン18aの位置を検出する装置の一例を示している。反射用紙18は、位置可動冶具17の下面に設けられ、その表面に画像パターン18aが形成されている。発光ダイオード2(2A、2B,2C…)からの放射光19aは、反射用紙18で反射されて、フォトダイオード3(3A,3B,3C…)への反射光19bとして反射する。本実施形態では、反射用紙18に照射された放射光19aの反射光のうち、画像パターン18aで反射された反射光の成分をフォトダイオード3で受光したとき、フォトダイオード3(3A、3B、3C、…)から比較的強い電流(検出データ)が出力されるよう、発光ダイオード2からの放射光の波長や、画像パターン18aの色、フォトダイオード3の特性などが調整されている。
位置可動冶具17は、アレイ10からの離間距離をたとえば1mmに維持した状態で、図1に示す矢印Xの方向、すなわち各素子の配列方向に沿って移動する。反射用紙18も、位置可動治具17の移動にともない、図1に示す矢印Xの方向に移動する。このとき、発光ダイオード2(2A、2B、2C…)へは、発光素子個別電極4と発光素子共通電極6との間に定電流(たとえば20mA程度)を印加して発光させる。
フォトダイオード3(3A、3B、3C、…)は、図示しない測定装置と接続されており、反射光19bを受光することで生じた光電流を、図示しない測定装置へと出力する。図4は、フォトダイオード3(3A、3B、3C、…)から出力される電流値の一例を示す図である。図4において、横軸は、反射用紙18(画像パターン18a)の位置を示し、縦軸は、フォトダイオード3A,3B,3Cから出力される光電流値を示す。
フォトダイオード3Aから出力される光電流値をグラフ中のラインA、フォトダイオード3Bから出力される光電流値をラインB、フォトダイオード3Cから出力される光電流値をラインCとしてあらわしている。
たとえば、図4に示すポイントdに対応する位置では、フォトダイオード3Aの光電流値が最も高く、反射用紙18における画像パターン18aの位置がフォトダイオード3Aの中心に対応する位置にあることがわかる。また同様に、各フォトダイオード3B,3Cでも、それぞれグラフのラインB,ラインCのピーク位置で、画像パターン18aがフォトダイオード3B,3Cの中心に対応する位置を通過していることがわかる。
また、図4におけるポイントeは、発光ダイオード2Aとフォトダイオード3Aとの組み合わせで得られたラインAと、発光ダイオード2Bとフォトダイオード2Bとの組み合わせで得られるラインBとの交点である。このポイントeでは、画像パターン18aがフォトダイオード3Aと3Bの中間に対応する位置にあることを意味している。アレイ10を用いると、発光ダイオード2やフォトダイオード3の配列間隔以上の解像度で、反射用紙18における画像パターン18aの位置を同定することも可能である。
かかる構成のセンサ装置においては、たとえば発光ダイオード2から測定対象に照射した光の正反射光をフォトダイオード3で受光する場合、フォトダイオード3によってより正確な正反射光を受光するためには、発光ダイオード2の列とフォトダイオード3の列とがより近い位置に配置されていることが好ましい。本実施形態のアレイ10では、遮断領域9によって、発光ダイオード2からフォトダイオード3に流れる暗電流が、効果的に抑制されており、発光ダイオード2の列とフォトダイオード3の列とを比較的近接して配置しても、フォトダイオード3からの検出値に生じるノイズは比較的小さくなっている。このため、アレイ10を比較的コンパクトに構成するとともに、画像パターン18aからの正反射光を比較的高精度に受光することができ、画像パターン18aの位置を比較的高い精度で同定することができる。
発光ダイオード2とフォトダイオード3との間隔が変化すると、発光ダイオード2からの漏れ電流による影響も変化する。本発明では、特にこの間隔を狭くすることを目的としており、たとえば、間隔を50〜500μmとすることが好ましい。このような間隔においても、上記のようにフォトダイオード3の暗電流を50nA以下とする。
次に、各部材について詳述する。基板1は、半導体基板であり、たとえばシリコン(Si)、ガリウム砒素(GaAs)、ガリウム燐(GaP)、窒化ガリウム(GaN)、サファイア(Al)などの単結晶基板が用いられる。また、基板1は、一導電型の不純物又は逆導電型の不純物がドープされることで、一導電型半導体又は逆導電型半導体となっている。一導電型の不純物としては、例えば、SiやSe等が挙げられ、その濃度を1×1016〜1×1020atoms/ccにする。逆導電型の不純物としては、例えば、Zn、Mg、C、B等が挙げられ、その濃度を1×1016〜1×1020atoms/ccにする。
発光ダイオード2は、一導電型半導体層2aと逆導電型導体層2bとで構成されている。一導電型半導体層2aは、GaAs、アルミニウムガリウムヒ素(AlGaAs)、ガリウムインジウム燐(GaInP)、アルミニウムガリウムインジウム燐(AlGaInP)、GaN等の単結晶からなる層を1μm〜4μm程度の厚みで基板1上に形成される。同様に、逆導電型半導体層2bもGaAs、AlGaAs、GaInP、AlGaInP、GaN等の単結晶からなる層を1μm〜4μm程度の厚みで一導電型半導体層2a上に形成される。
一導電型半導体層2aは、GaAs、AlGaAs、GaInP、AlGaInP、GaN等の単結晶に、ドーパントとしてSiやSeなどの元素をイオン注入等により、1×1016〜1×1020atoms/cc程度含有させる。逆導電型半導体層2bは、GaAs、AlGaAs、GaInP、AlGaInP、GaN等の単結晶に、ドーパントとしてZn、Mg、C等の元素をイオン注入等によって、1×1016〜1×1020atoms/cc程度含有させる。一導電型半導体層2aと基板1との格子定数の不整合に基づくミスマッチ転移が発生する場合は、その防止のための中間層を含んでもよい。
なお、上記半導体接合は主にホモ接合の場合について説明したが、ダブルヘテロ型構造や量子井戸型構造の半導体接合であっても適用可能である。
また、フォトダイオード3は、発光ダイオード2と同一基板上に形成されている。たとえば、フォトダイオード3は、Si、GaAs、GaP、GaN、Alなどの単結晶に、ドーパントを0.5μm〜3μm程度の厚さで拡散させて形成される。
基板1が一導電型半導体である場合には、ドーパントとして逆導電型を示すZn、Mg、C、Bなどの元素を1×1016〜1×1020atoms/cc程度の濃度で含有させる。また、基板1が逆導電型半導体である場合には、一導電型を示すSi、Seなどの元素を1×1016〜1×1020atoms/cc程度の濃度で含有させる。
また、発光ダイオード2に電気的に接続する発光素子個別電極4は、AuCr、AuTi、AlCrなどの合金で形成され、厚みは0.5μm〜5μm程度に形成される。フォトダイオード3に接続される受光素子個別電極5は、AuCr、AlCr、PtTiなどの合金で形成され、厚みは0.5μm〜5μm程度に形成される。
発光素子共通電極6および受光素子共通電極7は、CrやAuGe,AuSbなどの合金で形成され、その厚みは0.5μm〜5μm程度に形成される。
上記各電極の下部および基板1の表面に形成される絶縁膜8は、SiN、SiOなどの無機絶縁膜やポリイミドなどの有機絶縁膜などが用いられ、その厚みは0.1μm〜5μm程度で形成される。
遮断領域9は、発光ダイオード2からの漏れ電流を遮断できるものであればよいので、本実施形態では、上記のような所定の深さ、長さ、幅で基板1の素子形成面に開口する溝として形成されている。
遮断領域9を溝とすることで、たとえばアレイ10を個別分割する際のダイシング工程において、ダイシング溝と同様に、発光ダイオード2とフォトダイオード3との間に形成できる。なお、遮断領域9に電気絶縁材料を埋め込み、これによって遮断領域9を形成してもよいが、単に溝のみで遮断領域を形成することで、遮断領域9のための電気絶縁材料が不要であり、その埋め込み工程も必要ない。
ダイシング工程は、薄いダイヤモンドブレードを高速回転させて基板を回転研削し、溝を形成して、チップごとに分離を行う工程である。ブレードの切り込み深さは数μmレベルで制御可能であり、本発明のような遮断領域9となる溝を精度良く形成することが可能である。
特に本発明のアレイ10は、半導体ウエハに複数形成された受発光素子構造体を、ダイシング工程によって切り分けることで形成されるものであるので、分離するためのダイシング工程において、遮断領域9となる溝の形成も行うことができる。
なお、上記のように溝として構成された遮断領域9に電気絶縁材料を埋め込み、これによって遮断領域9を形成してもよい。電気絶縁材料は、発光ダイオード2からの漏れ電流を遮断できるものであれば限定されず、たとえば、SiO、SiN、ポリイミド樹脂などの絶縁性樹脂などによって形成してもよい。また、基板1がシリコン基板であれば、たとえば、熱酸化処理などで所定の深さ、長さ、幅で絶縁性酸化物であるSiOを形成することもできる。
遮断領域9をダイシング工程で溝状に形成することを考慮すると、遮断領域9の幅は、一般的なダイシングにより形成可能な、たとえば30〜100μm程度となるが、ダイシング溝の深さをたとえば100μm以上とすれば、ダイシングの幅に拘わらず暗電流を抑制することができる。
次に、以上のように構成された受発光一体型素子アレイ10の製造方法について述べる。
まず、シリコン、ガリウム砒素などの単結晶からなる基板1上に、熱酸化法や、スパッタリング法、プラズマCVD法等を用いてSiO、SiNなどからなる拡散阻止膜(不図示)を形成する。
次に、この拡散阻止膜をフォトリソグラフィ法を用いてパターニングし、フォトダイオード3を形成するための窓をエッチングによって形成する。この際、エッチングにはHF系のエッチング液を用いる。基板1中に、熱拡散、イオン注入などを用いて、不純物をドーピングする。不純物には、砒素、アンチモン、ボロンやリン、亜鉛などを用いる。しかる後に、不要となる拡散阻止膜をフォトエッチングにより取り除く。
次に、MOCVD法などを用いて、一導電型半導体層2aおよび逆導電型半導体層2bを形成する。そして、エッチングにて一導電型半導体層2a及び逆導電型半導体層2b層を適宜パターニングして発光ダイオード2を形成する。この際、GaAsなどの半導体層を、硫酸、過酸化水素系のエッチング液を用いてエッチングし、所望のサイズの発光ダイオード2を形成する。
次に、熱酸化法や、スパッタリング法、プラズマCVD法等を用いて、一導電型半導体層2a及び逆導電型半導体層2bの上面及び側面、並びに基板1の上面に、これらの面を被覆する絶縁膜8を形成する。
次にフォトリソグラフィ法を用いて、絶縁膜8をパターニングしフォトダイオード3および発光ダイオード2との電気接続を行うための開口をエッチングによって形成する。ここでも同様にエッチングにはHF系のエッチング液などを用いる。
次に、リフトオフ法で発光素子個別電極4、受光素子個別電極5を形成するためのレジストパターンをフォトリソグラフィ法にて形成する。そして、抵抗加熱蒸着法やスパッタリング法などでCr、Au等を順次積層し、リフトオフ法によって発光素子個別電極4と受光素子個別電極5とを形成する。同様に、レジストパターン形成と金属膜の蒸着を繰り返し、リフトオフ法によって発光素子共通電極6と受光素子共通電極7をCr、AuGeなどを順次積層して形成する。
このようにして、受発光素子を形成するが、最終的に保護膜等を形成し、反射防止などの処置を施すことは、前述の絶縁膜8などと同様の形成方法で問題なく形成できる。
遮断領域9を溝によって構成する実施形態では、上記のようにしてアレイ10を大型基板(半導体ウエハ)に複数個作製し、ダイシング工程において個々のアレイ10を分割するための分割溝と同様に、発光ダイオード2とフォトダイオード3との間に遮断領域9となる溝を形成する。
また、遮断領域9を絶縁材料の埋め込みによって構成する場合は、スピンコート法において、絶縁性無機材料、樹脂材料などを塗布し埋め込むことで遮断領域9を形成することができる。
また、遮断領域9は、酸化絶縁物の形成によって構成してもよく、熱酸化炉やTEOS−CVDなどにおいて、熱酸化、CVD、スパッタ蒸着にて薄膜無機材料を形成することで、遮断領域9を設けてもよい。
(実施例)
本発明の効果を実証するために、遮断領域9を設けたアレイ10を作製し、フォトダイオードに流入する暗電流を測定して評価を行った。
抵抗率3000〜6000ΩcmのFZシリコンからなる基板1上に、発光ダイオード2およびフォトダイオード3のサイズを幅2mm、長さ10mmで形成し、発光ダイオード2を25個で1列、フォトダイオード3を25個で1列設けた。列内での素子間ピッチを400μmとし、発光ダイオード2の列とフォトダイオード3の列と間隔を500μmとした。
本実施例では、遮断領域9として溝を形成し、その深さを0μm(遮断領域無し)、50μm、100μm、150μm、200μmに変化させた。溝幅は50μmとし、各素子の端部から端部の長さ全体に渡って溝を設けた(すなわち、溝長さは10mmとした)。暗電流の測定は、以下のようにして行った。すなわち、発光ダイオード2に順方向電流を20mA流した状態で、微小電流計を用いて、フォトダイオード3から出力される電流の大きさを測定した。
図5は、アレイ10に設けた溝(遮断領域9)の深さと、フォトダイオード3から出力される暗電流との関係を示すグラフである。横軸は、溝深さ(μm)を示し、縦軸は、検出された暗電流(nA)を示す。溝深さが0μmの場合、暗電流は約800nAと比較的大きな値であった。図5に示すように、溝深さを100μm以上とすると、測定される暗電流は比較的小さくすることができた。
次に、本発明に係る受発光一体型素子アレイの第2の実施形態について、図面を参照しつつ説明する。図6は、本実施形態に係る受発光一体型素子アレイの平面図である。図7、図8はそれぞれ、図6の受発光一体型素子アレイのVII−VII線断面図、VIII−VIII線断面図である。
図6〜図8に示すように、本実施形態に係る受発光一体型素子アレイ(以下、単に「アレイ」という)20は、基板21と、基板21の表面(一方の主面)に設けられた1つの発光ダイオード(発光素子)23及び複数のフォトダイオード(受光素子)25とを備えている。
図6に示すように、基板21は、略正方形状を有しており、Siからなる単結晶基板にn型の不純物がドープされることで、n型半導体となっている。n型の不純物としては、例えば、Se等が挙げられ、ドーピング濃度を1×1018〜5×1018atoms/ccにする。
発光ダイオード23は、図6に示すように、略正方形状の基板21の中央付近に配置されている。そして、この発光ダイオード23は、図7に示すように、基板21上に、バッファ層27、n型コンタクト層29、n型クラッド層31、活性層33、p型クラッド層35、p型コンタクト層37及びキャップ層39をこの順に積層して形成されている。
バッファ層27は、ノンドープのGaAsからなり、2〜3μmの厚さを有している。
n型コンタクト層29は、n型の不純物がドープされたGaAsからなり、0.8〜1μmの厚さを有している。n型の不純物としては、例えばSiが挙げられ、n型コンタクト層29のドーピング濃度を1×1018〜2×1018atoms/ccとしている。図7に示すように、n型コンタクト層29の一部分は、n型クラッド層31、活性層33、p型クラッド層35、p型コンタクト層37及びキャップ層39の一部分が選択的にエッチングされることによって露出しており、この露出した部分上に後述する第1電極41が設けられている。
n型クラッド層31は、n型の不純物がドーピングされたAlGaAsからなり、0.3〜0.5μmの厚さを有している。n型の不純物としては、例えばSiが挙げられ、n型クラッド層31のドーピング濃度を1×1017〜5×1017atoms/ccとしている。
活性層33は、ノンドープのAlGaAsからなり、0.3〜0.5μmの厚さを有している。
p型クラッド層35は、p型の不純物がドーピングされたAlGaAsからなり、0.3〜0.5μmの厚さを有している。p型の不純物としては、例えばMgが挙げられ、p型クラッド層35のドーピング濃度を1×1018〜2×1018atoms/ccとしている。
p型コンタクト層37は、p型の不純物がドーピングされたAlGaAsからなり、0.3〜0.5μmの厚さを有している。p型の不純物としては、例えばMgが挙げられ、p型コンタクト層37のドーピング濃度を1×1019〜5×1020atoms/ccとしている。
キャップ層39は、ノンドープのGaAsからなり、0.01〜0.03μmの厚さを有している。
発光ダイオード23を構成する上記の各半導体層は、例えば、MOCVD(有機金属化学気相成長:Metal-organic Chemical Vapor Deposition)法、またはMBE(分子線エピタキシャル成長:Molecular Beam Epitaxy)法を用い、基板21上にエピタキシャル成長させることによって形成される。
n型コンタクト層29の上面の一部分には、第1電極41が接続されている。また、キャップ層39の上面の一部分には、第2電極43が接続されている。この第1電極41と第2電極43との間に順方向電圧を印加することにより、p型クラッド層35とn型クラッド層31とでpn接合を形成する発光ダイオード23に電流が供給され、活性層33が発光するようになっている。なお、発光ダイオード23は、図7に示すように、第1電極41とn型コンタクト層29との接触部分、並びに第2電極43とキャップ層39との接触部分を除いて、透光性を有する絶縁膜45で被覆されており、第1電極41及び第2電極43との絶縁性を確保している。また、同様に、基板21の表面上にも絶縁膜45が形成されており、基板21と、第1電極41及び第2電極43との絶縁性が確保されている。
図6に示すように、フォトダイオード25は、基板21上に設けられた発光ダイオード23の周囲を取り囲むように配置されており、本実施形態では、中央付近に発光ダイオード23が配置された略正方形状の基板21の四隅にそれぞれ設けられている。このフォトダイオード25は、n型半導体である基板21にp型の不純物を拡散させた領域25a(以下、不純物拡散領域25aという)を形成し、pn接合を形成することで構成されている。不純物拡散領域25aは、例えば、p型の不純物として、Zn,Mg,C,B,Al,Ga等の原子を、1×1019〜2×1020atoms/ccの濃度で、0.5〜3μmの厚さとなるように拡散させることで形成することができる。
図6及び図8に示すように、不純物拡散領域25aには、第3電極47が接続されている。より詳細には、第3電極47は、不純物拡散領域25aの周縁部に沿って接合される接合部47aと、この接合部47aと連続するパッド部47bとによって構成されている。なお、図示していないが、パッド部47bは、基板21表面を被覆する絶縁膜45によって基板21との絶縁性が確保されている。
一方、図6及び図8に示すように、n型半導体である基板21には、第4電極49が接続されている。より詳細には、第4電極49は、不純物拡散領域25a近傍の基板21表面に接合される接合部49aと、この接合部49aと連続するパッド部49bとによって構成されている。なお、図示していないが、パッド部49bは、基板21表面を被覆する絶縁膜45によって基板21との絶縁性が確保されている。
フォトダイオード25は、第3電極47と第4電極49とによって、基板21と不純物拡散領域25aとで形成されるpn接合に逆方向電圧が印加されるようになっている。このとき、フォトダイオード25に光が入射すると、光電流が発生し、第3電極47及び第4電極49によってこの光電流を取り出すことができる。
図6及び図8に示すように、基板21の表面には、発光ダイオード23が配置された領域とフォトダイオード25が配置された領域とを分ける溝51が形成されている。本実施形態における溝51は、基板21の一端部(図6では、上側の端部)から反対側の端部(図6では、下側の端部)まで連続し、基板21を縦断するように形成されている。溝51は、上記第1の実施形態の遮断領域9と同様、暗電流を遮断するためのものであり、溝51の深さも同様に設定すればよい。
なお、以上のように構成されたアレイ20は、上記第1の実施形態のアレイ10と同様の半導体プロセスを用いて製造することができる。また、溝51についても、第1の実施形態の遮断領域9と同様、ダイシングの際にブレードを用いて切削することで形成可能であるが、これに限らず、ドライエッチング等で形成することもできる。
次に、本実施形態のアレイ20を、測定対象体の傾きを検出するセンサ装置として用いる場合について説明する。図9及び図10は、そのセンサ装置の動作原理を説明する図である。なお、図9及び図10では、アレイ20を側面から見た概略構成を示す。
図9に示すように、平板状の測定対象体53が基板21に対して平行に配置されている場合を考える。この場合、発光ダイオード23から測定対象体53へ照射された光は、基板21上の4つのフォトダイオード25へ向けて均等に反射される。したがって、4つのフォトダイオード25からそれぞれ同じ大きさの光電流が出力される。
一方、図10に示すように、平板状の測定対象体53が基板21に対して傾斜した場合、発光ダイオード23から測定対象体53へ照射された光は、右側手前及び右側奥の2つのフォトダイオード25より、左側手前及び左側奥の2つのフォトダイオード25の方へより多く反射される。したがって、左側手前及左側奥の2つのフォトダイオード25から出力される光電流の方が大きくなる。
このように測定対象体53の傾きに応じて、各フォトダイオード25が受光する反射光の量が変化し、フォトダイオード25から出力される光電流の量も変化する。したがって、フォトダイオード25から出力される光電流の大きさに基づいて、測定対象体53の傾きを検出することができる。また、フォトダイオード25から出力される光電流の大きさと、測定対象体53の傾きとを予め関連付けておくことで、測定対象体53の傾き角度を検出することもできる。
以上、本発明の複数の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記第2の実施形態では、略正方形状の基板21上の四隅にフォトダイオード25をそれぞれ配置しているが、発光ダイオード23の周囲を取り囲むようにフォトダイオード25を配置していれば、これに限定されるものではない。例えば、図11に示すように、フォトダイオード25を、発光ダイオード23に対して8方向に配置してもよく、フォトダイオード25の数や形状も特に限定されない。なお、図11及び後述する図12では、第2の実施形態のアレイ20と同一又は同種の構成要素については同一の符号を付して詳細な説明を省略する。
また、図6及び図11に示す実施形態では、溝51を直線状に形成しているが、発光ダイオード23とフォトダイオード25との間に、発光ダイオード23の配置領域とフォトダイオード25の配置領域とを分けるように溝が形成されていればよい。例えば、図12に示すように、フォトダイオード25を発光ダイオード23に対して対称的に(図示例では、点対称又は線対称で)配置し、溝51(ハッチングで示す)をフォトダイオード25の間を縫うように形成してもよい。この場合、溝51はドライエッチングによって形成すればよい。また、特に、図12に示すように、フォトダイオード25を発光ダイオード23に対して点対称で配置することによって、アレイ20を傾きを検出するセンサ装置として用いた場合に、全方位の傾きを精度良く検出することができる。
本発明の第1の実施形態に係るアレイ10の平面図である。 図1のアレイ10のII−II線断面図である。 図1のアレイ10を備えて構成されるセンサ装置の一例を示す概略構成図である。 図1のアレイ10のフォトダイオード3から出力される電流値の一例を示す図である。 図1のアレイ10に設けた溝(遮断領域)深さと、アレイ10のフォトダイオード3から出力される暗電流との関係を示すグラフである。 本発明の第2の実施形態に係るアレイ20の平面図である。 図6のアレイ20のVII−VII線断面図である。 図6のアレイ20のVIII−VIII線断面図である。 図6のアレイ20を用いたセンサ装置の動作原理を説明する図である。 図6のアレイ20を用いたセンサ装置の動作原理を説明する図である 本発明に係る受発光一体型素子アレイの他の実施形態を示す平面図である。 本発明に係る受発光一体型素子アレイの他の実施形態を示す平面図である。
符号の説明
1,21 基板
2,23 発光ダイオード(発光素子)
3,25 フォトダイオード(受光素子)
4 発光素子個別電極
5 受光素子個別電極
6 発光素子共通電極
7 受光素子共通電極
8,45 絶縁膜
9,51 遮断領域(溝)
10,20 受発光一体型素子アレイ
17 位置可動冶具
18 反射用紙
18a 画像パターン(測定対象体)
53 測定対象体

Claims (10)

  1. 受光素子と発光素子とが基板の一方の主面に設けられ、
    前記基板の一方の主面には、前記受光素子と前記発光素子との間に、前記受光素子の配置領域と前記発光素子の配置領域とを分ける溝が設けられていることを特徴とする、受発光一体型素子アレイ。
  2. 前記受光素子は前記基板の一方の主面に、列状に複数設けられ、前記発光素子は前記受光素子の配列方向に沿って複数配されており、
    前記溝は、前記複数の受光素子と前記複数の発光素子との間に、前記受光素子および前記発光素子の配列方向に沿って連続して設けられていることを特徴とする、請求項1に記載の受発光一体型素子アレイ。
  3. 前記受光素子は、前記発光素子の周囲を取り囲むように複数設けられていることを特徴とする、請求項1に記載の受発光一体型素子アレイ。
  4. 前記複数の受光素子は、前記基板の一方の主面上で前記発光素子に対して対称的に配置されていることを特徴とする、請求項3に記載の受発光一体型素子アレイ。
  5. 前記溝は、前記基板の一方の主面の一端部から、前記一端部と反対の端部まで連続して設けられていることを特徴とする、請求項1〜4のいずれかに記載の受発光一体型素子アレイ。
  6. 前記溝の深さは、前記発光素子からの発光の、前記基板の一方の主面からの到達深さ以上であることを特徴とする、請求項1〜5のいずれかに記載の受発光一体型素子アレイ。
  7. 前記基板はシリコン基板であり、前記基板の一方の主面からの前記溝の深さが100μm以上であることを特徴とする、請求項1〜6のいずれかに記載の受発光一体型素子アレイ。
  8. 前記受発光一体型素子アレイは、受光素子と発光素子とを備えた受発光素子構造体が複数配列された半導体ウエハが、ブレードを用いたダイシングによって切り分けられて形成されたものであり、
    前記溝は、前記ダイシングの際、前記ブレードによって前記半導体ウエハの表面が切削されることで形成されていることを特徴とする、請求項1〜7のいずれかに記載の受発光一体型素子アレイ。
  9. 前記受光素子は、前記基板の一方の主面に不純物がドーピングされて形成されたフォトダイオードであり、
    前記発光素子は、前記基板の一方の主面に半導体層が積層されて形成された発光ダイオードであることを特徴とする、請求項1〜8のいずれかに記載の受発光一体型素子アレイ。
  10. 請求項1〜9のいずれかに記載の受発光一体型素子アレイを用いたセンサ装置であって、
    前記発光素子から測定対象体に向けて光を照射し、前記測定対象体からの反射光に応じて出力される前記受光素子からの出力電流に応じて前記測定対象体の位置または傾きを検出することを特徴とするセンサ装置。
JP2008327321A 2008-02-29 2008-12-24 受発光一体型素子アレイおよびセンサ装置 Active JP5404026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008327321A JP5404026B2 (ja) 2008-02-29 2008-12-24 受発光一体型素子アレイおよびセンサ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008051410 2008-02-29
JP2008051410 2008-02-29
JP2008327321A JP5404026B2 (ja) 2008-02-29 2008-12-24 受発光一体型素子アレイおよびセンサ装置

Publications (2)

Publication Number Publication Date
JP2009231804A true JP2009231804A (ja) 2009-10-08
JP5404026B2 JP5404026B2 (ja) 2014-01-29

Family

ID=41246814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008327321A Active JP5404026B2 (ja) 2008-02-29 2008-12-24 受発光一体型素子アレイおよびセンサ装置

Country Status (1)

Country Link
JP (1) JP5404026B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015379A1 (ja) * 2011-07-28 2013-01-31 京セラ株式会社 受発光素子およびそれを備えたセンサ装置
JP2014216533A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2015008256A (ja) * 2013-06-26 2015-01-15 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2015012118A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 受発光素子、および受発光素子の製造方法
JP2015026761A (ja) * 2013-07-29 2015-02-05 京セラ株式会社 受発光素子
JP2015103785A (ja) * 2013-11-28 2015-06-04 京セラ株式会社 受発光素子の製造方法
JP2016149541A (ja) * 2015-02-13 2016-08-18 台医光電科技股▲ふん▼有限公司 光学センサモジュール、光学センサアクセサリー、及び光学センサデバイス
JP2017139478A (ja) * 2017-03-24 2017-08-10 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2017163146A (ja) * 2012-04-25 2017-09-14 京セラ株式会社 受発光素子モジュールおよびこれを用いたセンサ装置
JP2020080373A (ja) * 2018-11-13 2020-05-28 電気興業株式会社 可視光通信システム
JP2021034613A (ja) * 2019-08-27 2021-03-01 株式会社ジャパンディスプレイ 検出装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166081A (en) * 1981-04-03 1982-10-13 Omron Tateisi Electronics Co Element for amplifying and shunting optical signal
JPS62176177A (ja) * 1986-01-29 1987-08-01 Stanley Electric Co Ltd 反射型ホトインタラプタ
JPS62252178A (ja) * 1986-04-24 1987-11-02 Sharp Corp 反射型光センサ
JPH04144182A (ja) * 1990-10-04 1992-05-18 Nec Corp 光半導体装置アレイ
JPH09148620A (ja) * 1995-09-20 1997-06-06 Sharp Corp 光反射型検出器及びその製造方法
JP2005109494A (ja) * 2003-09-30 2005-04-21 Osram Opto Semiconductors Gmbh ビーム発光及び受光型半導体構成素子及びその製造方法
JP2006019624A (ja) * 2004-07-05 2006-01-19 Mitsubishi Electric Corp 光素子とこの光素子を有する光送受信装置
JP2006351859A (ja) * 2005-06-16 2006-12-28 Sharp Corp 光結合装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166081A (en) * 1981-04-03 1982-10-13 Omron Tateisi Electronics Co Element for amplifying and shunting optical signal
JPS62176177A (ja) * 1986-01-29 1987-08-01 Stanley Electric Co Ltd 反射型ホトインタラプタ
JPS62252178A (ja) * 1986-04-24 1987-11-02 Sharp Corp 反射型光センサ
JPH04144182A (ja) * 1990-10-04 1992-05-18 Nec Corp 光半導体装置アレイ
JPH09148620A (ja) * 1995-09-20 1997-06-06 Sharp Corp 光反射型検出器及びその製造方法
JP2005109494A (ja) * 2003-09-30 2005-04-21 Osram Opto Semiconductors Gmbh ビーム発光及び受光型半導体構成素子及びその製造方法
JP2006019624A (ja) * 2004-07-05 2006-01-19 Mitsubishi Electric Corp 光素子とこの光素子を有する光送受信装置
JP2006351859A (ja) * 2005-06-16 2006-12-28 Sharp Corp 光結合装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013015379A1 (ja) * 2011-07-28 2015-02-23 京セラ株式会社 受発光素子およびそれを備えたセンサ装置
WO2013015379A1 (ja) * 2011-07-28 2013-01-31 京セラ株式会社 受発光素子およびそれを備えたセンサ装置
JP2017163146A (ja) * 2012-04-25 2017-09-14 京セラ株式会社 受発光素子モジュールおよびこれを用いたセンサ装置
JP2014216533A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2015008256A (ja) * 2013-06-26 2015-01-15 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2015012118A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 受発光素子、および受発光素子の製造方法
JP2015026761A (ja) * 2013-07-29 2015-02-05 京セラ株式会社 受発光素子
JP2015103785A (ja) * 2013-11-28 2015-06-04 京セラ株式会社 受発光素子の製造方法
JP2016149540A (ja) * 2015-02-13 2016-08-18 台医光電科技股▲ふん▼有限公司 光学センサモジュール、光学センサアクセサリー、及び光学センサデバイス
JP2016149541A (ja) * 2015-02-13 2016-08-18 台医光電科技股▲ふん▼有限公司 光学センサモジュール、光学センサアクセサリー、及び光学センサデバイス
JP2017139478A (ja) * 2017-03-24 2017-08-10 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2020080373A (ja) * 2018-11-13 2020-05-28 電気興業株式会社 可視光通信システム
JP7311262B2 (ja) 2018-11-13 2023-07-19 電気興業株式会社 可視光通信システム
JP2021034613A (ja) * 2019-08-27 2021-03-01 株式会社ジャパンディスプレイ 検出装置
JP7377025B2 (ja) 2019-08-27 2023-11-09 株式会社ジャパンディスプレイ 検出装置

Also Published As

Publication number Publication date
JP5404026B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5404026B2 (ja) 受発光一体型素子アレイおよびセンサ装置
JP5294757B2 (ja) 受発光一体型素子アレイを用いたセンサ装置
US7359421B2 (en) Red light laser
US8659035B2 (en) Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
JP5692971B2 (ja) 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置
JP6506164B2 (ja) 受発光素子およびこれを用いたセンサ装置
JP4019285B2 (ja) 面発光型装置及びその製造方法
JP5744204B2 (ja) 受発光素子およびそれを備えたセンサ装置
JP5294745B2 (ja) 受発光素子アレイ及びこれを備えたセンサ装置
JPWO2013065731A1 (ja) センサ装置
US11329184B2 (en) Photodetector and lidar device comprising a detector having a PN junction connected to an optically transmissive quench resistor
JPH11220164A (ja) 発光素子アレイ及び発光素子
JP2006216845A (ja) 面発光型装置及びその製造方法
JP5822688B2 (ja) 受発光素子
WO2015064697A1 (ja) 受発光素子およびこれを用いたセンサ装置
JPS61108186A (ja) 電気光学装置
US20060208265A1 (en) Light emitting diode and light emitting diode array
CN101800235A (zh) 半导体发光器件
JP6105428B2 (ja) 受発光素子
JP6117635B2 (ja) 受発光素子、および受発光素子の製造方法
JP6329287B2 (ja) 受発光素子
US6596556B2 (en) Light emitting diode and a method for manufacturing the same
JP2019110194A (ja) 光デバイス及び光学式濃度測定装置
JP2021170600A (ja) 光デバイス
JP2005217188A (ja) 半導体光検出装置及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150