JP2015012118A - 受発光素子、および受発光素子の製造方法 - Google Patents

Abstract

【課題】 光検出精度の優れた受発光素子を提供する。【解決手段】 第１主面１ａと第２主面１ｂとを有する第１導電型の半導体基板１と、半導体基板１の第１主面１ａに形成されたフォトダイオード２と、半導体基板１の第１主面１ａに第２不純物を含むバッファ層４を介して積層された半導体層の積層体からなる発光ダイオード３と、を備え、半導体基板１は、第１主面１ａに垂直な方向から透視したときに、フォトダイオード２と発光ダイオード３との間に、第１主面１ａに設けられた第１凹部１ｘと、第２主面１ｂに設けられた第２凹部１ｙとを有し、第１凹部１ｘの深さと第２凹部１ｙの深さとの合計が半導体基板１の厚みよりも大きい、受発光素子である。【選択図】 図１

Description

本発明は、発光素子と受光素子とが同一基板上に一体形成された受発光素子およびその製造方法に関する。

発光素子から測定対象へ光を照射し、その測定対象からの反射光を受光素子で検出して、測定対象の光学的特性を測定するようなセンサ装置が、広い分野で利用されている。たとえば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、ＩｒＤＡ（Infrared Data Association）通信デバイス、光ファイバ通信用装置、さらには原稿サイズセンサなど多岐にわたるアプリケーションで用いられている。

このようなセンサ装置において、たとえば発光素子から測定対象に照射した光の正反射光または拡散反射光を受光素子で受光する場合など、受光素子によってより正確な正反射光または拡散反射光を受光するためには、発光素子と受光素子とがより近い位置に配置されていることが好ましい。

たとえば、特許文献１には、シリコンからなる半導体基板の一方の表面に不純物をドーピングし、受光機能を担う浅いｐｎ接合領域と、発光機能を担う深いｐｎ接合領域とを隣接して形成した受発光素子アレイが記載されている。

特開平８−４６２３６号

しかし、たとえばシリコン基板には、絶縁性を有するものはなく、高抵抗のものであっても抵抗率が３０００〜６０００Ωｃｍ程度の抵抗率を有する。このような１枚のシリコン基板上に受光素子と発光素子とを一体的に形成した場合、発光素子を駆動させると漏れ電流が発生し、シリコン基板を介して受光素子に流れ込む場合がある。この漏れ電流は、受光素子からの出力電流（受光強度に応じて出力される電流）にノイズとして混入する。そのため、従来の受発光素子アレイでは、このような漏れ電流の発生により、受光素子による反射光の検知精度が低下してしまうという課題があった。受光素子と発光素子とを近づけて配置するほど、この漏れ電流は大きくなる。すなわち、受光素子によってより正確な正反射光または拡散反射光を受光するためには、発光部分と受光部分とがより近いことが望まれるが、反面、漏れ電流が大きくなる。このため、従来の受発光素子アレイでは、測定精度を高くすることが難しいといった課題があった。本発明は、かかる課題を解決することを目的とする。

本発明の一実施形態に係る受発光素子は、第１主面と第２主面とを有する第１導電型の半導体基板と、前記半導体基板の前記第１主面に第１不純物がドーピングされて形成された第２導電型半導体部を含むフォトダイオードと、前記半導体基板の前記第１主面に第２不純物を含むバッファ層を介して積層された半導体層の積層体からなる発光ダイオードと、を備え、前記半導体基板は、前記第１主面に垂直な方向から透視したときに、前記フォトダイオードと前記発光ダイオードとの間に、前記第１主面に設けられた第１凹部と、前記第２主面に設けられた第２凹部とを有し、前記第１凹部の深さと前記第２凹部の深さとの合計が前記半導体基板の厚みよりも大きいものである。

また、本発明の一実施形態に係る受発光素子の製造方法は、第１主面と第２主面とを有する第１導電型の半導体基板の前記第２主面に第２凹部を形成する第2凹部形成工程と、
前記第２凹部に対して、前記第２主面と同一面となるように絶縁材料を充填する充填工程と、前記半導体基板の前記第１主面に第１凹部を形成する第１凹部形成工程と、前記半導体基板の前記第１主面に垂直な方向から透視したときに、前記第１凹部および前記第２凹部が形成された凹部形成領域の外側において、前記半導体基板の前記第１主面に第１不純物を拡散させて第２導電型を呈する第２導電型半導体部を形成してフォトダイオードを形成する受光部形成工程と、前記半導体基板の前記第１主面に垂直な方向から透視したときに、前記フォトダイオードが形成された領域に対して前記凹部形成領域を挟んだ反対側において、前記半導体基板の前記第１主面に、第２不純物を含むバッファ層を介して半導体層を積層させてなる積層体からなる発光ダイオードを形成する発光部形成工程と、を含むものである。

本発明によれば、小型の受発光素子およびその製造方法を提供することができる。

本発明の一実施形態に係る受発光素子の概略構成を示す断面図である。 図１に示す受発光素子において、発光ダイオードおよびフォトダイオー間の距離と漏れ電流の大きさとの相関を示す線図である。 （ａ），（ｂ）はそれぞれ、図１に示す受発光素子の変形例を示す要部拡大断面図である。 （ａ）〜（ｃ）はそれぞれ、図１に示す受発光素子１０の製造方法の一実施形態を示す各工程図の平面図および断面図である。 （ａ）〜（ｃ）はそれぞれ、図４に続く工程を示す要部断面図である。

以下、本発明に係る受発光素子の一実施形態について、図面を参照しつつ説明する。

図１は、本発明の受発光素子１０の一実施形態を示す断面図である。

図１に示すように、受発光素子１０は、第１主面１ａと第２主面１ｂとを有する半導体基板１と、半導体基板１の第１主面１ａに作り込まれたフォトダイオード２と、半導体基板１の第１主面１ａに直接積層された発光ダイオード３とを備える。

（半導体基板１）
半導体基板１は、第１導電型の半導体材料からなる。第１導電型の不純物濃度に限定はないが、例えば１０Ω以下、より好ましくは１〜５Ωの電気抵抗を有することが好ましい。この例では、ｎ型のシリコン基板を用いている。以下の説明では、ｎ型を第１導電型，ｐ型を第２導電型とする。そしてこのシリコン基板は、第１導電型の不純物としてＰ（リン）を含んでおり、その濃度は１×１０^１４〜２×１０^１７ａｔｏｍｓ／ｃｃとしている。

（フォトダイオード２）
次に、半導体基板１に設けられたフォトダイオード２について説明する。フォトダイオード２は、半導体基板１の第１主面１ａに第１不純物がドーピングされて形成された第２導電型半導体部２１を設けることにより、第１導電型の半導体基板１とでｐｎ接合を形成してなる。具体的には、第２導電型半導体部２１は、ｎ型の半導体基板１に、第２導電型、すなわちｐ型の第１不純物を高濃度に拡散させて形成される。このため、第１主面１ａと第２導電型半導体部２１の露出面とは同一面となっている。このような第１不純物としては、例えばＺｎ，Ｍｇ，Ｃ，Ｂ，Ａｌ，Ｇａ，およびＩｎ等の少なくともいずれか１つが挙げられる。本実施形態では、第１不純物としてＢを０．５〜３μｍの厚さとなるように拡散させ、第２導電型半導体部２１のドーピング濃度を１×１０^１８〜１×１０^２２ａｔｏｍｓ／ｃｃとしている。

第２導電型半導体部２１には、第１電極２２が接続されている。より詳細には、第１電極２２は、第２導電型半導体部２１の周縁部に接合されている。なお、第１電極２２は、第２導電型半導体部２１以外の半導体基板１上を引き回すときには、半導体基板１との間に絶縁膜を介在させることによって半導体基板１との絶縁性が確保されている。そして、半導体基板１に直接接するように形成された第２電極２３が形成されている。第１電極２２および第２電極２３は、例えば、ＡｕとＣｒ、ＡｌとＣｒ、ＰｔとＴｉの合金等で、その厚さは０．５〜５μｍである。そして、第１電極２２および第２電極２３は、図示しない外部回路に接続される。

このとき、フォトダイオード２に光が入射すると、光電流が発生し、第１電極２２からこの光電流を取り出すことができる。

なお、フォトダイオード２で光電流を検出するために、第２電極２３に接続する電位を調整することで半導体基板１の電位を数Ｖ（この例では１〜３Ｖの間の値）に設定してもよい。

（発光ダイオード３）
次に、半導体基板１に設けられた発光ダイオード３について説明する。発光ダイオード３は半導体基板１の第１主面１ａ上にバッファ層４を介して複数の半導体層を積層して形成される積層体で構成される。

バッファ層４は、半導体基板１と所望の波長の発光を得る発光ダイオード３をなす半導体層との格子整合をとるために、半導体基板１上にエピタキシャル成長させるものである。この例では、ＧａＡｓからなり、２〜３μｍの厚さを有している。バッファ層４の導電型は特に限定されないが、第２不純物を含有することによりいずれかの導電型を呈する。例えば、半導体基板１から第１導電型を呈する不純物の拡散を受けて第１導電型としてもよいし、その上に形成する半導体層の導電型等を考慮して、第２導電型としてもよい。いずれの導電型であっても不純物濃度（抵抗値）に限定はないが、半導体基板１と発光ダイオード３とを電気的に分離することを目的とし。高い抵抗値であることが好ましい。この例では第１導電型としている。

第２不純物は、バッファ層４の成膜時に原料ガス等に混入させることで含ませてもよいし、上下に接する半導体基板１や発光ダイオード３を構成する半導体層からの不純物の拡散により含ませてもよい。バッファ層４を成膜した後の熱処理によりＡｓが抜け第２導電型（ｐ型）を呈するようにしてもよい。このように構成して、バッファ層４が少数キャリアを有するものとなる。

そして、このようなバッファ層４の上に、続けて発光ダイオード３を形成する半導体層が積層される。このような半導体層の積層体の例としては、バッファ層４側から順に、第１導電型コンタクト層，第１導電型クラッド層，活性層，第２導電型クラッド層，第２導電型コンタクト層、とすればよい。

具体的には第１導電型コンタクト層はｎ型の不純物がドーピングされたＧａＡｓからな
り、０．８〜１μｍの厚さを有している。ｎ型の不純物としては、例えばＳｉが挙げられ、ドーピング濃度を１×１０^１８〜２×１０^１８ａｔｏｍｓ／ｃｃとしている。図１に示すように、第１導電型コンタクト層の上面の一部分は、第１導電型クラッド層，活性層，第２導電型クラッド層，第２導電型コンタクト層から露出しており、この露出した部分に後述する第３電極３１が接続されている。

第１導電型クラッド層は、ｎ型の不純物がドーピングされたＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。ｎ型の不純物としては、例えばＳｉが挙げられ、ドーピング濃度を１×１０^１７〜５×１０^１７ａｔｏｍｓ／ｃｃとしている。

活性層は、不純物がドーピングされていないＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。

第２導電型クラッド層は、ｐ型の不純物がドーピングされたＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。ｐ型の不純物としては、例えばＭｇが挙げられ、ドーピング濃度を１×１０^１８〜２×１０^１８ａｔｏｍｓ／ｃｃとしている。

第２導電型コンタクト層は、ｐ型の不純物がドーピングされたＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。ｐ型の不純物としては、例えばＭｇが挙げられ、ドーピング濃度を１×１０^１９〜５×１０^２０ａｔｏｍｓ／ｃｃとしている。

発光ダイオード３を構成する上記の各半導体層およびバッファ層４は、例えば、ＭＯＣＶＤ（有機金属化学気相成長：Metal-organic Chemical Vapor Deposition）法を用い、
半導体基板１上にエピタキシャル成長させることによって形成される。

第２導電型コンタクト層の上面の一部分には、第４電極３２が接続されている。この第４電極３２は、第２導電型コンタクト層以外の半導体層および半導体基板１との接触を避けるために、絶縁膜を介して引き回す。このような第４電極３２は、例えば、ＡｕやＡｌと、密着層であるＮｉ、Ｃｒ、Ｔｉとを組み合わせたＡｕＮｉ、ＡｕＣｒ、ＡｕＴｉ、ＡｌＣｒ合金等で、その厚さが０．５〜５μｍで形成されている。

第３電極３１は、第１導電型コンタクト層以外の半導体層，絶縁膜上に延び、発光ダイオード３，半導体基板１との接触を避けるために絶縁膜を介して引き回す。このような第３電極３１は、例えば、ＡｕＳｂ合金、ＡｕＧｅ合金やＮｉ系合金等を用いて、その厚さが０．５〜５μｍで形成されている。

第３電極３１および第４電極３２は、図示しない外部の駆動回路に接続されており、両電極間に順方向電圧を印加することによって、第１導電型クラッド層と第２導電型クラッド層とでｐｎ接合を形成する発光ダイオード３に電流が供給され、活性層が発光するようになっている。

なお、前述の絶縁膜は、例えば、ＳｉＮ_ｘ、ＳｉＯ_２等の無機絶縁膜や、ポリイミド等の有機絶縁膜等を用い、その厚さが０．１〜５μｍで形成されている。

（第１凹部１ｘ，第２凹部１ｙ）
次に、半導体基板１に設けられる、第1凹部１ｘ，第２凹部１ｙについて説明する。

半導体基板１の第１主面１ａには第１凹部１ｘが、第２主面１ｂには第２凹部１ｙが、それぞれ形成されている。この第１凹部１ｘ，第２凹部１ｙは、第１主面１ａに垂直な方向から透視したときに、フォトダイオード２と発光ダイオードとの間に設けられる。言い
換えると、フォトダイオード２および発光ダイオード３は、第１凹部１ｘおよび第２凹部１ｙが形成された凹部形成領域１１の外側に、凹部形成領域１１を挟むように形成されている。

そして、第１凹部１ｘの深さと第２凹部１ｙの深さとの合計は、半導体基板１の厚みよりも大きくなっている。ここで、第１凹部１ｘの深さとは、第１主面１ａから最も深さ方向に離れた位置までの深さをいい、第２凹部１ｙの深さとは、第２主面１ｂから最も深さ方向に離れた位置までの深さをいうものとする。

言い換えると、半導体基板１を側面方向から透視状態で確認したときに、第１凹部１ｘと第２凹部１ｙとで重複部を有するものとする。

第１凹部１ｘ，第２凹部１ｙの形状は特に限定されず、断面視で矩形状であってもよいし、放物線状であてもよいし、多角形状であってもよい。第１凹部１ｘ，第２凹部１ｙは相似形状であってもよいし、全く異なる形状であってもよい。同様に、それぞれの大きさも適宜自由に設計できる。

ここで、第１凹部１ｘ，第２凹部１ｙは、発光ダイオード３とフォトダイオード２とが対向する部分に連続して設けられればよい。発光ダイオード３およびフォトダイオード２が複数ある場合には、発光ダイオード３に対して、複数のフォトダイオード２のうち最も近接配置されているフォトダイオード２との間に設ければよいが、この例では、発光ダイオード３が形成された領域とフォトダイオード２が形成された領域とを区切るように、半導体基板１の一側面から他方側面まで連続して設けられている。

（受発光素子１０）
上述の構成を有する受発光素子１０によれば、以下のような優れた効果を奏するものとなる。

まず、本実施形態によれば、半導体基板１に直接、発光ダイオード３およびフォトダイオード２を作りこんでいるので、別部品を基板上に実装するものに比べ、大幅に小型化することができ、狭ピッチでアレイ化が可能となる。また、アレイ化した場合には受光量の測定量の平均化が可能となる。

さらに、第１凹部１ｘおよび第２凹部１ｙによりフォトダイオード２への意図せぬ漏れ電流の流入を低減することができる。この効果について以下、詳述する。

従来までは、フォトダイオード２に流入する漏れ電流は、外部の駆動回路から発光ダイオード３へ供給された電流が半導体基板１の表面（第１主面１ａ）を伝達するものと推定されていた。しかしながら、発明者らが鋭意検討を重ねた結果、フォトダイオード２へ流入する漏れ電流は、基板表面を伝うものではなく、発光ダイオード３の発光に伴い、バッファ層４の界面に蓄積される正孔が、半導体基板１を拡散することによることを見出した。

図２に、漏れ電流のフォトダイオード２と発光ダイオード３との距離依存性を測定した結果を示す。図２において、縦軸は漏れ電流の大きさ（単位：Ａ）を示し、横軸は、フォトダイオード２と発光ダイオード３との距離（単位：ｍｍ）を示す。漏れ電流が半導体基板２表面を伝達するものである場合には、漏れ電流の大きさはフォトダイオード２と発光ダイオード３との距離が大きくなるに連れて小さくなるはずである。しかしながら、図２からも明らかなように、フォトダイオード２と発光ダイオード３とが一定距離以上離れる場合には、漏れ電流の大きさが距離に依存せずに一定の値をとる。このことから、漏れ電
流の要因は、発光ダイオード３の下部に発生した正孔が半導体基板２中を拡散することであることを見出した。すなわち、正孔が、発光ダイオード３の下部を中心として３次元的に同心円状に拡散して漏れ電流となることを見出した。これは、バッファ層４が第２不純物を有し、かつバッファ層４に電圧が印加される場合に初めて生じるものである。この例では、フォトダイオード２を駆動させるために半導体基板１が設定される電位と、発光ダイオード３の駆動（発光）により変化する第１導電型コンタクト層の電位（第３電極３１が接続される電位）との差分で、バッファ層４に電圧が印加された状態となり、正孔が発生する。

このようなメカニズムにより生じる漏れ電流は、半導体基板１の第１主面１ａ側のみにおいて電流を遮断するような構成を設けても、厚み方向からの正孔の拡散を抑制することはできない。このため、本実施形態においては、第１主面１ａ側に設けた第１凹部１ｘと第２主面１ｂ側に設けた第２凹部１ｙとにより、両主面側から正孔の拡散を抑制することができるので、漏れ電流を低減することができる。すなわち、正孔が同心円状に均一に拡散することを抑制するとともに、厚み方向における正孔拡散の経路を迂回させることで、フォトダイオード２に到達する前に正孔の再結合を促進することができる。

特に、本実施形態によれば、第１主面１ａに垂直な方向から透視したときに、第１凹部１ｘが第２凹部１ｙに比べ発光ダイオード３に近い側に配置されている。発光ダイオード３からフォトダイオード２までをつなぐ直線の経路が最も正孔の拡散距離が短くなるため、正孔が再結合する前にフォトダイオード２に到達する可能性がある。これに対して、本実施形態のような構成により、再結合前の正孔が比較的多い位置で第１凹部１ｘにより経路を遮断するとともに、正孔拡散経路を迂回させることで、効果的に漏れ電流を低減することができる。

また、バッファ層４が第１導電型を呈することから、第２導電型を呈する場合に比べて発生する正孔の量を低減することができるので漏れ電流の発生量を低減することができる。

さらに、第１凹部１ｘおよび第２凹部１ｙの存在に拘わらず、受発光素子１０は１つの半導体基板２に全ての構成が作り込まれ、接合剤等を用いずに一体的に形成されたものであるため、個別に実装、位置合わせをする必要がなく、高い位置精度を保つことができるものとなる。

以上より、小型化が可能であり、高位置精度を保ち、かつ、漏れ電流の少ない受発光素子１０を提供することができる。

（変形例：第１凹部１ｘ，第２凹部１ｙ）
第１凹部１ｘおよび第２凹部１ｙの形状、相対位置関係等は上述の例に限定されない。図３（ａ），（ｂ）に変形例を示す。図３（ａ），（ｂ）は受発光素子１０のうち、凹部形成領域１１近傍を示す要部拡大断面図である。

例えば、図３（ａ）に示すように、第１凹部１ｘおよび第２凹部１ｙの少なくとも一方に絶縁材料５を充填させてもよい。絶縁材料５としては、ＳｉＮ_ｘ、ＳｉＯ_２等の無機絶縁膜や、ポリイミド，エポキシ等の有機絶縁膜、永久レジスト等を用いることができる。図３（ａ）に示す例では、第２凹部１ｙに絶縁材料５を充填させ、絶縁材料５の露出面と第２主面１ｂとが段差のない同一面を形成している。

このように構成することにより、半導体基板１の第２主面１ｂ側を凹凸のない平坦面とすることができるので、普通のシリコンウェハプロセスに適用することができる。また、
第２凹部１ｙに絶縁材料５が充填されているため、第２凹部１ｙの存在による半導体基板１の強度低下を抑制することができる。一方で、絶縁材料５により、正孔の拡散経路を遮断することができるので漏れ電流の低減効果は維持することができる。

特に、図３（ａ）に示す例では、第１主面１ａに垂直な方向から透視したときに、第１凹部１ｘが第２凹部１ｙに完全に重なるように形成されている。言い換えると、第１主面１ａに垂直な方向から透視したときに、第２凹部１ｙの内側に第１凹部１ｘが形成されている。さらに言い換えると、第１凹部１ｘの底部全面において絶縁材料５が露出した構成となっている。このような構成とすることにより、発光ダイオード３からフォトダイオード２までの正孔の拡散経路を遮断することができる。これにより、図１に示すような、発光ダイオード３からフォトダイオード２までの正孔の拡散経路を迂回させることで長距離化する場合よりも、より効果的に漏れ電流を低減させることができる。

また、図３（ｂ）に示すように、第１主面１ａに垂直な方向から透視したときに、第１凹部１ｘと第２凹部１ｙとは一部のみで重複するように配置し、第２凹部１ｙに絶縁材料５を充填させてもよい。この場合にも、発光ダイオード３からフォトダイオード２までの正孔の拡散経路を遮断することができる。さらに、一部において半導体基板２の連続性が保たれているため、半導体基板１の強度を保つことができるので好ましい。

なお、図３（ａ），（ｂ）に示す例では、絶縁材料５を第２凹部１ｙのみに充填させた例を示したが、第１凹部１ｘのみに充填してもよいし、第１凹部１ｘおよび第２凹部１ｙの双方に充填してもよい。第１凹部１ｘに充填する場合には、第１主面１ａと絶縁材料５の露出面との間に段差が生じてもよい。また、図３（ａ），（ｂ）に示す例では、第１主面１ａに垂直な方向から透視したときに、第１凹部１ｘと第２凹部１ｙとの少なくとも一部が重複している例を用いて説明したが、図１に示すような、第１凹部１ｘと第２凹部１ｙとが重複しない構成において絶縁材料５を充填させてもよい。

また、第１凹部１ｘの深さを第２凹部１ｙの深さよりも小さくしてもよい。このように構成することで、第１主面１ａの反り、うねりを低減し、半導体基板１上に作り込むフォトダイオード２および発光ダイオード３の位置精度を高めることができる。

また、第１凹部１ｘの幅と第２凹部１ｙの幅とを異ならせてもよい。その場合には、絶縁材料５が充填される側の凹部の幅を他方の凹部の幅よりも大きくすればよい。半導体基板１の強度を保つことができるからである。

さらに、第１凹部１ｘ，第２凹部１ｙはがそれぞれ１個の場合を例示したが、複数個設けてもよい。その場合には、側方からの断面視で、櫛歯が互いに噛み合うように交互に配置することが好ましい。

また、第１凹部１ｘと第２凹部１ｙとの深さ方向における重複の割合については、迂回経路長が、少数キャリア（この例では正孔）の再結合時間が迂回経路長を少数キャリアの拡散速度で割ったものよりも小さくなるような関係を満たすように適宜調整すればよい。また、半導体基板１の強度を保つためにも、第１凹部１ｘと第２凹部１ｙとの第１主面１ａと平行な平面における離間距離、第１凹部１ｘと第２凹部１ｙとの深さを足し合わせたものを半導体基板１の基板厚みに対してどの位大きくするかを適宜決定する必要がある。

（受発光素子の製造方法）
次に、以上のように構成された受発光素子１０の製造方法の一例を図４（ａ）〜図４（ｃ），図５（ａ）〜図５（ｃ）を用いて説明する。図４は、受発光素子１０の製造方法の各工程を示す平面図および断面図であり、図５は、図４に続く各工程を示す断面図である。

この例では、１つの半導体ウェハから複数の受発光素子１０を形成する場合を例に説明する。このため、後の半導体基板１となる半導体ウェハ１Ａに各構成要素を作り込むものとし、半導体基板１を半導体ウェハ１Ａに置き換えて説明を行なう。ただし、この例に限らず、半導体ウェハから１つの受発光素子１０を形成してもよい。

（第２凹部形成工程）
まず、第１主面１Ａａと第２主面１Ａｂとを有する第１導電型の半導体ウェハ１Ａ（後の半導体基板１）を準備する。この例では、半導体ウェハ１Ａとしてシリコンウェハを準備する。

そして、図４（ａ）に示すように、この半導体ウェハ１Ａの第２主面１Ａｂに第２凹部１ｙを形成する。この例では、上面視で直線状の第２凹部１ｙを複数個並列配置して形成している。第２凹部１ｙは、ダイシング等による切削加工により形成してもよいし、レーザー加工により形成してもよいし、フォトマスク等を用いてエッチングすることにより形成してもよい。この例では、ダイシング加工により刃先を半導体ウェハ１Ａの厚みの約２／３強まで切り込むように位置調整を行なって第２凹部１ｙを形成している。

（充填工程）
次に、図４（ｂ）に示すように、半導体ウェハ１Ａの第２凹部１ｙに絶縁材料５を充填する。具体的には、硬化前の絶縁性樹脂を半導体ウェハ１Ａの第２主面１Ａｂに塗布またはポッティングし、第２凹部１ｙに絶縁性樹脂を充填させた後に、スキージ等で余剰分を取り除き、第２主面１Ａｂを平坦化する。これにより、絶縁性樹脂の露出面と第２主面１Ａｂとを段差のない同一面とすることができる。その後、絶縁性樹脂を硬化させ第２凹部１ｙに充填された絶縁材料５を形成する。なお、第２凹部１ｙに絶縁材料５を充填させるには、ディスペンサーにより個別注入することもできる。また、絶縁性樹脂を硬化後に、余剰の絶縁性樹脂を取り除き平坦化を行なうことで、第２主面１Ａｂと絶縁材料５の露出面とを同一面とするようにしてもよい。

（第1凹部形成工程）
次に、図４（ｃ）に示すように、半導体ウェハ１Ａの第１主面１Ａａに第１凹部１ｘを形成する。この例では、上面視で直線状の第１凹部１ｘを複数個並列配置して形成している。第１凹部１ｘは、ダイシング等による切削加工により形成してもよいし、レーザー照射により形成してもよいし、フォトマスク等を用いてエッチングすることにより形成してもよい。この例では、ダイシング加工により刃先を半導体ウェハ１Ａの厚みの約１／３まで切り込むように位置調整を行なって第１凹部１ｘを形成している。

さらに、この例では、第１凹部１ｘを、第２凹部１ｙ内に充填された絶縁材料５が露出するように形成している。より具体的には、第１主面１Ａａ側から半導体ウェハ１Ａの一部を除去し、第２凹部１ｙまで到達するとともに、第２凹部１ｙ内に充填された絶縁材料５の一部を除去する。すなわち、第１凹部１ｘの形成により、第２凹部１ｙを構成する内壁面の一部を除去し、第２凹部１ｙの輪郭を変化させることになる。

このように構成することにより、第１主面１Ａａに垂直な方向から透視したときに、第１凹部１ｘと第２凹部１ｙとの一部が重なるようになる。なお、図４（ｃ）に示す例では、第１凹部１ｘと第２凹部１ｙとの位置関係を明確にするために、第２凹部１ｙが形成された位置を破線で示している。

ここで、第１主面１Ａａに垂直な方向から透視したときに第１凹部１ｘと第２凹部１ｙ
との組み合わせを少なくとも１つ有する領域を凹部形成領域１１とする。凹部形成領域１１は、１つの第１凹部１ｘと１つの第２凹部１ｙとの組み合わせであってもよいし、第１凹部１ｘと第２凹部１ｙとの組み合わせが複数組あってもよい。

（受光部形成工程）
次に、図５（ａ）に示すように、半導体ウェハ１Ａの第１主面１Ａａに垂直な方向から透視したときに、第１凹部１ｘおよび第２凹部１ｙが形成された凹部形成領域１１の外側において、半導体ウェハ１Ａの第１主面１Ａａに第１不純物を拡散させて第２導電型を呈する第２導電型半導体部２１を形成してフォトダイオード２を形成する。

ここで、凹部形成領域１１は、少なくとも１つの第１凹部１ｘと第２凹部１ｙとの組み合わせを含む領域であり、その組み合わせは１つでも２以上であってもよい。

第２導電型半導体部２１の形成は、例えば、フォトレジスト等で形成したマスクに開口部を形成し、この開口部から露出する半導体ウェハ１Ａの第１主面１Ａａに熱拡散，イオン打ち込み等で第１不純物を拡散させればよい。

フォトダイオード２を駆動させるための第１電極２２，第２電極２３は、以下の通り形成する。すなわち、フォトレジスト膜を塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、抵抗加熱蒸着法やスパッタリング法等を用いて、第１電極２２および第２電極２３を形成するための合金膜を形成する。そして、リフトオフ法を用いて、フォトレジストを除去するとともに、各電極２２，２３を所望の形状に形成する。

（発光部形成工程）
次に、図５（ｂ）に示すように、半導体ウェハ１Ａの第１主面１Ａａにバッファ層４を介して発光ダイオード３を形成する。

具体的には、半導体ウェハ１Ａの第１主面１Ａａに垂直な方向から透視したときに、フォトダイオード２を形成した領域に対して、凹部形成領域１１を挟んだ反対側の領域に発光ダイオードを形成する。

バッファ層４，発光ダイオード３を構成する各半導体層はＭＯＣＶＤ法を用いて順次積層する。そして、積層された半導体層上に図示しないフォトレジストを塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、ウェットエッチング法により、発光ダイオード３を形成する。なお、このとき、第１導電型コンタクト層の上面が露出するように、２段階でエッチングを行う。その後、フォトレジストを除去する。

発光ダイオード３を駆動する第３電極３１，第４電極３２は、第１電極２２，第２電極２３と同様に形成することができる。

なお、本実施形態では、後に半導体ウェハ１Ａを分断する工程を有する。このため、この段階ではみかけ上、フォトダイオード２と発光ダイオード３とが凹部形成領域１１を介さずに隣接しているように見える部位もあるが、後に分断するため問題ない。フォトダイオード２と少なくとも１つの発光ダイオード３との間に凹部形成領域１１が存在すればよい。

（分断工程）
次に、図５（ｃ）に示すように、上述の各工程を経た半導体ウェハ１Ａを少なくとも１つの凹部形成領域１１，これを挟んで配置された少なくとも一対の、フォトダイオード２および発光ダイオード３の組み合わせを含む個片に分断する。個片に分断する手法として
は、通常のダイシングを採用することができる。

このようにして分断された個片の各々が、半導体基板１にフォトダイオード２,発光ダ
イオード３が作り込まれた受発光素子１０となる。

以上より、図１に示す受発光素子１０を製造することができる。上述の手法により、半導体プロセスの前に予め第１凹部１ｘ，第２凹部１ｙを形成することができるので、生産性の高いものとすることができる。

また、上述の製造方法によれば、個々の受発光素子１０はその向かい合う両側面に第１凹部１ｘ，第２凹部１ｙが露出するものとなる。このため、フォトダイオード２、と発光ダイオード３とを確実に分離することができ、高精度の受発光素子を提供することができる。

本発明は上述の実施形態に限定されることなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。

例えば、上述の例では、発光ダイオード３およびフォトダイオード２が単数の場合を例に説明したが、複数個有し、それらがアレイ状，マトリックス上に形成されていてもよい。特にアレイ状に形成されている場合には、第１凹部１ｘ，第２凹部１ｙが伸びる方向に沿って列状に配列されていることが好ましい。

また、上記実施形態では、フォトダイオード２はｐｎ型としたが、ＰＩＮ型のフォトダイオードを構成してもよい。

また、第１導電型および第２導電型を逆としてもよい。

１ 半導体基板
２ フォトダイオード
２１ 第２導電型半導体領域
３ 発光ダイオード
４ バッファ層
５ 絶縁材料
１０ 受発光素子

Claims (8)

1. 第１主面と第２主面とを有する第１導電型の半導体基板と、
   前記半導体基板の前記第１主面に第１不純物がドーピングされて形成された第２導電型半導体部を含むフォトダイオードと、
   前記半導体基板の前記第１主面に第２不純物を含むバッファ層を介して積層された半導体層の積層体からなる発光ダイオードと、を備え、
   前記半導体基板は、前記第１主面に垂直な方向から透視したときに、前記フォトダイオードと前記発光ダイオードとの間に、前記第１主面に設けられた第１凹部と、前記第２主面に設けられた第２凹部とを有し、
   前記第１凹部の深さと前記第２凹部の深さとの合計が前記半導体基板の厚みよりも大きい、受発光素子。
2. 前記第１凹部は、前記第１主面に垂直な方向から透視したときに、前記第２凹部よりも前記発光ダイオード側に位置する、請求項１記載の受発光素子。
3. 前記第１凹部および前記第２凹部の少なくとも一方に充填された絶縁部材を有する、請求項１または２に記載の受発光素子。
4. 前記第１凹部は、前記第１主面に垂直な方向から透視したときに、前記第２凹部と重複する箇所を有する、請求項３に記載の受発光素子。
5. 前記バッファ層は、第１導電型である、請求項１乃至４のいずれかに記載の受発光素子。
6. 前記絶縁部材は、前記第２凹部のみに充填させている、請求項３に記載の受発光素子。
7. 第１主面と第２主面とを有する第１導電型の半導体基板の前記第２主面に第２凹部を形成する第2凹部形成工程と、
   前記第２凹部に対して、前記第２主面と同一面となるように絶縁材料を充填する充填工程と、
   前記半導体基板の前記第１主面に第１凹部を形成する第１凹部形成工程と、
   前記半導体基板の前記第１主面に垂直な方向から透視したときに、前記第１凹部および前記第２凹部が形成された凹部形成領域の外側において、前記半導体基板の前記第１主面に第１不純物を拡散させて第２導電型を呈する第２導電型半導体部を形成してフォトダイオードを形成する受光部形成工程と、
   前記半導体基板の前記第１主面に垂直な方向から透視したときに、前記フォトダイオードが形成された領域に対して前記凹部形成領域を挟んだ反対側において、前記半導体基板の前記第１主面に、第２不純物を含むバッファ層を介して半導体層を積層させてなる積層体からなる発光ダイオードを形成する発光部形成工程と、を含む受発光素子の製造方法。
8. 前記第１凹部形成工程は、前記第２凹部内の前記絶縁材料が露出するように形成する、請求項７記載の受発光素子の製造方法。