JP2009224011A - 不揮発性メモリ素子のテスト方法 - Google Patents
不揮発性メモリ素子のテスト方法 Download PDFInfo
- Publication number
- JP2009224011A JP2009224011A JP2008156982A JP2008156982A JP2009224011A JP 2009224011 A JP2009224011 A JP 2009224011A JP 2008156982 A JP2008156982 A JP 2008156982A JP 2008156982 A JP2008156982 A JP 2008156982A JP 2009224011 A JP2009224011 A JP 2009224011A
- Authority
- JP
- Japan
- Prior art keywords
- data
- verification
- latch
- node
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】 ウェーハ状態である不揮発性メモリ素子のテスト方法において、前記不揮発性メモリ素子の全体メモリセルに対する消去および第1検証を行う段階と、前記第1検証結果を格納しているページバッファのデータ格納された第1ラッチのデータを第2ラッチに格納し、前記第1ラッチのデータを、検証パスを示すデータに設定する段階と、前記全体メモリセルに対するソフトプログラムおよび第2検証を行う段階とを含む、不揮発性メモリ素子のテスト方法を提供する。
【選択図】 図5
Description
310…メモリセルアレイ
320…ページバッファ部
330…Yデコーダ
340…Xデコーダ
350…電圧提供部
360…制御部
Claims (12)
- ウェーハ状態である不揮発性メモリ素子のテスト方法において、
前記不揮発性メモリ素子の全体メモリセルに対する消去および第1検証を行う段階と、
前記第1検証結果を格納しているページバッファのデータ格納された第1ラッチのデータを第2ラッチに格納し、前記第1ラッチのデータを、検証パスを示すデータに設定する段階と、
前記全体メモリセルに対するソフトプログラムおよび第2検証を行う段階と、
を含むことを特徴とする、不揮発性メモリ素子のテスト方法。 - 前記第1検証のための第1検証電圧は、前記第2検証のための第2検証電圧よりも低い電圧であることを特徴とする、請求項1に記載の不揮発性メモリ素子のテスト方法。
- 前記全体消去動作の前に電源テストを行うことを特徴とする、請求項1に記載の不揮発性メモリ素子のテスト方法。
- 前記ページバッファのデータを設定することは、
前記第1検証結果が格納された前記第1ラッチのデータを前記第2ラッチに伝達する段階と、
前記第1ラッチのデータを検証パスデータに変更する段階と、
を含むことを特徴とする、請求項1に記載の不揮発性メモリ素子のテスト方法。 - 前記第1ラッチのデータを検証パスデータに変更するために、前記第2ラッチに伝達されたデータを反転させて前記ページバッファのセンシングノードに伝達し、前記センシングノードの電圧レベルに応じて前記第1ラッチのデータを変更することを特徴とする、請求項4に記載の不揮発性メモリ素子のテスト方法。
- 前記第2検証は、前記メモリセルのいずれか一つでもパスされると中断することを特徴とする、請求項1に記載の不揮発性メモリ素子のテスト方法。
- ウェーハ状態である不揮発性メモリ素子のテスト方法において、
前記不揮発性メモリ素子の全体メモリセルに対する消去および第1検証をページバッファの第1ラッチで行う段階と、
前記第1ラッチに格納されたデータを前記ページバッファのセンシングノードを介して前記ページバッファの第2ラッチに伝達する第1伝達段階と、
前記第2ラッチのデータを、検証パス結果を示すデータに設定する段階と、
前記メモリセルに対するソフトプログラムおよび第2検証を行う段階と、
を含むことを特徴とする、不揮発性メモリ素子のテスト方法。 - 前記全体消去動作の前に電源テストを行うことを特徴とする、請求項7に記載の不揮発性メモリ素子のテスト方法。
- 前記第2ラッチに検証パス結果データを設定するために、前記第2ラッチのデータを前記センシングノードを介して前記第1ラッチに伝達することを特徴とする、請求項7に記載の不揮発性メモリ素子のテスト方法。
- 前記第1検証のための第1検証電圧は、前記第2検証のための第2検証電圧よりも低い電圧であることを特徴とする、請求項7に記載の不揮発性メモリ素子のテスト方法。
- 前記第1伝達段階によって、前記第1ラッチに格納されたデータを用いてリペア動作を行うことを特徴とする、請求項7に記載の不揮発性メモリ素子のテスト方法。
- 前記第2検証は、前記メモリセルのいずれか一つでもパスされると中断することを特徴とする、請求項7に記載の不揮発性メモリ素子のテスト方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080023838A KR100938045B1 (ko) | 2008-03-14 | 2008-03-14 | 불휘발성 메모리 소자의 테스트 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224011A true JP2009224011A (ja) | 2009-10-01 |
Family
ID=40983777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156982A Pending JP2009224011A (ja) | 2008-03-14 | 2008-06-16 | 不揮発性メモリ素子のテスト方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7697341B2 (ja) |
JP (1) | JP2009224011A (ja) |
KR (1) | KR100938045B1 (ja) |
CN (1) | CN101533673B (ja) |
DE (1) | DE102008002237B4 (ja) |
TW (1) | TWI369685B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100933838B1 (ko) * | 2008-03-10 | 2009-12-24 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 테스트 방법 |
KR101069013B1 (ko) * | 2010-07-09 | 2011-09-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 동작 방법 |
US8482987B2 (en) | 2010-09-02 | 2013-07-09 | Macronix International Co., Ltd. | Method and apparatus for the erase suspend operation |
KR101162000B1 (ko) * | 2010-12-30 | 2012-07-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
CN102610280B (zh) * | 2011-01-20 | 2015-05-27 | 北京兆易创新科技股份有限公司 | 修复存储芯片的方法和装置、存储芯片 |
KR101184803B1 (ko) * | 2011-06-09 | 2012-09-20 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 프로그램 방법 |
CN102890971B (zh) * | 2012-10-22 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 存储器的可靠性测试方法 |
US10825529B2 (en) | 2014-08-08 | 2020-11-03 | Macronix International Co., Ltd. | Low latency memory erase suspend operation |
CN105989899B (zh) * | 2015-03-05 | 2019-04-02 | 旺宏电子股份有限公司 | 存储器修补方法及其应用元件 |
US11522724B2 (en) * | 2017-12-11 | 2022-12-06 | International Business Machines Corporation | SRAM as random number generator |
CN108683423B (zh) * | 2018-05-16 | 2022-04-19 | 广东工业大学 | 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3859912B2 (ja) * | 1999-09-08 | 2006-12-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100437461B1 (ko) * | 2002-01-12 | 2004-06-23 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 |
CN100365787C (zh) * | 2003-07-29 | 2008-01-30 | 华为技术有限公司 | 支持写缓冲的flash内部单元测试方法 |
KR100642911B1 (ko) * | 2004-11-30 | 2006-11-08 | 주식회사 하이닉스반도체 | 페이지 버퍼 및 이를 이용한 플래쉬 메모리 소자의 검증방법 |
US7403428B2 (en) * | 2005-03-31 | 2008-07-22 | Sandisk Corporation | Systems for erasing non-volatile memory utilizing changing word line conditions to compensate for slower erasing memory cells |
-
2008
- 2008-03-14 KR KR1020080023838A patent/KR100938045B1/ko active IP Right Grant
- 2008-06-04 TW TW097120666A patent/TWI369685B/zh active
- 2008-06-05 DE DE102008002237A patent/DE102008002237B4/de active Active
- 2008-06-11 US US12/136,798 patent/US7697341B2/en active Active
- 2008-06-16 JP JP2008156982A patent/JP2009224011A/ja active Pending
- 2008-11-07 CN CN200810176503.9A patent/CN101533673B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
DE102008002237B4 (de) | 2012-04-05 |
KR20090098438A (ko) | 2009-09-17 |
TW200939227A (en) | 2009-09-16 |
CN101533673A (zh) | 2009-09-16 |
CN101533673B (zh) | 2012-07-04 |
DE102008002237A1 (de) | 2009-09-24 |
US7697341B2 (en) | 2010-04-13 |
TWI369685B (en) | 2012-08-01 |
KR100938045B1 (ko) | 2010-01-21 |
US20090231927A1 (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100938045B1 (ko) | 불휘발성 메모리 소자의 테스트 방법 | |
US7796438B2 (en) | Flash memory device and method of programming the same | |
JP2006236553A (ja) | 不揮発性メモリ装置およびそのページバッファ動作方法 | |
US20080080242A1 (en) | Flash memory device and erase method using the same | |
JP2012133833A (ja) | 不揮発性半導体記憶装置 | |
JP6102146B2 (ja) | 半導体記憶装置 | |
JP5085058B2 (ja) | プログラムの検証読み取り中に列スキャンを通じてプログラム時間を短縮させうるフラッシュメモリ装置のプログラム方法 | |
KR100713983B1 (ko) | 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법 | |
US8634261B2 (en) | Semiconductor memory device and method of operating the same | |
JP6115882B1 (ja) | 半導体記憶装置 | |
KR100953055B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
KR100933838B1 (ko) | 불휘발성 메모리 소자의 테스트 방법 | |
KR100943141B1 (ko) | 불휘발성 메모리 소자의 프로그램 방법 | |
JP2008090995A (ja) | フラッシュメモリ装置及びその消去方法 | |
KR20120069115A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
KR101193277B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
TWI451440B (zh) | 字元線解碼器電路裝置及方法 | |
KR100908541B1 (ko) | 불휘발성 메모리 소자의 카피백 프로그램 방법 | |
US20240105272A1 (en) | Semiconductor memory device | |
KR20120069114A (ko) | 반도체 장치의 프로그램 방법 | |
KR100538382B1 (ko) | 낸드형 플래시 메모리 소자의 캐쉬 프로그램 검증 방법 | |
JPH10125081A (ja) | 不揮発性半導体メモリ | |
KR20090000409A (ko) | 페이지 버퍼 회로 및 이를 구비한 플래시 메모리 소자 | |
KR20120024387A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
KR20090055798A (ko) | 불휘발성 메모리 소자와 페이지 버퍼 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130709 |