JP2006236553A - 不揮発性メモリ装置およびそのページバッファ動作方法 - Google Patents
不揮発性メモリ装置およびそのページバッファ動作方法 Download PDFInfo
- Publication number
- JP2006236553A JP2006236553A JP2006006351A JP2006006351A JP2006236553A JP 2006236553 A JP2006236553 A JP 2006236553A JP 2006006351 A JP2006006351 A JP 2006006351A JP 2006006351 A JP2006006351 A JP 2006006351A JP 2006236553 A JP2006236553 A JP 2006236553A
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch unit
- memory device
- node
- program operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G7/00—Connections between parts of the scaffold
- E04G7/30—Scaffolding bars or members with non-detachably fixed coupling elements
- E04G7/302—Scaffolding bars or members with non-detachably fixed coupling elements for connecting crossing or intersecting bars or members
- E04G7/303—Scaffolding bars or members with non-detachably fixed coupling elements for connecting crossing or intersecting bars or members the added coupling elements are only fixed at one of the bars or members to connect
- E04G7/305—Scaffolding bars or members with non-detachably fixed coupling elements for connecting crossing or intersecting bars or members the added coupling elements are only fixed at one of the bars or members to connect without tying means for connecting the bars or members
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
- E04G21/32—Safety or protective measures for persons during the construction of buildings
- E04G21/3204—Safety or protective measures for persons during the construction of buildings against falling down
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G7/00—Connections between parts of the scaffold
- E04G7/30—Scaffolding bars or members with non-detachably fixed coupling elements
- E04G7/32—Scaffolding bars or members with non-detachably fixed coupling elements with coupling elements using wedges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】複数のページバッファのそれぞれは、プログラム動作の際に作動状態にされてプログラムされるべきデータをラッチする第1ラッチ部および第2ラッチ部と、プログラム動作の際に第1ラッチ部から伝達されて第2ラッチ部にラッチされたプログラムされるべきデータをセンシングラインを介してビットラインのうち選択されたビットラインに伝送するデータ伝送部と、第2ラッチ部とセンシングラインとの間に接続され、コピーバックプログラム動作を行うコピーバックプログラム部とを含み、第1ラッチ部は、プログラム動作の際にのみ作動状態にされ、コピーバックプログラム動作の際には非作動状態にされ、第2ラッチ部は、コピーバックプログラム動作とプログラム動作の際に作動状態にされる。
【選択図】図4
Description
20、200 … ページバッファ
21、210 … ビットライン選択バイアス部
22、220 … プリチャージ部
23、240 … メインラッチ
24、250 … キャッシュラッチ
230 … コピーバックプログラム部
30、300 … カラム選択部
Claims (13)
- ワードラインとビットラインとの各交差領域に配置されるメモリセルを有するメモリセルアレイと、センシングラインを介して前記メモリセルアレイと連結される複数のページバッファとを備えてなり、
前記複数のページバッファのそれぞれは、プログラム動作の際に全て作動状態にされてプログラムされるべきデータをラッチするための第1ラッチ部および第2ラッチ部と、プログラム動作の際に前記第1ラッチ部から伝達されて前記第2ラッチ部にラッチされたプログラムされるべきデータを前記センシングラインを介して前記ビットラインのうち選択されたビットラインに伝送するデータ伝送部と、前記第2ラッチ部と前記センシングラインとの間に接続され、コピーバックプログラム動作を行うコピーバックプログラム部とを含み、
前記第1ラッチ部は、プログラム動作の際にのみ作動状態にされ、コピーバックプログラム動作の際には非作動状態にされ、前記第2ラッチ部は、コピーバックプログラム動作とプログラム動作の際に作動状態にされる
不揮発性メモリ装置。 - 請求項1に記載の不揮発性メモリ装置において、
前記コピーバックプログラム動作の際には、前記第2ラッチ部が前記メモリセルのうち問題の発生したメモリセルにプログラムされたデータを前記ビットラインのうち選択されたビットラインと前記センシングラインを介して読み出してラッチし、前記コピーバックプログラム部が前記第2ラッチ部の第1ノードおよび第2ノードのうち第1ノードにラッチされた前記読み出されたデータを反転させて前記センシングラインを介して前記選択ビットラインに伝送し、前記メモリセルのうち正常的なメモリセルに再プログラムするようにする
ことを特徴とする不揮発性メモリ装置。 - 請求項1または2に記載の不揮発性メモリ装置において、
前記コピーバックプログラム部は、コピーバックプログラム動作の際に前記第2ラッチ部の第1ノードおよび第2ノードのうち前記第1ノードのデータを反転させる反転素子と、前記反転素子から前記反転されたデータの入力を受けて前記センシングラインを介して前記選択ビットラインに伝達する伝達素子とを含む
ことを特徴とする不揮発性メモリ装置。 - 請求項1に記載の不揮発性メモリ装置において、
前記第1ラッチ部は、プログラム動作の際に外部から伝送されるプログラムされるべきデータをラッチするラッチ回路と、
前記第1ラッチ部の第1ノードおよび第2ノードに接続され、前記プログラムされるべきデータを前記第1ラッチ部に伝達するデータ入力部と、
プログラム動作の際に前記第1ラッチ部の前記第1ノードのデータを前記センシングラインを介して前記第2ラッチ部に伝達するデータ伝達部とを含む
ことを特徴とする不揮発性メモリ装置。 - 請求項1に記載の不揮発性メモリ装置において、
前記第2ラッチ部は、コピーバックプログラム動作とノーマルプログラム動作の際に前記センシングノードの電圧レベルに応答してデータをラッチするラッチ回路と、
コピーバックプログラム動作、ノーマルプログラム動作または読出し動作の際に前記センシングノードの電圧レベルに応答して前記ラッチ回路の第1ノードおよび第2ノードのうち前記第1ノードをディスチャージさせるディスチャージ部とを含む
ことを特徴とする不揮発性メモリ装置。 - 請求項1に記載の不揮発性メモリ装置において、
前記データ伝送部は、プログラム動作の際に駆動され、前記第2ラッチ部の第2ノードのデータを前記センシングラインを介して前記ビットラインのうち選択されたビットラインに伝送して前記メモリセルにプログラムするようにするプログラム用スイッチング素子と、
読出し動作の際に駆動され、前記第2ラッチ部の第1ノードおよび第2ノードのうち第2ノードのデータを読み出してデータラインを介して外部に伝達する読出し用スイッチング素子とを含む
ことを特徴とする不揮発性メモリ装置。 - 請求項1に記載の不揮発性メモリ装置であって、さらに、
プログラム検証動作の際に前記第2ラッチ部の第1ノードおよび第2ノードのうち第2ノードのデータを読み出してプログラムのパス/フェイルを検証する検証用スイッチング素子を備えてなる
ことを特徴とする不揮発性メモリ装置。 - 請求項1に記載の不揮発性メモリ装置において、
前記ページバッファは、前記メモリセルにプログラムされたデータを読み出すときに前記センシングラインをプリチャージさせるプリチャージ部と、前記ビットラインのいずれか一つを選択し、前記選択されたビットラインを前記センシングラインと連結させるビットライン選択バイアス部とをさらに含む
ことを特徴とする不揮発性メモリ装置。 - ワードラインとビットラインとの各交差領域に配置されるメモリセルを有するメモリセルアレイと、センシングラインを介して前記メモリセルアレイに接続され、第1ラッチ部および第2ラッチ部をそれぞれ有する複数のページバッファとを備えてなる不揮発性メモリ装置のページバッファ動作方法であって、
プログラム動作の際には、前記第1ラッチ部と第2ラッチ部の両者を作動状態にさせてプログラム動作を行い、コピーバックプログラムの際には、前記第1ラッチ部を非作動状態にさせ、前記第2ラッチ部のみを作動状態にさせてコピーバック動作を行う
不揮発性メモリ装置のページバッファ動作方法。 - 請求項9に記載の不揮発性メモリ装置のページバッファ動作方法において、
前記コピーバックプログラム動作は、前記メモリセルのうち問題の発生したメモリセルのデータを前記ビットラインのうち選択されたビットラインと前記センシングノードを介して読み出して前記第2ラッチ部にラッチする段階と、
前記第2ラッチ部にラッチされた前記読み出されたデータを反転する段階と、
前記反転されたデータを前記センシングラインを介して前記選択ビットラインに伝送して前記メモリセルのうち正常的なセルに再プログラムする段階とを含んでなる
ことを特徴とする不揮発性メモリ装置のページバッファ動作方法。 - 請求項10に記載の不揮発性メモリ装置のページバッファ動作方法において、
前記読み出してラッチする段階は、前記センシングラインをプリチャージさせた後、前記センシングラインのプリチャージ状態またはディスチャージ状態を検出し、前記問題の発生したメモリセルにプログラムされたデータを前記第2ラッチ部にラッチする
ことを特徴とする不揮発性メモリ装置のページバッファ動作方法。 - 請求項10に記載の不揮発性メモリ装置のページバッファ動作方法において、
前記反転する段階は、前記第2ラッチ部の第1ノードおよび第2ノードのうち前記第1ノードのデータを反転する
ことを特徴とする不揮発性メモリ装置のページバッファ動作方法。 - 請求項9に記載の不揮発性メモリ装置のページバッファ動作方法において、
前記プログラム動作は、プログラムされるべきデータを前記第1ラッチ部にラッチする段階と、
前記第1ラッチ部にラッチされた前記プログラムされるべきデータを前記センシングラインを介して前記第2ラッチ部に伝送してラッチする段階と、
前記第2ラッチ部にラッチされた前記プログラムされるべきデータを前記センシングラインを介して前記ビットラインのうち選択されたビットラインに伝送して前記メモリセルにプログラムする段階とを含んでなる
ことを特徴とする不揮発性メモリ装置のページバッファ動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050014935A KR100672150B1 (ko) | 2005-02-23 | 2005-02-23 | 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법 |
KR10-2005-0014935 | 2005-02-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006236553A true JP2006236553A (ja) | 2006-09-07 |
JP4920257B2 JP4920257B2 (ja) | 2012-04-18 |
Family
ID=36912504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006351A Expired - Fee Related JP4920257B2 (ja) | 2005-02-23 | 2006-01-13 | 不揮発性メモリ装置およびそのページバッファ動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7307890B2 (ja) |
JP (1) | JP4920257B2 (ja) |
KR (1) | KR100672150B1 (ja) |
CN (1) | CN100550190C (ja) |
TW (1) | TWI298887B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8369163B2 (en) | 2009-12-24 | 2013-02-05 | SK Hynix Inc. | Memory device for reducing programming time |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100672148B1 (ko) * | 2005-02-17 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법 |
KR100833397B1 (ko) * | 2005-08-26 | 2008-05-28 | 주식회사 하이닉스반도체 | 데이터 입력 회로 겸용 센싱 회로를 가지는 페이지 버퍼회로 |
KR20070076849A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 메모리 카드의 카피백 동작을 수행하는 장치 및 방법 |
ITRM20060074A1 (it) | 2006-02-15 | 2007-08-16 | Micron Technology Inc | Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli |
US7336543B2 (en) * | 2006-02-21 | 2008-02-26 | Elite Semiconductor Memory Technology Inc. | Non-volatile memory device with page buffer having dual registers and methods using the same |
US7848141B2 (en) * | 2006-10-31 | 2010-12-07 | Hynix Semiconductor Inc. | Multi-level cell copyback program method in a non-volatile memory device |
JP5086972B2 (ja) * | 2008-11-06 | 2012-11-28 | 力晶科技股▲ふん▼有限公司 | 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 |
KR20110121897A (ko) * | 2010-05-03 | 2011-11-09 | 삼성전자주식회사 | 사용자 장치 및 그것의 프로그램 페일 처리 방법 |
JP5827520B2 (ja) * | 2010-09-13 | 2015-12-02 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
JP5678151B1 (ja) * | 2013-09-18 | 2015-02-25 | 力晶科技股▲ふん▼有限公司 | 不揮発性半導体記憶装置とその制御方法 |
KR20160071054A (ko) * | 2014-12-11 | 2016-06-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
US10152276B2 (en) * | 2016-07-18 | 2018-12-11 | Winbond Electronics Corporation | Memory device including data processor and program method of same |
CN109412557A (zh) * | 2017-08-17 | 2019-03-01 | 三星电子株式会社 | 具有单个预充电节点的触发器 |
KR20210034873A (ko) * | 2019-09-23 | 2021-03-31 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
KR20220155664A (ko) * | 2021-05-17 | 2022-11-24 | 삼성전자주식회사 | 페이지 버퍼 회로 및 이를 포함하는 메모리 장치 |
KR20230057763A (ko) | 2021-10-22 | 2023-05-02 | 삼성전자주식회사 | 다수의 래치들을 포함하는 페이지 버퍼 및 이를 구비하는 메모리 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003141882A (ja) * | 2001-10-24 | 2003-05-16 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそれに関連する方法 |
JP2003249082A (ja) * | 2001-12-19 | 2003-09-05 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100255957B1 (ko) * | 1997-07-29 | 2000-05-01 | 윤종용 | 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 구비한반도체 메모리 장치 |
US6671204B2 (en) * | 2001-07-23 | 2003-12-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with page buffer having dual registers and methods of using the same |
JP2003059277A (ja) | 2001-08-09 | 2003-02-28 | Seiko Epson Corp | 不揮発性半導体集積回路 |
KR100437461B1 (ko) * | 2002-01-12 | 2004-06-23 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 |
KR100471167B1 (ko) * | 2002-05-13 | 2005-03-08 | 삼성전자주식회사 | 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치 |
KR100672147B1 (ko) * | 2005-03-15 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼 |
-
2005
- 2005-02-23 KR KR1020050014935A patent/KR100672150B1/ko not_active IP Right Cessation
- 2005-12-05 US US11/295,205 patent/US7307890B2/en active Active
- 2005-12-23 TW TW094146408A patent/TWI298887B/zh not_active IP Right Cessation
-
2006
- 2006-01-13 JP JP2006006351A patent/JP4920257B2/ja not_active Expired - Fee Related
- 2006-01-17 CN CNB2006100050595A patent/CN100550190C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003141882A (ja) * | 2001-10-24 | 2003-05-16 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそれに関連する方法 |
JP2003249082A (ja) * | 2001-12-19 | 2003-09-05 | Toshiba Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8369163B2 (en) | 2009-12-24 | 2013-02-05 | SK Hynix Inc. | Memory device for reducing programming time |
Also Published As
Publication number | Publication date |
---|---|
KR20060094201A (ko) | 2006-08-29 |
CN100550190C (zh) | 2009-10-14 |
CN1825470A (zh) | 2006-08-30 |
KR100672150B1 (ko) | 2007-01-19 |
JP4920257B2 (ja) | 2012-04-18 |
US7307890B2 (en) | 2007-12-11 |
TW200631029A (en) | 2006-09-01 |
US20060187710A1 (en) | 2006-08-24 |
TWI298887B (en) | 2008-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920257B2 (ja) | 不揮発性メモリ装置およびそのページバッファ動作方法 | |
JP4789186B2 (ja) | 不揮発性メモリ装置およびそのページバッファ動作方法 | |
KR100672149B1 (ko) | 불휘발성 메모리 장치의 페이지 버퍼 동작 방법 | |
JP4863708B2 (ja) | 事前消去検証のためのページバッファを有する不揮発性メモリ装置 | |
US7417899B2 (en) | Method of verifying flash memory device | |
JP4927398B2 (ja) | 不揮発性メモリ装置 | |
JP2005196950A (ja) | フラッシュメモリ素子のページバッファ | |
JP2006260739A (ja) | 不揮発性メモリ装置のページバッファ | |
JP5085058B2 (ja) | プログラムの検証読み取り中に列スキャンを通じてプログラム時間を短縮させうるフラッシュメモリ装置のプログラム方法 | |
JP5030254B2 (ja) | 読み出し速度を向上させるためのバッファメモリを有する不揮発性メモリ装置 | |
JP2007305282A (ja) | フラッシュメモリ素子の検証方法 | |
JP2007087563A (ja) | フラッシュメモリ装置のページバッファおよびそれを用いたプログラム方法 | |
US7269064B2 (en) | Method of controlling page buffer having dual register and circuit thereof | |
KR20060124009A (ko) | 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법 | |
JP4322395B2 (ja) | 不揮発性半導体記憶装置 | |
KR100732257B1 (ko) | 페이지 버퍼 및 이를 이용한 플래쉬 메모리 소자의 소거검증 방법 | |
KR100739251B1 (ko) | 플래시 메모리 소자의 페이지 버퍼 | |
KR20060102911A (ko) | 비휘발성 메모리 소자의 시퀀셜 프로그램 검증 방법 | |
KR20120005823A (ko) | 플래시 메모리 장치 및 그의 동작 방법 | |
KR20060024551A (ko) | 낸드 플래시 메모리 소자의 페이지 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |