JP2009170102A - 繰り返し制御装置、及び光ディスク装置 - Google Patents

Abstract

【課題】 フィルタ処理時に位相回りが発生することを防止する。
【解決手段】 メモリ７をフィルタ６の遅延要素として用い、フィルタ処理を駆動信号の整数倍のクロック信号を用いて行うようにしたことにより、被補償信号に対して位相回りを発生させることなく、補償ゲインを上げることができ、偏心や面ぶれなどのディスクの形状に起因するトラック位置変動に対して高い追従性能を発揮することが可能になる。
【選択図】 図２

Description

本発明は、繰り返し制御装置を用いた光ディスク装置に関するものである。

光ディスク装置の高倍速化、高密度化の進展に伴い、レーザービームの焦点を情報記録トラック上に維持する光サーボは、急速にその精度向上を求められつつある。特に、光ディスク装置の高倍速化に伴って、光ディスクの偏心、面ぶれなどのディスク回転に同期するトラック位置変動は大きくなる一方であり、これらの変動に追従することができる光ディスク装置の開発が望まれている。

しかしながら、サーボ信号は、ディスクの回転数が高くなるに従って振幅はそのままで周波数のみが高くなる特性を有するため、サーボ残差を規定値以下に維持するためにはより高いループゲインが必要となる。その一方で、ループゲインを上げることはピックアップの持つ２次共振などの制約により限界があり、その結果、追従性能の劣化という問題が生じていた。

そこで、この追従性能を確保するための技術として特許文献１に示されるような、繰り返し制御装置が注目されている。

図８は、従来の光ディスク装置のサーボ信号処理を説明するためのブロック図である。

図８において、従来の光ディスク装置のサーボ信号処理系は、加算器０と、サーボフィルタ１と、加算器２と、ＤＡＣ３と、ドライバ４と、ピックアップ５と、フィルタ６と、メモリ７と、メモリ制御部８と、回転角検出部９と、ゲイン１０とからなる。なお、繰り返し制御装置２０は、図示するように、加算器２とフィルタ６とメモリ７とゲイン１０とから構成されている。

加算器０は、トラック位置に対する光ビーム焦点の位置誤差を検出し、検出した信号をサーボエラー信号としてサーボフィルタ１に出力する。サーボフィルタ１は、入力されたサーボエラー信号に対してＰＩＤ制御フィルタ処理等を行い、生成した被補償信号Ｓ３を繰り返し制御装置２０に出力する。

加算器２は、サーボフィルタ１の出力Ｓ３にゲイン１０からの出力Ｓ２を加算し、駆動信号Ｓ１を生成する。ＤＡＣ３は、ＤＡコンバータで、加算器２から出力される駆動信号Ｓ１をアナログ信号に変換する。ドライバ４は、ＤＡＣ３の出力を受けてアクチュエータ駆動電流を発生する。ピックアップ５は、アクチュエータ駆動信号に基づいて制御されるピックアップであり、レンズの位置を移動して光ディスク上の光ビームの焦点の位置を移動させる。

フィルタ６は、繰り返し制御装置２０のフィルタで、繰り返し制御を行う所定の周波数領域帯域の信号を生成する。なお、ここでは、フィルタ６を加算器２から出力される信号に対して繰り返し制御装置２０の制御帯域以上のノイズおよび信号を除去するローパスフィルタと直流成分を除去するハイパスフィルタとで構成するものとする。

メモリ７は、複数のメモリ領域を有し、ディスク一回転分の信号情報を該複数のメモリ領域に分割して格納する。メモリ制御部８は、回転角検出部９から出力される動作タイミング信号に基づいて、メモリ７のアドレスを切り換えて、選択されたアドレスの内容を加算器２に送ると共に、該アドレスで示されるメモリ領域にフィルタ６の出力を格納する。

回転角検出部９は、入力されたスピンドルＦＧ信号に位相同期した整数倍の周波数を有するクロック信号を発生し、メモリ制御を行う際の動作タイミング信号として出力する。

ゲイン１０は、メモリ７からの出力に対して１以下の値を乗じて加算器２に出力するゲイン要素βであり、常に学習の度合いが１００％とならないようにβ≦１の値を乗じ、繰り返し制御の安定条件を満たすよう作用する。

図９は、図８で示した繰り返し制御装置２０のメモリ７を説明するためのブロック図である。

図９において、光ディスク１００の横に記載された矢印は、光ディスク１００の回転方向を示すものであり、また、光ディスク１００上の１〜１６の数字は、光ディスク１００を周方向に１６分割した領域を示している。

ピックアップ５は、回転する光ディスク１００上のトラックを周方向にトレースしている。これは図８のピックアップ５と同じものである。

メモリ１０２は、光ディスク１００上の領域１〜１６に対応する１６個のメモリ領域を有し、それぞれ対応するアドレスが決められている。セレクタ１０３は、メモリ１０２のうちの一つのアドレスを選択してフィルタ６からのデータを書き込み、また、読み出したデータを図８で示した加算器２に出力する。なお、メモリ１０２とセレクタ１０３を合わせたものが図８のメモリ７である。

ディスクモータ１０４は、光ディスク１００を回転させると共に、備えているＦＧ回路からＦＧパルスを出力する。

ＰＬＬ１０５は、ディスクモータ１０４から出力されたＦＧパルスを逓倍してクロック信号を生成する。なお、この図９では、光ディスクを１６分割しているため、一周あたり１６パルスのクロックを生成している。カウンタ１０６は、ＰＬＬ１０５の発生したクロックをカウントして、１〜１６のカウンタ出力を行う。なお、ＰＬＬ１０５とカウンタ１０６を合わせたものが図８の回転角検出部９である。

メモリ制御部８は、カウンタ１０６のカウンタ出力から、ピックアップ１０１が現在再生している、光ディスク１００上の領域を判別し、対応するメモリ１０２のアドレスをセレクタ１０３に送り出している。これは図８のメモリ制御部８と同じものである。

図１０は、メモリ７のデータ更新の様子を説明する波形図である。メモリ制御部８から出力されるメモリアドレスに従ってメモリ７出力が切り換えられ、ゲイン１０を介したメモリ７からの出力Ｓ２とサーボフィルタ１の出力Ｓ３とが加算器２によって加算される。その後、加算結果Ｓ１が、ＤＡＣ３に送られると共に、フィルタ６を経由してメモリ７に入力される。

図１０では簡単のために、サーボフィルタ１の出力Ｓ３をゼロとして作図しているので、ゲイン１０を介したメモリ７の出力Ｓ２はフィルタ６の入力Ｓ１に等しくなっている。
次に、この従来の光ディスク装置の動作について説明する。

まず、図８に示す加算器０、サーボフィルタ１、加算器２、ＤＡＣ３、ドライバ４、ピックアップ５からなるサーボループが行うサーボループ処理について説明する。

先ず、回転する光ディスク上のトラックをピックアップ５がトレースしている際にピックアップ５から出力される光ビーム焦点の位置と、外部より入力されるトラック位置とから、トラック位置に対する光ビーム焦点の位置誤差が加算器０により検出され、サーボフィルタ１に入力される。

サーボフィルタ1では、入力されたトラック位置に対する光ビーム焦点の位置誤差信号に対して、位相補償、低域補償等の処理が行われる。その後サーボフィルタ１、加算器２、及びＤＡＣ３を経由して、トラックの偏心、面ぶれなどに追従するアクチュエータ駆動信号がドライバ４からピックアップ５に出力される。そして、このドライバ４から出力されるアクチュエータ駆動信号に基づいてピックアップ５の位置が適切に制御されることにより、トラック上に光ビームの焦点が維持される。

次に、前記サーボループ処理に対してフィードフォワード制御を行う繰り返し制御装置２０の処理について説明する。

加算器２から出力された信号Ｓ１は、フィルタ６に入力され、ローパスフィルタにより、繰り返し制御装置２０の制御帯域以上のノイズおよび信号が除去されるとともに、ハイパスフィルタによって直流成分が除去される。

そして、かかるフィルタ６からの信号は、回転角検出部９から出力される動作タイミング信号に基づいて動作するメモリ制御部８の制御によりメモリ７の所定のアドレス領域に格納される。メモリ制御部８は、同時にメモリ７の所定のアドレス領域に格納されている情報をゲイン１０に出力し、ゲイン１０により１以下の値が乗じられた信号Ｓ２が加算器２に出力される。この構成により、フィルタ６により所定の周波数帯域に制御されたディスク一回転分の信号がメモリ７の複数に分割されたメモリ領域に記録されるとともに、順次メモリ７から出力されることとなる。

その後、ゲイン１０からの出力信号Ｓ２は、加算器２により、サーボフィルタ１から出力される被補償信号Ｓ３に加算される。

なお、この繰り返し制御装置２０の動作において、フィルタ６のローパスフィルタは、メモリ７のアドレス切換周波数をサンプリング周波数として駆動信号Ｓ１をメモリ７に記憶する際のアンチエイリアスフィルタとして作用する。

以上のように、従来の繰り返し制御装置２０を備えた光ディスク装置によれば、ディスクの回転に同期した信号Ｓ２が、メモリ７からゲイン１０を介してフィードフォワードとして供給されるようになり、サーボフィルタ１から出力される被補償信号Ｓ３の、ディスク回転に同期した周波数成分の信号レベルを低下させることができる。これは、取りも直さず、サーボフィルタ１の入力であるサーボ誤差信号のレベルが下がることであり、トラックに対する追従性能が向上したことを意味する。

また、サーボ特性としては、図１１のゲイン図で示すように、ディスク１回転の周波数の整数倍の周波数におけるループゲインが上がったこととなる。その結果、偏心、面ぶれなど、ディスクの形状に起因するトラック位置変動に対する、ピックアップ５の追従性能を向上させることができる。なお、図１１は、フィルタ６とメモリ７からなる構成要素の伝達関数Ｇ特性を示す図であり、ゲイン特性中、点線（１）が繰り返し制御を行わなかった場合の伝達関数Ｇの特性、実線（２）が繰り返し制御を行った場合の伝達関数Ｇの特性を示す。

特開平９−５０３０３号公報

しかしながら、上記従来の構成では、フィルタ６のハイパスフィルタのカットオフ周波数付近の周波数とローパスフィルタのカットオフ周波数付近の周波数において位相回りが発生するため（図１１の位相図参照）、前記サーボ性能向上効果が十分に発揮できないといった問題点があった。

これは特に、高倍速記録・再生時に発生する、高い周波数成分を持つ部分的な偏心や部分的な面ぶれに対する効果の低下を招き、高倍速記録・再生処理時の追従性能を低下させる原因となっていた。

本発明は、前記問題点に鑑みてなされたものであり、フィルタ処理時に位相回りが発生することを防止し、特に、高い周波数成分を持つ部分的な偏心や部分的な面ぶれに対しても高い追従性能を発揮する繰り返し制御装置を提供することを目的とする。

上記課題を解決するために本発明の請求項１に記載の繰り返し制御装置は、被補償信号が入力される加算部と、前記加算部からの出力信号を順次更新記憶して前記加算部に補償信号として出力するフィードバック信号系とを備え、前記フィードバック信号系が、ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリを、遅延要素として用いるフィルタと、前記フィルタからの出力に対して１以下の値を乗じて前記加算部に入力するゲイン要素とからなり、前記フィルタが駆動信号の動作周波数と同じ、あるいは、その分周周波数のクロック信号を用いて動作し、該クロック信号の周波数は前記複数のメモリ領域を切り換える周波数よりも高くした。これにより、前記被補償信号に対して前記補償信号の位相回りを発生させることなくフィルターによる帯域制限を行って折り返しノイズを防止することができ、ディスク１回転の周波数の整数倍の周波数における補償ゲインをより高い周波数帯域まで上げることができ、偏心や面ぶれなどのディスクの形状に起因するトラック位置変動に対してより高い追従性能を発揮することが可能になる。また、従来必要であったフィルタの遅延処理用のメモリを省略することができるため、回路規模の縮小を図ることも可能になる。

また、本発明の請求項２に記載の繰り返し制御装置は、請求項１に記載の繰り返し制御装置において、前記フィルタが、前記メモリに並列に接続したレジスタを有し、前記フィルタによるフィルタ処理時に、入力信号の上位ビットデータを前記メモリに記録し、下位ビットデータを前記レジスタに記録するようにした。これにより、メモリの回路規模を抑えることができるとともに、フィルタ動作を安定化し、演算精度を維持することが可能になる。

また、本発明の請求項３に記載の繰り返し制御装置は、請求項２に記載の繰り返し制御装置において、前記メモリに記録される上位ビットデータの語長は、前記加算部で加算される被補償信号のデータの語長、あるいは、前記加算部の出力が入力されるＤＡコンバータの語長に等しくした。これにより、メモリの回路規模を必要最小限に抑えることができるとともに、フィルタ動作を安定化し、演算精度を維持することが可能になる。

また、本発明の請求項４に記載の繰り返し制御装置は、請求項１または請求項２に記載の繰り返し制御装置において、前記フィルタは、ローパスフィルタを含み、前記メモリを該ローパスフィルタの遅延要素として用いるようにした。

また、本発明の請求項５に記載の繰り返し制御装置は、請求項１または請求項２に記載の繰り返し制御装置において、前記フィルタは、ローパスフィルタとハイパスフィルタとからなるバンドパスフィルタであり、前記メモリを前記ローパスフィルタの遅延要素として用いるようにした。

また、本発明の請求項６に記載の繰り返し制御装置は、サーボエラー信号が入力される加算部と、前記加算部からの出力信号を順次更新して前記加算部に入力するフィードバック信号系と、前記加算部からの出力に対して所定の値を乗算する積分ゲインとを備え、前記フィードバック信号系が、ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリと、前記メモリからの出力に対して１以下の値を乗じて前記加算部に入力するゲイン要素とからなり、入力されたサーボエラー信号に対して積分演算処理を行う際に、前記メモリを入力信号の遅延要素として用いて積分演算処理を行い、さらに、積分演算処理の周波数は前記複数のメモリ領域を切り換える周波数よりも高くした。これにより、折り返しノイズ除去と積分処理を同時に実現した上で、位相遅れを生じさせることなく、サーボエラー信号中のディスク回転数に同期した周波数におけるゲインを積分項のＤＣゲインと同じにすることができ、サーボ特性への悪影響無しに高い低域ゲインをもつＰＩＤフィルタを実現することが出来る。

また、本発明の請求項７に記載の光ディスク装置は、光ディスクの記録又は再生を行う光ディスク装置において、請求項１に記載の繰り返し制御装置を搭載したものであり、偏心や面ぶれなどのディスクの形状に起因するトラック位置変動に対して高い追従性能を発揮することが可能になる。

また、本発明の請求項８に記載の光ディスク装置は、光ディスクの記録又は再生を行う光ディスク装置において、請求項６に記載の繰り返し制御装置を搭載したものであり、偏心や面ぶれなどのディスクの形状に起因するトラック位置変動に対して高い追従性能を発揮することが可能になる。

本発明の繰り返し制御装置によれば、被補償信号が入力される加算部と、前記加算部からの出力信号を順次更新記憶して前記加算部に補償信号として出力するフィードバック信号系とを備え、前記フィードバック信号系を構成するフィルタの遅延要素として、ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリを用い、フィルタ処理を駆動信号の動作周波数と同じ、あるいは、その分周周波数のクロック信号を用いて行うようにしたことにより、回転数に同期した周波数成分については、位相ずれのない信号を、帯域制限を行って折り返しノイズを防止しつつ、メモリに記録し、出力することが可能になり、偏心や面ぶれなどのディスクの形状に起因するトラック位置変動に対してより高い周波数帯域まで高い追従性能を発揮することが可能となる。

また、従来必要であったフィルタの遅延処理用のメモリを省略することができるため、回路規模の縮小を図ることも可能になる。

また、本発明の繰り返し制御装置によれば、フィルタがメモリに並列に接続されるレジスタを有し、フィルタ処理時に入力信号の上位ビットデータをメモリに記録し、下位ビットデータをレジスタに記録するようにしたので、メモリの回路規模を必要最小限に抑えることができるとともに、フィルタ動作を安定化し、演算精度を維持することが可能になる。

また、本発明の繰り返し制御装置によれば、サーボフィルタの積分項演算部が行う積分演算処理を、ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリを用いて行うようにしたことにより、サーボエラー信号中のディスク回転数に同期した周波数におけるゲインを積分項のＤＣゲインと同じにすることができ、より少ない回路規模で、通常のサーボフィルタ回路に繰り返し制御装置を追加した場合と同等の効果を得ることが可能となる。

図１は本発明の実施の形態１による光ディスク装置のサーボ信号処理を説明するためのブロック図 図２は本発明の実施の形態1による繰り返し制御装置のメモリを遅延要素として用いたフィルタの構成を示すブロック図 図３（ａ）は従来の繰り返し制御装置における出力信号Ｓ１〜Ｓ３の波形を示す波形図 図３（ｂ）は本発明の実施の形態１による繰り返し制御装置における出力信号Ｓ１〜Ｓ３の波形を示す波形図 図４は本発明の実施の形態１による繰り返し制御装置のフィルタ及びメモリの伝達関数をＧとした場合の伝達関数Ｇ特性を示す図 図５は本発明の実施の形態２による繰り返し制御装置のメモリを遅延要素として用いたフィルタの構成を示すブロック図 図６は本発明の実施の形態３による光ディスク装置のサーボ信号処理を説明するためのブロック図 図７（ａ）は従来の積分項演算部で得られるゲイン特性及び位相特性を示す波形図 図７（ｂ）は本発明の実施の形態３による積分項演算部で得られるゲイン特性及び位相特性を示す波形図 図８は従来の光ディスク装置のサーボ信号処理を説明するためのブロック図 図９は従来の光ディスク装置のメモリを説明するためのブロック図 図１０は従来例のメモリのデータ更新の様子を説明するための波形図 図１１は従来の繰り返し制御装置のフィルタ及びメモリの伝達関数をＧとした場合の伝達関数Ｇ特性を示す図

以下に、本発明の実施の形態１による繰り返し制御装置について説明する。

図１は、本発明の実施の形態１による光ディスク装置のサーボ信号処理を説明するためのブロック図である。

図１において、本発明の実施の形態１による光ディスク装置は、加算器０と、サーボフィルタ１と、加算器２と、ＤＡＣ３と、ドライバ４と、ピックアップ５と、フィルタ６と、メモリ７と、メモリ制御部８と、回転角検出部９と、ゲイン１０とからなる。なお、各構成要素は、図８で示した従来の光ディスク装置と同じであるが、本発明の実施の形態１では、繰り返し制御装置１１のメモリ７がフィルタ６の遅延要素となっており、また、その動作周波数は、メモリアドレスの切換周波数ではなく、駆動信号の動作周波数と同じ、あるいは、その分周周波数であるという点で異なる。

図２は、メモリ７がフィルタ６の構成要素の一部となっている部分を詳細に図示したブロック図である。なお、ここでは、フィルタ６がハイパスフィルタ２１とローパスフィルタ２２とで構成され、メモリ７をローパスフィルタ２２の遅延要素として用いる例を示す。

図２において、ハイパスフィルタ２１は直流成分を除去するものである。加算器２３、メモリ７、及びフィードバックゲイン２４はローパスフィルタ２２を構成し、繰り返し制御装置１１の制御帯域以上のノイズおよび信号を除去する。なお、メモリ７中の７Ｍは、メモリ制御部８のアドレス制御により現在選択されているメモリ領域（以下、メモリセルという）を示し、データの書き込み及び読み出しがこのメモリセル７Ｍに対して行われる。

次に、本発明の実施の形態１による繰り返し制御装置１１の動作を説明する。

サーボフィルタ１から加算器２を介してＤＡコンバータ３に送られる駆動信号は、図２に示すハイパスフィルタ２１を経由して直流成分を取り除かれた後、メモリセル７Ｍと加算器２３、フィードバックゲイン２４によって構成されたローパスフィルタに入力される。その後、ローパスフィルタ２２で繰り返し制御装置１１の制御帯域以上のノイズおよび信号が除去され、サーボフィルタ１の出力と加算され、駆動信号としてＤＡコンバータ３に送られる。

本発明では、これらの処理を駆動信号の動作周波数と同じ、あるいは、その分周周波数で行うため、メモリ制御部８によってメモリ７のアドレスが切り換えられるまで、メモリ７Ｍに対して、数１０から数１００回の処理が繰り返し行われることとなる。その結果、メモリセル７Ｍには、メモリセル７Ｍが選択されて以降の駆動信号の平均値が書き込まれる。

そして、メモリ制御部８の制御によりメモリ７のアドレスが切り換わった時点で、メモリセル７Ｍの内容はホールドされ、他のメモリセルがアドレスされている間、保存される。

この動作により、メモリ７の各セルにはディスクの回転角度に対応したその時点における駆動信号データが位相ずれ無しに記憶されることとなる。

次に、図３及び図４を用いて本発明の実施の形態１による繰り返し制御装置１１が行う処理についてさらに詳細に説明する。

図３は、本発明の実施の形態１による繰り返し制御装置１１の動作を説明するための波形図である。

図３（ａ）は、図８に示した従来の繰り返し制御装置１１の各構成要素から出力される信号の波形を示す図であり、図３（ｂ）は、図１に示した本発明の実施の形態１による繰り返し制御装置１１の各構成要素から出力される信号の波形を示す図である。

図３において、Ｓ１は加算器２から出力されるディスク追従に必要な駆動信号の波形、Ｓ２はフィルタ処理後の加算器２に入力される信号の波形、Ｓ３はサーボフィルタ１から出力される被補償信号の波形をそれぞれ示す。なお、被補償信号Ｓ３の波形は図１からも明らかなように、（Ｓ１−Ｓ２）で決定される。

ここで、サーボフィルタ１出力Ｓ３をＡ、加算器２出力Ｓ１をＢ、加算器２入力Ｓ２をＣとし、フィルタ６とメモリ７の伝達関数をＧとすると、以下の数１のような関係が成り立つ。

図３（ａ）に示すように、従来の光ディスク装置では、フィルタ６及びメモリ７がメモリ制御部８のメモリアドレス切換周波数で動作するため、メモリ７から出力される加算器２入力Ｓ２には、フィルタ処理を行うことによる位相遅れが生じてしまう。これにより、メモリ７から出力される加算器２入力Ｓ２の出力振幅を大きくしたとしても、Ｓ３＝Ｓ１−Ｓ２で決定されるサーボフィルタ１出力Ｓ３をゼロにすることは出来ない。

これに対し、本発明の実施の形態１による繰り返し制御装置１１は、図２に示すように、繰り返し制御装置１１のメモリ７をフィルタ６のローパスフィルタ２２の遅延要素として用い、その動作周波数として、メモリアドレスの切換周波数ではなく、駆動信号の動作周波数と同じ、あるいは、その分周周波数を用いている。

これにより、メモリ制御部８によりメモリ７のアドレスが切り換わるまでに、数１０から数１００回のフィルタ処理が繰り返し行われることとなり、メモリ７の対応するメモリセル７Ｍには、メモリセル７Ｍが選択されて以降の駆動信号の平均値が書き込まれ、図３（ｂ）に示すように、メモリ７から出力される加算器２入力Ｓ２にフィルタ処理による位相遅れが生じない。

そのため、メモリ７から出力される加算器２入力Ｓ２の出力振幅を大きくすることによって、Ｓ３＝Ｓ１−Ｓ２で決定されるサーボフィルタ１出力Ｓ３をゼロにすることができる。

図４は、本発明の実施の形態１による繰り返し制御装置１１を用いた場合のフィルタ６とメモリ７の伝達関数Ｇの特性を示す図である。

図４に示すように、サーボ特性としては、従来と同様に、ディスク１回転の周波数の整数倍の周波数における補償ゲインを上げることが可能となり、ディスクの形状に起因するトラック位置変動に対するピックアップ５の追従性能を向上させることができる。

また、位相特性においても、メモリ７を遅延要素とするフィルタ６がくし型フィルタとして作用するため、くし型のピーク時では位相回りがゼロとなり、フィルタ処理時に位相回りが発生することを防止することができる。

以上のように、本発明の実施の形態１による繰り返し制御装置１１によれば、メモリ７をフィルタ６の遅延要素として用い、フィルタ処理を駆動信号の動作周波数の整数倍のクロック信号を用いて行うようにしたことにより、被補償信号に対して位相回りを発生させることなく、補償ゲインを上げることができ、偏心や面ぶれなどのディスクの形状に起因するトラック位置変動に対して高い追従性能を発揮することが可能になる。

また、本発明によれば、さらに、従来必要であったフィルタの遅延処理用のメモリを省略することができるため、回路規模の縮小を図ることも可能になる。

次に、本発明の実施の形態２による繰り返し制御装置について説明する。

本発明の実施の形態２による繰り返し制御装置は、前記実施の形態１による繰り返し制御装置１１のメモリ７と並列に接続したレジスタを有し、フィルタ６によるフィルタ処理時に、入力信号の上位ビットデータをメモリ７に記録し、下位ビットデータをレジスタに記録するようにしたものである。

図５は、本発明の実施の形態２による繰り返し制御装置のメモリ７がフィルタ６の構成要素の一部となっている部分を詳細に図示したブロック図である。なお、ここでは、フィルタ６がハイパスフィルタ３１とローパスフィルタ３２とで構成され、メモリ７及びレジスタ３５をローパスフィルタ３２の遅延要素として用いる例を示す。

図５において、ハイパスフィルタ３１は直流成分を除去するものである。加算器３３、メモリ７、フィードバックゲイン３４、及びレジスタ３５はローパスフィルタ３２を構成し、繰り返し制御装置の制御帯域以上のノイズおよび信号を除去する。なお、メモリ７中の７Ｍは、メモリ制御部８のアドレス制御により現在選択されているメモリセルを示し、データの書き込み及び読み出しがこのメモリセル７Ｍに対して行われている。

ここで、レジスタ３５はメモリ７とともにローパスフィルタ３２の遅延要素を構成し、メモリセル７Ｍが入力信号データの上位、レジスタ３５が下位のデータを記憶する。

前述した本発明の実施の形態１による繰り返し制御装置では、メモリ７のみがローパスフィルタ２２の遅延要素として機能している。しかしながら、ローパスフィルタ２２のカットオフ周波数を低い周波数に設定しようとする場合、遅延要素であるメモリ７に記憶されるデータの語長がきわめて長いものとなり、メモリ７の回路規模が大きなものとなってしまうという問題がある。

また、回路規模を削減するために単純にデータの下位ビットを切り捨てると、ローパスフィルタ３２の演算精度が低下したり、ステップ応答が収束せずに振動的な応答を示すなどの問題が生じる。

そこで、本発明の実施の形態２による繰り返し制御装置では、メモリ７に格納するデータの語長を削減するとともに、削減した部分を切り捨てずに図５に示すレジスタ３５に記録させることで、演算処理に用いるデータの語長を削減することなくフィルタ処理を行っている。これにより、メモリ７の回路規模の増大を抑えながら、フィルタ動作を安定化し、精度を維持することが可能になる。

なお、上位ビットを受け持つメモリ７の語長は、少なくとも、その出力が与えられるＤＡコンバータ３のビット数に等しくしておくことが望ましい。これにより、メモリの回路規模を必要最小限に抑えることができるとともに、フィルタ動作を安定化し、演算精度を維持することが可能となる。

また、本発明の実施の形態２による繰り返し制御装置は、前記実施の形態１による繰り返し制御装置と同様に、フィルタ６によるフィルタ処理を、メモリアドレスの切換周波数ではなく、駆動信号の動作周波数と同じ、あるいは、その分周周波数を用いて行っている。そのため、メモリ制御部８によってメモリ７のアドレスが切り換えられるまでレジスタ３５の内容が数１０から数１００回更新されることとなり、レジスタ３５の値が本来の値に収束するため、繰り返し制御動作への影響も最小限にとどめることができる。

以上のように、本発明の実施の形態２による繰り返し制御装置によれば、フィルタ６がメモリ７に並列に接続されるレジスタ３５を有し、フィルタ処理時に入力信号の上位ビットデータをメモリ７に記録し、下位ビットデータをレジスタ３５に記録するようにしたので、メモリの回路規模を必要最小限に抑えることができるとともに、フィルタ動作を安定化し、演算精度を維持することができるという効果が得られる。

なお、本発明の実施の形態１及び２では、フィルタ６をローパスフィルタとハイパスフィルタからなるバンドパスフィルタで構成し、ローパスフィルタの遅延要素としてメモリ７を用いるものについて説明したが、メモリ７をフィルタリング時の遅延要素として用いるものであればフィルタ６の構成は上記のものに限定されるものではなく、例えばフィルタ６を、メモリ７を遅延要素として用いたローパスフィルタのみで構成することもできる。

次に、本発明の実施の形態３による繰り返し制御装置について説明する。

本発明の実施の形態３による繰り返し制御装置は、サーボフィルタの積分項演算部が行う積分演算処理を、ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリを用いて行うようにしたものである。

図６は、本発明の実施の形態３による光ディスク装置のサーボ信号処理を説明するためのブロック図である。

図６において、本発明の実施の形態３による光ディスク装置は、加算器０と、サーボフィルタ４１と、加算器２と、ＤＡＣ３と、ドライバ４と、ピックアップ５と、メモリ制御部８と、回転角検出部９とからなる。なお、本発明の実施の形態３による光ディスク装置は、メモリ７をサーボフィルタ４１の積分項演算部の遅延要素として用いたものであり、図８で示した従来の光ディスク装置と同じ構成要素については同一符号を付し、ここでは説明を省略する。

サーボフィルタ４１は、微分項演算部４１ａと、比例項演算部４１ｂと、積分項演算部４１ｃと、微分項演算部４１ａ、比例項演算部４１ｂ、及び積分項演算部４１ｃからの出力を加算して出力する加算器４１ｄとからなる。

微分項演算部４１ａは、加算器０から出力される位置誤差信号に対して比例制御を行うものであり、比例項演算部４１ｂは、加算器０から出力される位置誤差信号に対して比例制御を行うものである。

積分項演算部４１ｃは、加算器０から出力される位置誤差信号に対して積分制御を行うものであり、加算器０から出力される位置誤差信号とメモリ７から出力されるフィードバック信号とを加算する加算器４１ｅと、複数のメモリ領域を有し、ディスク一回転分の信号情報を該複数のメモリ領域に分割して格納するメモリ７と、ゲイン１０と、積分ゲインとから構成される。

次に、本発明の実施の形態３による繰り返し制御装置の動作を説明する。
加算器０からトラック位置に対する光ビーム焦点の位置誤差を示すサーボエラー信号が積分項演算部４１ｃに入力されると、積分項演算部４１ｃは、メモリ制御部８により選択されているメモリセルを用いて積分処理を行う。

この積分処理は、駆動信号の動作周波数と同じ、あるいは、その分周周波数で行われ、メモリ制御部８からの制御信号によりメモリアドレスが切り換わるまで同じメモリセル７Ｍに対して数１０から数１００回の処理が繰り返し行われることで、折り返しノイズを除去することが出来る。

そして、メモリ７のメモリアドレスがディスクの回転に応じてメモリ制御部８によって切り換えられることで、それぞれのディスク回転角度に対応したサーボ制御信号の低域成分がメモリ７が有する複数のメモリセルに順次保存されると同時に、順次出力される。

この動作により、ディスク上の各位置の変位に対応するサーボエラー信号を広帯域に渡って記憶し出力することが可能になるとともに、積分処理における位相遅れを解消し、ループ位相特性を改善することが可能になる。

図７は、本発明の実施の形態３による繰り返し制御装置の積分項演算部で得られるゲイン・位相特性を示す波形図である。

図７（ａ）は、従来の積分項演算部で得られるゲイン特性及び位相特性を示す図であり、図７（ｂ）は、本発明の実施の形態３による積分項演算部で得られるゲイン特性及び位相特性を示す図である。なお、図中の点線（２）は変更前のサーボフィルターのゲイン・位相特性を示し、実線（１）は積分項のゲインを上げた場合のゲイン・位相特性を示す。

図７（ａ）に示すように、従来の積分項演算部による積分処理では、積分項のゲインを上げようとすると位相遅れが生じるため、トラックに対する追従性能に悪影響を及ぼす結果となる。

一方で、本発明の実施の形態３による繰り返し制御装置を用いた積分項演算部による処理を行った信号は、位相遅れを発生させることなく、低域ゲインを上げることができる。

以上のように、本発明の実施の形態３による繰り返し制御装置は、サーボフィルタの積分項演算部が行う積分演算処理を、ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリを用いて行うようにしたことにより、位相遅れを生じさせることなく、サーボエラー信号中のディスク回転数に同期した周波数におけるゲインを積分項のＤＣゲインと同じにすることができ、サーボ特性への悪影響無しに高い低域ゲインをもつＰＩＤフィルタを実現することが出来る。

本発明にかかる繰り返し制御装置は、入力信号に位相回りを発生させることなく、ゲインを上げることを可能にするものであり、サーボ信号処理を行う際に大変有用である。

０ 加算器
１、４１ サーボフィルタ
２ 加算器
３ ＤＡコンバータ
４ ドライバ
５ ピックアップ
６ フィルタ
７ メモリ
８ メモリ制御部
９ 回転角検出部
１０ ゲイン
１１、２０ 繰り返し制御装置
２１、３１ ハイパスフィルタ
２２、 ３２ ローパスフィルタ
２３、３３ 加算器
２４、３４ フィードバックゲイン
４１ａ 微分項演算部
４１ｂ 比例項演算部
４１ｃ 積分項演算部
４１ｄ、４１ｅ 加算器

Claims (8)

1. 被補償信号が入力される加算部と、
   前記加算部からの出力信号を順次更新記憶して前記加算部に出力するフィードバック信号系とを備え、
   前記フィードバック信号系は、
   ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリを、遅延要素として用いるフィルタと、
   前記フィルタからの出力に対して１以下の値を乗じて前記加算部に入力するゲイン要素とからなり、
   前記フィルタが駆動信号の動作周波数と同じ、あるいは、その分周周波数のクロック信号を用いて動作し、該クロック信号の周波数は前記複数のメモリ領域を切り換える周波数よりも高い、
   ことを特徴とする繰り返し制御装置。
2. 請求項１に記載の繰り返し制御装置において、
   前記フィルタは、前記メモリに並列に接続したレジスタを有し、前記フィルタによるフィルタ処理時に、入力信号の上位ビットデータを前記メモリに記録し、下位ビットデータを前記レジスタに記録する、
   ことを特徴とする繰り返し制御装置。
3. 請求項２に記載の繰り返し制御装置において、
   前記メモリに記録される上位ビットデータの語長は、前記加算部で加算される被補償信号のデータの語長、あるいは、前記加算部の出力が入力されるＤＡコンバータの語長に等しい、
   ことを特徴とする繰り返し制御装置。
4. 請求項１または請求項２に記載の繰り返し制御装置において、
   前記フィルタは、ローパスフィルタを含み、前記メモリを該ローパスフィルタの遅延要素として用いる、
   ことを特徴とする繰り返し制御装置。
5. 請求項１または請求項２に記載の繰り返し制御装置において、
   前記フィルタは、ローパスフィルタとハイパスフィルタとからなるバンドパスフィルタであり、前記メモリを前記ローパスフィルタの遅延要素として用いる、
   ことを特徴とする繰り返し制御装置。
6. 駆動信号の動作周波数と同じ、あるいは、その分周周波数のクロック信号を用いて演算処理を行う、ＰＩＤサーボフィルターの積分項演算部において、
   サーボエラー信号が入力される加算部と、
   前記加算部からの出力信号を順次更新して前記加算部に入力するフィードバック信号系を備え、
   前記フィードバック信号系は、
   ディスク一回転分の信号情報を複数のメモリ領域に分割して格納するメモリと、
   前記メモリからの出力に対して１以下の値を乗じて前記加算部に入力するゲイン要素とからなり、
   入力されたサーボエラー信号に対して積分演算処理を行う際に、前記メモリを入力信号の遅延要素として用いて積分演算処理を行い、さらに、積分演算処理の周波数は前記複数のメモリ領域を切り換える周波数よりも高い、
   ことを特徴とする繰り返し制御装置。
7. 光ディスクの記録又は再生を行う光ディスク装置において、
   請求項１に記載の繰り返し制御装置を搭載した、
   ことを特徴とする光ディスク装置。
8. 光ディスクの記録又は再生を行う光ディスク装置において、
   請求項６に記載の繰り返し制御装置を搭載した、
   ことを特徴とする光ディスク装置。

Images