JP2009050033A - 信号送信方法 - Google Patents
信号送信方法 Download PDFInfo
- Publication number
- JP2009050033A JP2009050033A JP2008310051A JP2008310051A JP2009050033A JP 2009050033 A JP2009050033 A JP 2009050033A JP 2008310051 A JP2008310051 A JP 2008310051A JP 2008310051 A JP2008310051 A JP 2008310051A JP 2009050033 A JP2009050033 A JP 2009050033A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- unit
- correction value
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0036—Correction of carrier offset using a recovered symbol clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】検波信号111には、シンボル交番するプリアンブル部を先頭として、ユニークワード部とデータ部とが含まれている。位相回転部104は、補正値決定部103で求めた実効補正値118を用いて、検波信号111の位相を補正する。補正値算出部102は、シンボル交番が検出されるたびに、検波信号111の位相ずれを所定長に亘って平均化し、補正値115を算出する。補正値決定部103は、補正値算出部102で算出された補正値115を時系列に従って複数個蓄積し、ユニークワード部が検出されたときに、蓄積した補正値のうちで所定個数だけ過去に遡った補正値を保持し、実効補正値118として位相回転部104に出力する。
【選択図】図1
Description
図1は、本発明の第1の実施形態に係る位相誤差補正回路1の構成を示すブロック図である。図1に示す位相誤差補正回路1は、交番検出部101、補正値算出部102、補正値決定部103、位相回転部104、ユニークワード検出部105(以下、UW検出部と略称する)、および、フレーム終端検出部106を備える。位相誤差補正回路1には、フレーム構造を有するデータをデジタル変調して得られた信号が入力される。位相誤差補正回路1は、送信装置と受信装置との間の局部発振器の周波数ずれなどに起因する、入力信号の位相ずれを補正する。
OUTI=INI×CPI+INQ×CPQ …(1)
OUTQ=INQ×CPI−INI×CPQ …(2)
ただし、式(1)および(2)において、INIおよびINQは検波信号111の同相成分および直交成分(以下、それぞれ、I軸成分、Q軸成分という)を、CPIおよびCPQは実効補正値118のI軸成分およびQ軸成分を、OUTIおよびOUTQは補正検波信号119のI軸成分およびQ軸成分を表す。
2X−Y≧0 …(3)
tan-12=63.4度であるから、上式(3)が成立するか否かを判断することにより、検波信号111の位相ずれが±63.4度以内であるか否かを判断することができる。つまり、第2の平均ベクトル612が、図12に示す斜線部の範囲に存在するか否かを判断することができる。なお、図12に示すaは、正の数である。
交番検出部101がUW部のデータパターンを所定長のシンボル交番であると誤判定する理由、UW部のデータパターンと補正遡り回数との関係、および、誤判定を防止するUW部のデータパターンの好適な選び方について説明する。
(a)1番目から 8番目まで「11 00 ** ** ** ** ** 00」
(b)2番目から 9番目まで「00 ** ** ** ** ** 00 **」
(c)3番目から10番目まで「** ** ** ** ** 00 ** **」
(d)4番目から11番目まで「** ** ** ** 00 ** ** **」
(e)5番目から12番目まで「** ** ** 00 ** ** ** 00」
(f)6番目から13番目まで「** ** 00 ** ** ** 00 11」
また、UW部の直前に配置されたPR部のデータパターンを考慮して、UW部における誤検出により、PR部とUW部とに跨って8シンボルに亘るシンボル交番が発生する場合の数は、上記の6とおりとは別に7とおりある。したがって、パターンP1をUW部のデータパターンとして用いた場合には、合計13とおりの場合について、8シンボルに亘るシンボル交番が検出され、誤った補正値が算出される。
図24は、本発明の第2の実施形態に係る位相誤差補正回路24の構成を示すブロック図である。図24に示す位相誤差補正回路24は、遅延部2400、交番検出部2401、補正値算出部2402、補正値決定部2403、位相回転部104、UW検出部105、および、フレーム終端検出部106を備える。位相誤差補正回路24は、図2に示す受信装置2に内蔵して使用される点、図3に示すフレーム構造を有する検波信号111が入力される点、および、検波信号111のPR部はシンボル交番する点で、第1の実施形態に係る位相誤差補正回路1と共通する。本実施形態の構成要素のうち、第1の実施形態と同一の構成要素については、同一の参照番号を付して、説明を省略する。
図28は、本発明の第3の実施形態に係る受信装置28の構成を示すブロック図である。図28に示す受信装置28は、検波部201、クロック再生部2801、および、位相誤差補正回路2802を備える。受信装置28は、位相誤差補正回路2802がその前段に配置されたクロック再生部2801に位相誤差の大小を示す位相誤差情報を供給し、クロック再生部2801が供給された位相誤差情報に基づきシンボルクロックを再生することを特徴とする。
X−2Y>0 または、2X−Y<0 …(4)
X−2Y<0 かつ、 2X−Y>0 …(5)
図38は、本発明の第4の実施形態に係る受信装置38の構成を示すブロック図である。図38に示す受信装置38は、検波部201、位相誤差補正回路3801、および、クロック再生部3802を備える。図38に示す検波部201、位相誤差補正回路3801、および、クロック再生部3802は、それぞれ、図2に示す検波部201、位相誤差補正回路1、および、クロック再生部202に相当する。受信装置38は、位相誤差補正回路3801がクロック再生部3802の前段に配置され、検波部201から出力された検波出力212に対してサンプルごとに位相補正を行うことを特徴とする。
2、28、38…受信装置
101、2401…交番検出部
102、2402…補正値算出部
103、2403…補正値決定部
104…位相回転部
105…UW検出部
106…フレーム終端検出部
110、2811、3812…シンボルクロック
111、1911…検波信号
112、1913、2412…符号ビット
113…交番検出信号
114、2413…補正値算出信号
115、2414…補正値
116…UW検出信号
117…フレーム終端検出信号
118、2415…実効補正値
119、3813…補正検波信号
201…検波部
202、2801、3802…クロック再生部
211…受信信号
212…検波出力
501…シンボル交番検出部
502…シンボルカウンタ部
503…交番検出信号生成部
511…シンボル交番検出信号
512…カウンタ値
601、2501…位相反転部
602…平均化部
603、2503…平均ベクトル位相反転部
604、2504…補正値判定部
611、2511…第1の平均ベクトル
612、2512…第2の平均ベクトル
701…シンボル加算器
702…シンボル遅延器
1101、3001…絶対値算出部
1102、3002…絶対値比較部
1103…選択部
1111、3011…I軸成分の絶対値
1112、3012…Q軸成分の絶対値
1113…許可信号
1114…不許可信号
1301…補正値記憶部
1302…補正値選択部
1303、2603…補正値保持部
1304、2604、3006…タイミング調整部
1305、2605、3007…データ部受信信号生成部
1306、2606、3008…論理ゲート
1311、3014…補正値遡り回数
1312、2612、3015…データ部受信信号
1313、2613、3016…更新信号
1900…45度回転部
1912…回転検波信号
2400…遅延部
2411…遅延させた検波信号
2502…スライディング積分部
2812…位相誤差情報
2901…位相誤差情報決定部
3003…位相誤差情報記憶部
3004…位相誤差情報選択部
3005…位相誤差情報保持部
3013…45度判定信号
3101…45度回転部
3102…判定軸選択部
3103…シンボルクロック再生部
3811…補正検波出力
3901…シンボル判定部
Claims (11)
- データをフレーム単位で送信する信号送信方法であって、
送信すべきデータが所定の長さに分割されたデータの前に、1シンボルごとに交番するプリアンブルと、シンボル誤りが生じても所定の長さに亘って1シンボルごとに交番しない特性を有する特定パターンとを付加して、フレーム構造のデータを作成するステップと、
前記フレーム構造のデータをデジタル変調して送信するステップとを備えた、信号送信方法。 - 前記特定パターンは、コンスタレーション上で隣接するシンボルのシンボルデータが1ビットだけ異なるように割り当てられていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターン内の任意のシンボルがコンスタレーション上の隣接信号点に誤って判定されるシンボル誤りを生じた場合、前記シンボル誤りが如何なる組み合わせで発生しても所定数のシンボル長に亘って交番するパターンが生じないように、前記特定パターンが構成されていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターン内の任意のシンボルがコンスタレーション上の隣接信号点に誤って判定されるシンボル誤りを生じた場合、前記シンボル誤りのすべての組み合わせの中で、所定数のシンボル長に亘って交番するパターンが所定の組み合わせ数以内しか生じないように、前記特定パターンが構成されていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターン内の任意のシンボルがコンスタレーション上の所定の角度以内に存在する信号点に誤って判定されるシンボル誤りを生じた場合、前記シンボル誤りが如何なる組み合わせで発生しても所定数のシンボル長に亘って交番するパターンが生じないように、前記特定パターンが構成されていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターン内の任意のシンボルがコンスタレーション上の所定の角度以内に存在する信号点に誤って判定されるシンボル誤りを生じた場合、前記シンボル誤りのすべての組み合わせの中で、所定数のシンボル長に亘って交番するパターンが所定の組み合わせ数以内しか生じないように、前記特定パターンが構成されていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターン内の任意のシンボルがそれぞれ所定ビット数以内のシンボル誤りを生じた場合、前記シンボル誤りが如何なる組み合わせで発生しても所定数のシンボル長に亘って交番するパターンが生じないように、前記特定パターンが構成されていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターン内の任意のシンボルがそれぞれ所定ビット数以内のシンボル誤りを生じた場合、前記シンボル誤りのすべての組み合わせの中で、所定数のシンボル長に亘って交番するパターンが所定の組み合わせ数以内しか生じないように、前記特定パターンが構成されていることを特徴とする、請求項1記載の信号送信方法。
- 前記特定パターンは所定数のシンボル長以内において、
前期プリアンブルを構成する位相が互いに180度反転する信号点Aと信号点Bのシンボルを少なくとも一方を2つ以上含み、
前記信号点Aのシンボルと前記信号点Bのシンボルは、前記信号点Aのシンボル同士あるいは前記信号点Bのシンボル同士は互いに奇数シンボル長だけ離れた位置に配置されており、前記信号点Aのシンボルと前記信号点Bのシンボルは互いに偶数シンボル長だけ離れた位置に配置されていることを特徴とする請求項3から8記載の信号送信方法。 - 前記特定パターンは、
4相位相変調方式を用いて変調され、
前記信号点Aのシンボルと、
前記信号点Bのシンボルと、
前記信号点Aから正の回転方向に90度だけ回転させた位置に位置する信号点Cのシンボルと、
前記信号点Aから負の回転方向に90度だけ回転させた位置に位置する信号点Dのシンボルとを含む信号系列であることを特徴とする請求項9記載の信号送信方法。 - 前記特定パターンは、
8相位相変調方式を用いて変調され、
前記信号点Aのシンボルと、
前記信号点Bのシンボルと、
前記信号点Aから正の回転方向に90度だけ回転させた位置に位置する信号点Cのシンボルと、
前記信号点Aから負の回転方向に90度だけ回転させた位置に位置する信号点Dのシンボルと、
前記信号点Aから正の回転方向に45度だけ回転させた位置に位置する信号点Eのシンボルと、
前記信号点Bから正の回転方向に45度だけ回転させた位置に位置する信号点Fのシンボルと、
前記信号点Aから負の回転方向に45度だけ回転させた位置に位置する信号点Gのシンボルと、
前記信号点Bから負の回転方向に45度だけ回転させた位置に位置する信号点Hのシンボルと、
を含む信号系列であることを特徴とする請求項9記載の信号送信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310051A JP2009050033A (ja) | 2002-10-25 | 2008-12-04 | 信号送信方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002311393 | 2002-10-25 | ||
JP2008310051A JP2009050033A (ja) | 2002-10-25 | 2008-12-04 | 信号送信方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003361070A Division JP4268498B2 (ja) | 2002-10-25 | 2003-10-21 | 位相誤差補正回路、これを用いた受信装置及び位相誤差補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009050033A true JP2009050033A (ja) | 2009-03-05 |
Family
ID=32064383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310051A Pending JP2009050033A (ja) | 2002-10-25 | 2008-12-04 | 信号送信方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7336737B2 (ja) |
EP (2) | EP1414207B8 (ja) |
JP (1) | JP2009050033A (ja) |
DE (1) | DE60306298T2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070070877A1 (en) * | 2005-09-27 | 2007-03-29 | Thomas Sun | Modulation type determination for evaluation of transmitter performance |
US20070127358A1 (en) * | 2005-11-23 | 2007-06-07 | Qualcomm Incorporated | Phase correction in a test receiver |
KR100858350B1 (ko) * | 2007-06-04 | 2008-09-17 | 주식회사 파이칩스 | 무선신호 수신장치 |
US7991043B2 (en) * | 2008-06-17 | 2011-08-02 | Freescale Semiconductor, Inc. | Hybrid polyphase and joint time-frequency detection |
US8644426B1 (en) * | 2008-07-14 | 2014-02-04 | Marvell International Ltd. | Robust differential receiver for frequency modulated system |
JP2010199987A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | クロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路 |
US7995304B2 (en) * | 2009-05-27 | 2011-08-09 | Seagate Technology Llc | Circuits that use a postamble signal to determine phase and frequency errors in the acquisition of a preamble signal |
US8817431B2 (en) * | 2009-12-18 | 2014-08-26 | True-Safe Technologies, Inc. | System and integrated method for a parallel and series arc fault circuit interrupter |
US8457261B1 (en) * | 2010-02-17 | 2013-06-04 | Qualcomm Incorporated | Automatic gain control techniques for detecting RF saturation |
US8774329B2 (en) | 2010-07-01 | 2014-07-08 | Intelleflex Corporation | Variable length correlator |
US8428204B2 (en) * | 2010-08-20 | 2013-04-23 | Raytheon Company | Recovering distorted digital data |
US9374141B2 (en) * | 2012-12-07 | 2016-06-21 | Sun Patent Trust | Signal generation method, transmission device, reception method, and reception device |
US9124393B2 (en) | 2013-12-20 | 2015-09-01 | Nxp B.V. | End of communication detection |
JP6294093B2 (ja) * | 2014-02-12 | 2018-03-14 | パナソニック株式会社 | 位相回転補正方法及び位相回転補正装置 |
WO2017051216A1 (en) * | 2015-09-25 | 2017-03-30 | Intel IP Corporation | An apparatus and a method for generating a radio frequency signal |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS531410A (en) * | 1976-06-25 | 1978-01-09 | Mitsubishi Electric Corp | Synchronous system |
US6400734B1 (en) * | 1998-12-07 | 2002-06-04 | National Semiconductor Corporation | Method and architecture for TDMA receiver incorporating a unique word correlation control loop |
JP2002533008A (ja) * | 1998-12-14 | 2002-10-02 | インターデイジタル テクノロジー コーポレーション | ランダムアクセスチャネルプリアンブルの検出 |
JP2004166259A (ja) * | 2002-10-25 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 位相誤差補正回路およびこれを用いた受信装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2643792B2 (ja) | 1993-09-14 | 1997-08-20 | 日本電気株式会社 | 復調装置 |
JPH07240742A (ja) * | 1994-03-01 | 1995-09-12 | Mitsubishi Denki Semiconductor Software Kk | 同期ワード検出装置及び同期ワード検出方法 |
JPH09233134A (ja) | 1996-02-27 | 1997-09-05 | Mitsubishi Electric Corp | 復調器 |
JP3283210B2 (ja) * | 1997-05-30 | 2002-05-20 | 株式会社鷹山 | スペクトラム拡散通信方式における信号受信装置 |
JP3286907B2 (ja) * | 1997-10-30 | 2002-05-27 | 三菱電機株式会社 | タイミング位相同期検出回路及び復調器 |
JP3663565B2 (ja) * | 1997-11-10 | 2005-06-22 | 富士通株式会社 | 搬送波再生回路 |
JP3185867B2 (ja) * | 1997-11-28 | 2001-07-11 | 日本電気株式会社 | 誤差検出方法および装置、信号復調方法および装置 |
JP3186692B2 (ja) * | 1998-04-15 | 2001-07-11 | 日本電気株式会社 | 復調器における位相推定方法 |
JP3649930B2 (ja) * | 1999-02-12 | 2005-05-18 | 株式会社ケンウッド | クロック再生回路 |
JP4489922B2 (ja) * | 2000-09-22 | 2010-06-23 | 株式会社日立国際電気 | 復調方法 |
-
2003
- 2003-10-22 DE DE60306298T patent/DE60306298T2/de not_active Expired - Lifetime
- 2003-10-22 EP EP03024261A patent/EP1414207B8/en not_active Expired - Fee Related
- 2003-10-22 EP EP04015313A patent/EP1463233A3/en not_active Withdrawn
- 2003-10-23 US US10/690,560 patent/US7336737B2/en active Active
-
2008
- 2008-01-03 US US12/003,933 patent/US7899139B2/en not_active Expired - Fee Related
- 2008-12-04 JP JP2008310051A patent/JP2009050033A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS531410A (en) * | 1976-06-25 | 1978-01-09 | Mitsubishi Electric Corp | Synchronous system |
US6400734B1 (en) * | 1998-12-07 | 2002-06-04 | National Semiconductor Corporation | Method and architecture for TDMA receiver incorporating a unique word correlation control loop |
JP2002533008A (ja) * | 1998-12-14 | 2002-10-02 | インターデイジタル テクノロジー コーポレーション | ランダムアクセスチャネルプリアンブルの検出 |
JP2004166259A (ja) * | 2002-10-25 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 位相誤差補正回路およびこれを用いた受信装置 |
Also Published As
Publication number | Publication date |
---|---|
US20040125901A1 (en) | 2004-07-01 |
EP1414207B1 (en) | 2006-06-21 |
EP1414207A1 (en) | 2004-04-28 |
DE60306298D1 (de) | 2006-08-03 |
EP1463233A2 (en) | 2004-09-29 |
US7899139B2 (en) | 2011-03-01 |
US20080118010A1 (en) | 2008-05-22 |
DE60306298T2 (de) | 2007-04-26 |
EP1414207B8 (en) | 2006-11-15 |
US7336737B2 (en) | 2008-02-26 |
EP1463233A3 (en) | 2004-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009050033A (ja) | 信号送信方法 | |
CN109617844B (zh) | 一种载波同步的方法及系统 | |
JPH09266499A (ja) | デジタル復調回路、最大値検出回路及び受信装置 | |
US20170180171A1 (en) | Frequency synchronization of convolutionally coded gfsk signals | |
EP0380876A2 (en) | Phase synchronous maximum likelihood decoder | |
JP3633497B2 (ja) | 周波数誤差推定を行う受信機および周波数誤差の推定方法 | |
JPH0810879B2 (ja) | 復調装置 | |
US7042925B2 (en) | Correlation detection improvement by averaging spread spectrum signals | |
US20030138055A1 (en) | Decoder and decoding method | |
US7724856B2 (en) | Clock recovery circuit and receiver using the circuit | |
JP4268498B2 (ja) | 位相誤差補正回路、これを用いた受信装置及び位相誤差補正方法 | |
JP3348660B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
US6721366B1 (en) | Phase tracking apparatus and method for continuous phase modulated signals | |
US20070192048A1 (en) | System and method for estimating phase offset in a communication system | |
JP2007529913A5 (ja) | ||
JP3348661B2 (ja) | キャリア位相追従装置および周波数ホッピング受信装置 | |
CA2318988C (en) | Receiver | |
CN115174326A (zh) | 高速跳频msk信号的突发检测与相干解调装置及方法 | |
JP4268180B2 (ja) | シンボルタイミング検出装置及び無線端末装置 | |
JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
JP3865893B2 (ja) | 復調回路 | |
JP3789259B2 (ja) | デジタル復調装置 | |
JPH11103326A (ja) | 復調器 | |
JP2022072447A (ja) | デジタル受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110825 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120307 |