JP2009004622A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009004622A
JP2009004622A JP2007165202A JP2007165202A JP2009004622A JP 2009004622 A JP2009004622 A JP 2009004622A JP 2007165202 A JP2007165202 A JP 2007165202A JP 2007165202 A JP2007165202 A JP 2007165202A JP 2009004622 A JP2009004622 A JP 2009004622A
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor
package
magnet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007165202A
Other languages
English (en)
Other versions
JP5067038B2 (ja
Inventor
Mamoru Kudo
守 工藤
Kenichi Shigenami
賢一 重並
Shunichi Sukegawa
俊一 助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007165202A priority Critical patent/JP5067038B2/ja
Priority to US12/110,682 priority patent/US7554186B2/en
Publication of JP2009004622A publication Critical patent/JP2009004622A/ja
Application granted granted Critical
Publication of JP5067038B2 publication Critical patent/JP5067038B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体パッケージが積層された半導体装置において、半導体パッケージの着脱が容易となる半導体装置を提供する。
【解決手段】半導体パッケージ（１０）と半導体パッケージ（２０）は、それぞれに形成された磁石（２２、２３）が吸着することにより積層される。そして、磁石（２２）と磁石（２３）のセルフアライメント効果により、半導体パッケージ（１０）と半導体パッケージ（２０）は、接点（１３）が半導体パッケージ（２０）に形成されたパッドと接触するように位置が合わせられる。また、このとき、接点（１３）は、接点（１３）に接続されている弾性部材（１４）により半導体パッケージ（２０）に押し付けられることにより、確実にパッドと接触することができる。
【選択図】図１

Description

本発明は、半導体装置に関する。詳しくは容易に取り替えまたは追加が可能な半導体パッケージを有する半導体装置に関する。
従来、半導体実装基板に搭載させるＬＳＩなどのＩＣ、および抵抗、コンデンサ、ダイオードなどの半導体素子である電子部品は、用途・機能に合わせて任意に実装される。
システムが高機能化するにしたがって、半導体実装基板に搭載させる電子部品は、数が増加し、互いに複雑に接続されるようになってきており、電子部品を搭載する半導体実装基板の面積が増加している。
そこで、半導体実装基板の面積を増加させずに、高機能の半導体装置を製造するために電子部品を積層させ、半導体実装基板に搭載させて半導体装置を製造している。このように電子部品を積層させて、半導体装置を製造する際、電子部品間を電気的接続させ、かつ固定させるために、例えばハンダなどにより接合させている。（例えば、特許文献１参照。）
特開２００２−１５１５５１号公報
しかしながら、実装部品である電子部品などがハンダなどで固定され積層されている場合、電子部品が故障した場合の電子部品の交換、または半導体装置の機能を変更させるための電子部品の入れ替えまたは追加が困難となる場合がある。
したがって本発明は、半導体パッケージが積層された半導体装置において、半導体パッケージの着脱が容易となる半導体装置を提供する。
本発明における半導体装置は、第１キャビティが形成された第１半導体パッケージ基材と、前記第１キャビティに搭載される第１実装部品と、前記第１半導体パッケージ基材における前記第１実装部品を搭載する面と平行となるように磁力面が配置される第１磁石とを有する第１半導体パッケージと、第２キャビティが形成された第２半導体パッケージ基材と、前記第２キャビティに搭載される第２実装部品と、前記第２半導体パッケージ基材における前記第２実装部品を搭載する面と平行となるように磁力面が配置される第２磁石とを有する第２半導体パッケージとを有し、前記第１磁石と前記第２磁石が吸着することにより、前記第１半導体パッケージと前記第２半導体パッケージとが積層されることを特徴とする。
半導体パッケージ同士を、半導体パッケージに配置された磁石で固定することにより、半導体パッケージを取り外すことが容易となり、また新たに半導体パッケージを加えることも容易となる。
本発明によれば、半導体パッケージが積層されたる半導体装置において、半導体パッケージの着脱が容易となる半導体装置を提供することができる。
以下に、本発明に係る半導体装置の実施の形態について、図面を参照して説明する。
第１実施形態
図１は、本発明の一実施形態に係る半導体装置の断面図である。
図１に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体パッケージ１０、２０を有する。
そして、半導体パッケージ１０は、例えば、半導体パッケージ基材１１と、磁石１２と、接点１３と、弾性部材１４と、実装部品１５とを有する。また、半導体パッケージ２０は、例えば、半導体パッケージ基材２１と、磁石２２と、接点２３と、弾性部材２４と、実装部品２５とを有する。
半導体パッケージ基材１１は、任意の材料で形成されるが、例えば、ガラスエポキシ、シリコンなどの樹脂、またはセラミックなどの材料により形成される。そして、半導体パッケージ基材１１は、基材の中央にキャビティが形成されており、当該キャビティ内に半導体パッケージ１０の用途、機能に合わせた実装部品１５が搭載されている。そして、それぞれに搭載された実装部品１５が電気的に接続するように、半導体パッケージ１０には実装部品１５と接続する配線（図示なし）が形成される。また、半導体パッケージ基材１１は、半導体パッケージ１０の用途、実装部品１５の数等により様々な大きさを取りうる。
磁石１２は、半導体パッケージ２０に配置される磁石２２と吸着するように半導体パッケージ基材１１の表面に露出して、または半導体パッケージ基材１１の内部に埋め込まれて配置される。好ましくは、磁石１２は、半導体パッケージ基材１１の表面に露出するように配置され、例えば、磁石１２における磁極の端面が、半導体パッケージ基材２１が積層する方向に向き、半導体パッケージ基材１１を貫くように配置される。ここで、本発明において磁極とは、磁石が形成する磁場の最も強い部分のことである。また、例えば、半導体パッケージ基材１１の表面に埋め込むように配置されてもよい。そして、磁石１２は、単数または複数個配置され、例えば半導体パッケージ基材１１の一面において、磁石１２の極の向きは異なっていてもよく、また全ての磁石１２の極の向きが同一であってもよい。
また、磁石１２の大きさは、磁石１２が形成される半導体パッケージ基材１１の大きさ、必要とする磁石の吸着力などにより異なるが、例えば、半導体パッケージ基材１１の幅が約５ｃｍの場合、磁石１２の大きさは、直径約２ｍｍ〜３ｍｍである。
磁石１２は、例えば、ネオジウム磁石、サマリウムコバルト磁石、フェライト磁石などであり、好ましくは、吸着力の大きいネオジウム磁石、サマリウムコバルト磁石である。例えば、ネオジウム磁石は直径３ｍｍ、高さ３ｍｍで吸着力が約３５０ｇｆである。また、サマリウムコバルト磁石は直径３ｍｍ、高さ３ｍｍで吸着力が約１５０ｇｆである。
半導体パッケージ基材１１に配置される磁石１２の個数は、磁石１２の吸着力と半導体パッケージ基材１１に形成される弾性部材１４の弾性力と弾性部材１４の個数により決定される。磁石１２の吸着力は、（弾性部材１４の弾性力）×（弾性部材１４の個数）より大きい必要がある。例えば、弾性部材１４の弾性力が３ｇｆであり、弾性部材１４の個数が１００個であるとすると、磁石１２の吸着力は３ｇｆ×１００＝３００ｇｆより大きい必要がある。
例えば、直径３ｍｍ、高さ３ｍｍのネオジウム磁石を半導体パッケージ基材１１の４隅に形成した場合、磁石１２の吸着力は、３５０ｇｆ×４＝１４００ｇｆとなり、上記の３００ｇｆより大きくなり必要条件を満たす。また、同様にサマリウムコバルト磁石の場合は、１５０ｇｆ×４＝６００ｇｆとなり、必要条件を満たす。
磁石２２は、半導体パッケージ基材１１に配置される磁石１２と吸着するように半導体パッケージ基材２１の表面に露出して、または半導体パッケージ基材１１の内部に埋め込まれて配置される。そして、磁石２２は、半導体パッケージ基材１１における半導体パッケージ基材２１と接触する面側の磁石１２の極と異なる極が、半導体パッケージ基材２１における半導体パッケージ基材１１と接触する面側に向くように配置される。そして、磁石１２と磁石２２とが吸着することにより、半導体パッケージ基材１１に半導体パッケージ基材２１が積層し、半導体パッケージ基材１１に形成される接点１３と半導体パッケージ基材２１に形成されるパッド（図示なし）との接続を確実にする。また、ハンダでの接続のように半導体パッケージ基材１１と半導体パッケージ基材２１が固定されないため、半導体パッケージ基材１１と半導体パッケージ基材２１との着脱が容易となる。
また、磁石１２と磁石２２とのセルフアライメント効果による位置合わせ精度によって、半導体パッケージ基材１１に形成される接点１３と、半導体パッケージ基材２１に形成されるパッド（図示なし）が接触することができる大きさであれば、磁石１２と磁石２２によるセルフアライメント効果のみで、半導体パッケージ１０と半導体パッケージ２０との位置を合わせることが可能である。ここで、本発明でのセルフアライメント効果とは磁石の磁力により半導体パッケージ１０と半導体パッケージ２０との位置を合わせることである。
また、磁石は、一定の磁界を形成しているため、実装部品１５間での信号の送受信には影響を与えない。また、磁石が導電性を有する材料、例えばコバルト系の材料などからなる場合、磁石を端子とすることも可能である。
接点１３は、半導体パッケージ１０と半導体パッケージ２０とを電気的に接続する。そして、接点１３は、弾性部材１４および配線（図示なし）と接続されており、接点１３を介して、半導体パッケージ基材１１に搭載されている実装部品１５に電源を供給し、半導体パッケージ１０における実装部品１５からの信号を半導体パッケージ２０に送信し、また半導体パッケージ２０からの信号を半導体パッケージ１０が受信する。
また、接点１３は導電性の材料からなり、例えば、金メッキを施した金属素材などである。また、接点１３は電源の種類、電流容量および搭載している実装部品１５の消費電流の総和を考慮して、適当な数を配置する。また、通常時、接点１３の頭頂部は半導体パッケージ基材１１の表面から突出するように形成されている。
弾性部材１４は接点１３と接続し、半導体パッケージ基材１１に形成された弾性部材収容部Ｈ内に設けられる。そして、上記に示すように、通常時、接点１３の頭頂部は半導体パッケージ基材１１の表面から突出しているが、半導体パッケージ基材１１に半導体パッケージ基材２１が積層されると、接点１３は、弾性部材収容部Ｈ内に押し込まれる。そのとき、接点１３は弾性部材１４の弾性力により半導体パッケージ基材１１に押し付けられる。そのため、接点１３は半導体パッケージ基材１１と確実に接触することができる。
また弾性部材１４として、弾性的な性質を奏する任意の材料を用いることができる。また、弾性部材１４は、半導体パッケージ基材１１に形成されている配線（図示なし）と接続されており、弾性部材１４を電源線等に用いることができる。したがって、弾性部材１４は、好ましくは導体であり、接点１３から供給される電源または信号を半導体パッケージ基材１１に供給する。さらに好ましくは、弾性部材１４は、金属製のバネであり、例えば、ステンレス鋼、銅などから形成される。
実装部品１５は、例えば、ＬＳＩなどのＩＣ、抵抗、コンデンサ、ダイオードなどの半導体素子である電子部品である。そして、実装部品１５は、半導体パッケージ１０の用途・機能に合わせて任意に半導体パッケージ基材１１に実装される。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図１に示すように、本実施形態に係る半導体装置１において、半導体パッケージ２０は、磁石１２と磁石２２とが吸着することにより半導体パッケージ１０に積層される。そして、磁石１２と磁石２２のセルフアライメント効果により、半導体パッケージ１０と半導体パッケージ２０は、接点１３が半導体パッケージ２０に形成されたパッド（図示なし）と接触するように位置が合わせられる。また、このとき、接点１３は、接点１３に接続されている弾性部材１４により半導体パッケージ２０に押し付けられ、確実にパッドと接触することができる。
また、図１において、積層させる半導体パッケージの数は２層であるが、３層以上の任意の数積層させることができる。以下の実施形態においても同様に、半導体パッケージは任意の数積層させることができる。
次に、本実施形態に係る半導体装置１の使用方法について説明する。
本実施形態に係る半導体装置１は、磁石の吸着により半導体パッケージが積層されているため、積層させる半導体パッケージを増設させることが容易である。そのため、例えば、フラッシュメモリなどのメモリである実装部品１５、２５を搭載したメモリシステムである場合、半導体装置１としてのメモリ容量を容易に増やすことができる。したがって、本実施形態に係る半導体装置１によりメモリ容量が可変となるストレージシステム（外部記憶装置）を実現することができる。積層させる半導体パッケージの数を増やすことにより、ギガバイトからテラバイトオーダーのメモリシステムを組むことも可能となる。
また、本実施形態に係る半導体装置１は、磁石の吸着により半導体パッケージが積層されているため、積層させる半導体パッケージを増設させることが容易である。そのため、例えば、ベクトル演算用のデジタル信号処理システムである実装部品１５、２５を搭載した信号処理システムである場合、容易に演算性能を高めることができる。
また、本実施形態に係る半導体装置１が、例えば、高画質化信号処理システムである実装部品１５、２５を搭載したテレビ用のアプリケーションの場合、さらに高性能な信号処理システムが開発されたとき、半導体パッケージを従来のものから高性能な信号処理システムを搭載した半導体パッケージに容易に載せ換えることができるため、容易に新システムにグレードアップすることができる。
本実施形態の半導体装置によれば、複数の半導体パッケージを半導体パッケージに配置された磁石の吸着で積層させることにより、新たな半導体パッケージを積層したり、半導体パッケージの載せ換えが容易となる。そのため、半導体装置が搭載されている基板を取り替えることなく、半導体パッケージ部分だけを変更、増設するだけで、所望の半導体装置を得ることができる。
第２実施形態
図２は、本発明の一実施形態に係る半導体パッケージ間の位置合わせ機構を設けた半導体装置の断面図である。本実施形態は半導体パッケージ間の位置合わせ機構および半導体実装基板と半導体装置の接合を示すため、半導体パッケージの構造については省略しているが、第１実施形態における半導体パッケージと同様の構造である。
図２に示すように、本発明の一実施形態にかかる半導体装置１は、半導体実装基板３０と、ガイド３１と、半導体パッケージ３２、３３とを有する。
半導体実装基板３０は、通常用いる基板と同様な材料からなり、例えば、ガラスエポキシ、シリコンなどである。積層させる半導体パッケージ間の接点とパッドとの位置を合わせるためのガイド３１が設けられている。また、半導体実装基板３０には、半導体パッケージ３２が積層される。
ガイド３１は、半導体実装基板３０に設けられており、半導体パッケージ３２、３３と同一サイズかつ同一形状の開口が形成されている。そして、半導体実装基板３０における半導体パッケージの積層位置および半導体パッケージ間の接点とパッドとの位置を合わせる。ガイド３１は、任意の材料により形成されるが、例えば、プラスチックやセラミックなどからなる。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図２に示すように、本実施形態に係る半導体装置１において、半導体実装基板３０にガイド３１が設けられている。そして、ガイド３１は、半導体パッケージ３２、３３と同一サイズかつ同一形状の開口が形成されている。そして、半導体パッケージ３２をガイド３１に沿って、半導体実装基板３０に積層させ、また、半導体パッケージ３３をガイドに沿って、半導体パッケージ３２に積層させる。そして、本実施形態の場合も第１実施形態と同様に、半導体パッケージ３２と３３との吸着は磁石を用いて行う。
本実施形態の半導体装置によれば、半導体実装基板にガイドを設けることにより、磁石のセルフアライメント効果による位置合わせ精度では半導体パッケージに形成された接点とパッドとを接触させることが難しいような場合でも、確実に接触させることができる。
また、半導体パッケージ３２が半導体実装基板３０にマウントされる場合の接合方法について説明する。ここで、本実施形態において説明する半導体実装基板と半導体パッケージとの接合方法は本実施形態に限らず、他の実施形態において半導体実装基板に半導体パッケージを積層させる場合にも同様な方法を用いることができる。
図３は、本発明の一実施形態に係るハンダボールを用いた接合を示す半導体装置の断面図である。また、図４は、本発明の一実施形態に係るワイヤーボンディングによる接合を示す半導体装置の断面図である。
図３に示すように、半導体実装基板３０と半導体パッケージ３２は、例えば、半導体パッケージ３２における半導体実装基板３０に積層される面に形成された球状の低融点の金属、例えばハンダなどによるバンプをアレイ状に並べたハンダボール３４により接合される。ハンダボール３４は、半導体実装基板３０と半導体パッケージ３２を接合させ、また半導体実装基板３０と半導体パッケージ３２とを電気的に接続させ、電源の供給および信号の送受信を可能とする。
また図４に示すように、半導体実装基板３０と半導体パッケージ３２は、非常に細い電線などのワイヤー３５により電気的に接続させるワイヤーボンディングによっても接続されてもよい。ワイヤー３５は半導体実装基板３０におけるパッドと半導体パッケージ３２におけるパッドとを電気的に接続する。
第３実施形態
図５および図６は、本発明の一実施形態に係る半導体パッケージ間の位置合わせ機構を設けた半導体装置の断面図である。本実施形態は第２実施形態と異なる半導体パッケージ間の位置合わせ構造を示し、半導体パッケージの構造は、凹部および凸部が形成されていること以外は、第１実施形態における半導体装置における半導体パッケージと同様である。
図５に示すように、本発明の一実施形態にかかる半導体装置１は、半導体パッケージ４０、４１と、凹部４２、４５と、凸部４３、４４とを有する。
半導体パッケージ４０には、例えば、半導体パッケージ４１と接触する面に凹部４２が形成され、反対の面には凸部４４が形成されている。また、半導体パッケージ４１には、例えば、半導体パッケージ４０と接触する面に凸部４３が形成され、反対の面には凹部４５が形成されている。
凹部４２は、半導体パッケージ４０の大きさ、厚さなどにより変化するが、例えば深さ約１ｍｍの穴、溝などである。そして、穴の大きさや溝の幅も半導体パッケージ４０の大きさや厚さなどにより変化するが、例えば穴が円形状の場合は直径約１ｍｍであり、穴が方形状の場合は、一辺が約1ｍｍであり、溝の幅は約１ｍｍである。
また、凹部４２が穴の場合、任意の数の穴が半導体パッケージ４０に形成される。好ましくは、半導体パッケージ４０と４１との位置が固定されるように複数個の穴が形成される。また凹部４２が溝の場合、例えば、半導体パッケージ４０の全周に溝が形成されてもよく、また、任意の長さの複数の溝が形成されていてもよい。
凸部４３は、半導体パッケージ４１における半導体パッケージ４０と接触する面に、凹部４２と噛み合う形状で形成される。そして、凸部４３は、凹部４２と噛み合った際に、半導体パッケージ４０、４１に形成されている接点とパッドとが電気的に接続されるような位置に形成される。そして、凹部４２と凸部４３を噛み合わせて、半導体パッケージ４０に４１を積層させることにより、半導体パッケージ４０、４１に形成されている接点とパッドとが電気的に接続される。また、凹部４２と凸部４３は、半導体パッケージ４０と半導体パッケージ４１との位置を合わせるために形成されているため、本実施形態の場合も磁石の吸着により半導体パッケージ４０に半導体パッケージ４１を積層させる。
また、上記と同様に半導体パッケージ４０における半導体パッケージ４１と接触する面と反対の面に形成された凸部４４は、図示していない半導体パッケージにおける凹部に噛み合うように形成される。また、半導体パッケージ４１における半導体パッケージ４０と接触する面と反対の面に形成された凹部４５は、図示していない半導体パッケージに形成された凸部にかみ合うように形成される。
また、半導体パッケージ４０、４１は凸部４３、４４の代わりに凹部４２、４５と同一サイズかつ同一形状の凹部を有していてもよい。この場合、凸部４３、４４と同一形状であり、凸部の突起の長さの約２倍の長さのピンをそれぞれの凹部に挿すことにより、上記と同様に半導体パッケージ４０と半導体パッケージ４１との位置を合わせることができる。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図５に示すように、本実施形態に係る半導体装置１において、半導体パッケージ４０における半導体パッケージ４１と接触する面に凹部４２が形成されており、半導体パッケージ４１における半導体パッケージ４０と接触する面に凹部４２に噛み合う形状の凸部４３が形成されている。そして、半導体パッケージ４０に半導体パッケージ４１を積層させ、凹部４２に凸部４３を噛み合わせて、接点（図示なし）とパッド（図示なし）とが接触するように、半導体パッケージ４０と半導体パッケージ４１との位置を合わせる。そして、本実施形態の場合も第１実施形態と同様に、半導体パッケージ４０と半導体パッケージ４１との吸着は磁石を用いて行う。
また、図６に示すように、本発明の一実施形態にかかる半導体装置１は、半導体パッケージ５０、５１と、凹部５２、５５と、凸部５３、５４とを有する。
半導体パッケージ５０には、例えば、半導体パッケージ５１と接触する面に凹部５２が形成され、反対の面には凸部５４が形成されている。また、半導体パッケージ５１には、例えば、半導体パッケージ５０と接触する面に凸部５３が形成され、反対の面には凹部５５が形成されている。
凹部５２は、半導体パッケージ５０の大きさ、厚さなどにより変化するが、例えば深さ約１ｍｍの窪みである。そして、窪みの大きさも半導体パッケージ４０の大きさや厚さなどにより変化するが、例えば、半導体パッケージ５０の外周から約２ｍｍから約３ｍｍ内側に入った位置に窪みが形成される。
凸部５３は、半導体パッケージ５１における半導体パッケージ５０と接触する面に、凹部５２と噛み合う形状で形成される。そして、凸部５３は、凹部５２と噛み合った際に、半導体パッケージ５０、５１に形成されている接点（図示なし）とパッド（図示なし）とが電気的に接続されるような位置に形成される。そして、凹部５２と凸部５３を噛み合わせて、半導体パッケージ５０と５１とを接触させることにより、半導体パッケージ５０、５１に形成されている接点とパッドとが電気的に接続される。また、凹部５２と凸部５３は、半導体パッケージ５０と半導体パッケージ５１との位置を合わせるために形成されており、この場合も磁石の吸着により半導体パッケージ５０に半導体パッケージ５１を積層させる。
また、上記と同様に半導体パッケージ５０における半導体パッケージ５１と接触する面と反対の面に形成された凸部５４は、図示していない半導体パッケージにおける凹部に噛み合うように形成される。また、半導体パッケージ５１における半導体パッケージ５０と接触する面と反対の面に形成された凹部５５は、図示していない半導体パッケージに形成された凸部に噛み合うように形成される。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図６に示すように、本実施形態に係る半導体装置１において、半導体パッケージ５０における半導体パッケージ５１と接触する面に凹部５２が形成されており、半導体パッケージ５１における半導体パッケージ５０と接触する面に凹部５２に噛み合う形状の凸部５３が形成されている。そして、半導体パッケージ５０に半導体パッケージ５１を積層させ、凹部５２に凸部５３を噛み合わせて、接点（図示なし）とパッド（図示なし）とが接触するように、半導体パッケージ５０と半導体パッケージ５１との位置を合わせる。そして、本実施形態の場合も第１実施形態と同様に、半導体パッケージ５０と半導体パッケージ５１との吸着は磁石を用いて行う。
本実施形態の半導体装置によれば、半導体パッケージに凹部および凸部を形成し、互いを噛み合わせることにより、磁石のセルフアライメント効果による位置合わせ精度では半導体パッケージに形成された接点とパッドとを接触させることが難しいような場合でも、確実に接触させることができる。
第４実施形態
図７、図８および図９は、本発明の一実施形態に係る放熱機構を設けた半導体装置の断面図である。半導体パッケージの構造は、第１実施形態における半導体装置における半導体パッケージと同様である。図７（ａ）、図８（ａ）および図９(ａ)は、本発明の一実施形態に係る半導体装置の平面図を示し、図７（ｂ）、図８（ｂ）および図９（ｂ）は本発明の一実施形態に係る半導体装置の断面図を示す。
図７に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体パッケージ６０、７０を有する。
そして、半導体パッケージ６０は、例えば、半導体パッケージ基材６１と、磁石６２と、接点６３と、弾性部材６４と、実装部品６５とを有する。また、半導体パッケージ７０は、例えば、半導体パッケージ基材７１と、磁石７２と、接点７３と、弾性部材７４と、実装部品７５とを有する。
図７に示すように、半導体パッケージ基材６１は、中央にキャビティの対向する２面を開放させて、キャビティを変形させた溝Ｄが形成され、溝Ｄ内に実装部品６５が搭載されている。そして、弾性部材６４と接続する接点６３は、半導体パッケージ基材６１の対向する２辺側に配置され、他の２辺は開放されている。そして、溝Ｄ内に空気が流れることにより、実装部品６５から発生する熱を放熱する。
また半導体パッケージ７０も半導体パッケージ６０と同様に形成されている。そして、半導体パッケージ７０に、半導体パッケージ６０が積層されており、実装部品６５から発生する熱は上面から放熱されないが、半導体パッケージ６０と同様に、開放されている対向する２辺から、溝Ｄ内に空気が流れることにより、実装部品６５から発生する熱を放熱する。この場合も、磁石６２と磁石７２により半導体パッケージ６０と７０とが吸着される。
また図８に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体パッケージ８０、９０を有する。
そして、半導体パッケージ８０は、例えば、半導体パッケージ基材８１と、磁石８２と実装部品８３と、放熱フィン８４を有する。また、半導体パッケージ９０は、例えば、半導体パッケージ基材９１と、磁石９２と、実装部品９３、放熱フィン９４とを有する。
図８に示すように、半導体パッケージ基材８１は、中央にキャビティの対向する２面を開放させて、キャビティを変形させた溝Ｄが形成され、溝Ｄ内に実装部品８３が搭載されている。そして、実装部品８３における半導体パッケージ基材８１への搭載面と反対の面に放熱フィン８４が設けられている。そして、半導体パッケージ基材８１の対向する２辺が開放されており、放熱フィン８４は、半導体パッケージ基材８１の外部まで延在しており、実装部品８３から発生する熱が熱を外部へ放出するための放熱フィン８４を通じて半導体パッケージ基材８１の外部に放熱される。
また半導体パッケージ９０も半導体パッケージ８０と同様に形成されている。そして、半導体パッケージ９０は、半導体パッケージ８０が積層されており、実装部品９３から発生する熱は上面から放熱されないが、半導体パッケージ８０と同様に、実装部品９３に放熱フィン９４が設けられている。そして、半導体パッケージ基材９１の対向する２辺が開放されており、放熱フィン９４は、半導体パッケージ基材９１の外部まで延在しており、実装部品９３から発生する熱が放熱フィン９４を通じて半導体パッケージ基材９１の外部に放熱される。この場合も、磁石８２と磁石９２により半導体パッケージ８０と９０とが吸着されている。
また図９に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体パッケージ１００、１１０を有する。
そして、半導体パッケージ１００は、例えば、半導体パッケージ基材１０１と、磁石１０２と実装部品１０３と、放熱フィン１０４を有する。また、半導体パッケージ１１０は、例えば、半導体パッケージ基材１１１と、磁石１１２と、実装部品１１３、放熱フィン１１４とを有する。
図９に示すように、半導体パッケージ基材１０１は、任意の材料で形成されるが、例えば、ガラスエポキシなどの樹脂、シリコンまたはセラミックなどの材料により形成される。好ましくは、例えばシリコン、セラミックなどの熱伝導率の高い材料である。そして、半導体パッケージ基材１０１の中央にキャビティが形成され、キャビティ内に実装部品１０３が搭載される。そして、半導体パッケージ基材１０１には、放熱フィン１０４が設けられている。そして、実装部品１０３から発生する熱が半導体パッケージ基材１０１および放熱フィン１０４を通じて半導体パッケージ基材１０１の外部に放熱される。
また半導体パッケージ１１０も半導体パッケージ１００と同様に形成され、実装部品１１３から発生する熱が半導体パッケージ基材１１１および放熱フィン１１４を通じて半導体パッケージ基材１１１の外部に放熱される。この場合も、磁石１０２と磁石１１２により半導体パッケージ１００と１１０とが吸着されている。
本実施形態の半導体装置によれば、半導体パッケージに搭載された実装部品から発生する熱を半導体パッケージの外部へ放熱することができる。
第５実施形態
図１０および図１１は、本発明の一実施形態に係る半導体パッケージ脱落防止機構を設けた半導体装置の断面図である。図１０（ａ）および図１１（ａ）は本発明の一実施形態に係る半導体装置の平面図を示し、図１０（ｂ）および図１１（ｂ）は本発明の一実施形態に係る半導体装置の断面図を示す。半導体実装基板、半導体パッケージおよび磁石は、第１実施形態における半導体装置と同様である。
図１０に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体実装基板１２０と、半導体パッケージ１２１、１２２と、磁石１２３、１２４と、バンド１２５と、固定具１２６とを有する。
バンド１２５は、磁石１２３と磁石１２４とを吸着させることにより積層させた半導体パッケージ１２１と半導体パッケージ１２２が衝撃等により脱落、分解するのを防止する。バンド１２５は、例えば、ゴムなどからなる。バンド１２５は、半導体パッケージ１２１、１２２が衝撃により脱落しなければ、１本でも、複数本でもよい。また、複数のバンド１２５が交差して取り付けられてもよい。
固定具１２６は、半導体実装基板１２０に設けられており、半導体実装基板１２０にバンド１２５を固定させる。固定具１２６は、例えば、金属、プラスチックなどからなる。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図１０（ｂ）に示すように、本実施形態における半導体装置１において、半導体実装基板１２０に半導体パッケージ１２１が積層されており、磁石１２３と磁石１２４とを吸着させることにより、半導体パッケージ１２１に半導体パッケージ１２２が積層される。そして、バンド１２５が半導体パッケージ１２１、１２２を覆うように、半導体実装基板１２０に設けられている固定具１２６に取り付けられ、固定される。
また、図１１に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体実装基板１３０と、半導体パッケージ１３１と、半導体パッケージ１３２と、磁石１３３と、磁石１３４と、ビス１３５と、ナット１３６とを有する。
ビス１３５は、磁石１３３と磁石１３４とを吸着させることにより積層させた半導体パッケージ１３１と半導体パッケージ１３２が衝撃等により脱落、分解するのを防止する。ビス１３５の長さは、半導体実装基板１３０、半導体パッケージ１３１、１３２の厚さ、または半導体実装基板１３０に積層させる半導体パッケージの数などにより様々な長さのものが使用される。また、半導体実装基板１３０および半導体パッケージ１３１、１３２またはビス１３５は、例えば金属、プラスチックなどからなる。また、ビス１３５は、１または複数の任意の本数でよいが、好ましくは複数本である。
ナット１３６は、ビス１３５を締めこむことにより、半導体実装基板１３０と半導体パッケージ１３１、１３２とを固定させる。ナット１３６は、ビス１３５に噛み合うものを使用し、ビス１３５と異なる材質のものを使用することもできるが、好ましくは同じ材質のものを使用する。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図１１（ｂ）に示すように、本実施形態における半導体装置１において、磁石１３３と磁石１３４を吸着させることにより、半導体パッケージ１３１に半導体パッケージ１３２が積層される。そして、ビス１３５が半導体実装基板１３０および半導体パッケージ１３１、１３２を貫いて形成され、半導体実装基板１３０における半導体パッケージ１３１が積層される面と反対の面において、ナット１３６をビス１３５に締めこんで固定させる。この場合、磁石１３３と磁石１３４により半導体パッケージ１３１と半導体パッケージ１３２とを吸着させているので、ビス１３５の取り付け、取り外し作業を容易に行うことができ、作業効率が向上する。
また、半導体パッケージ１３１と半導体パッケージ１３２は、磁石１３３と磁石１３４により吸着されているので、ビス１３５は半導体パッケージ１３１と半導体パッケージ１３２の位置合わせに使用し、ビス１３５とナット１３６を固く締めこまなくてもよい。
本実施形態の半導体装置によれば、変動体実装基板に積層された半導体パッケージが衝撃等により、脱落、分解することを防止することができる。
第６実施形態
図１２は、本発明の一実施形態に係る半導体装置の応用例を示す断面図である。
図１２に示すように、本発明の一実施形態に係る半導体装置１は、例えば、半導体実装基板１４０と、ハンダボール１４１と、半導体パッケージ１５０、１６０とを有する。
そして、半導体パッケージ１５０は、例えば、半導体パッケージ基材１５１と、磁石１５２と、接点１５３と、弾性部材１５４と、実装部品１５５、１５６と、シリコンインターポーザ１５７と、凸部１５８とを有する。また、半導体パッケージ１６０は、例えば、半導体パッケージ基材１６１と、磁石１６２と、接点１６３と、弾性部材１６４と、実装部品１６５、１６６、１６８、１６９と、シリコンインターポーザ１６７、１７０と、凹部１７１と、凸部１７２とを有する。
なお、本実施形態における半導体装置１において、他の実施形態における半導体装置１と重複する部分の説明は省略する。
半導体パッケージ１６０は、他の半導体パッケージが積層される面の両面における中央部に実装部品１６５、１６６、１６８、１６９が搭載されるキャビティが形成されている。そして、キャビティ内にシリコンインターポーザ１６７、１７０に実装された実装部品１６５、１６６、１６８、１６９が搭載される。そして、キャビティ内を保護するために、シリコンインターポーザ１６７、１７０が半導体パッケージ１６０と接触している部分を封止してもよい。また、シリコンインターポーザ搭載された実装部品１６５、１６６、１６８、１６９を保護するためにキャビティ内をシリコンなどで埋めてもよい。
実装部品１５５、１６５、１６８は、例えば、システム用のＬＳＩなどのＩＣ、抵抗、コンデンサ、ダイオードなどの半導体素子である電子部品である。
実装部品１５６、１６６、１６９は、例えば、無線通信用のＬＳＩであり、実装部品１５６と１６６との間で無線による信号の送受信を行う。また、実装部品１６９は、半導体パッケージ１６０に積層される半導体パッケージに搭載される無線通信用のＬＳＩとの間で無線による信号の送受信を行う。
シリコンインターポーザ１５７、１６７、１７０はシリコンからなり、実装部品を搭載する再配線基板である。そして、厚さは、例えば１００μｍ以下である。また、シリコンインターポーザ１５７、１６７、１７０は熱や伸び縮み等に対する物理的な強度を向上させることができ、その結果、高い信頼性を確保できる。
次に、本発明の一実施形態に係る半導体装置１の構造について説明する。
図１２に示すように、本実施形態に係る半導体装置１において、半導体パッケージ１５０の半導体実装基板１４０に積層される面にハンダボール１４１が形成されており、半導体パッケージ１５０はハンダボール１４１により、半導体実装基板１４０に積層され、電気的に接続される。そして、磁石１５２と磁石１６２とが吸着することにより、半導体パッケージ１５０に半導体パッケージ１６０が積層される。そして、半導体パッケージ１５０に形成された凸部１５８が、半導体パッケージ１６０に形成された凹部１７１と噛み合わさることにより、半導体パッケージ１５０、１６０に形成されている接点とパッドとが電気的に接続される位置に、半導体パッケージ１６０を積層させる。そして、接点とパッドを介して、半導体パッケージ１５０、１６０間で電源の供給が行われる。また、半導体パッケージ１５０と半導体パッケージ１６０のキャビティ内には、信号送受信用のアンテナ（図示なし）が搭載されている。そして、凸部１５８と凹部１７１を噛み合わせて、半導体パッケージ１５０に半導体パッケージ１６０を積層させることにより、信号送受信用のアンテナの送受信が可能なようにアライメントを確保する。
本実施形態の半導体装置によれば、複数の半導体パッケージを積層する立体構造の半導体装置を形成することができる。
図１は、本発明の一実施形態に係る半導体装置の断面図である。 図２は、本発明の一実施形態に係る半導体パッケージ間の位置合わせ機構を設けた半導体装置の断面図である。 図３は、本発明の一実施形態に係るハンダボールを用いた接合を示す半導体装置の断面図である。 図４は、本発明の一実施形態に係るワイヤーボンディングによる接合を示す半導体装置の断面図である。 図５は、本発明の一実施形態に係る半導体パッケージ間の位置合わせ機構を設けた半導体装置の断面図である。 図６は、本発明の一実施形態に係る半導体パッケージ間の位置合わせ機構を設けた半導体装置の断面図である。 図７は、本発明の一実施形態に係る放熱機構を設けた半導体装置の断面図である。 図８は、本発明の一実施形態に係る放熱機構を設けた半導体装置の断面図である。 図９は、本発明の一実施形態に係る放熱機構を設けた半導体装置の断面図である。 図１０は、本発明の一実施形態に係る半導体パッケージ脱落防止機構を設けた半導体装置の断面図である。 図１１は、本発明の一実施形態に係る半導体パッケージ脱落防止機構を設けた半導体装置の断面図である。 図１２は、本発明の一実施形態に係る設けた半導体装置の応用例を示す断面図である。
符号の説明
１：半導体装置、 １０、２０、３２、３３、４０、４１、５０、５１、６０、７０、８０、９０、１００、１１０、１２１、１２２、１３１、１３２、１５０、１６０：半導体パッケージ、 １１、２１、６１、７１、８１、９１、１０１、１１１、１５１、１６１：半導体パッケージ基材、 １２、２２、６２、７２、８２、９２、１０２、１１２、１２３、１２４、１３３、１３４、１５２、１６２：磁石、 １３、２３、６３、７３、１５３、１６３：接点、 １４、２４、６４、７４、１５４、１６４：弾性部材、 １５、２５、６５、７５、８３、９３、１０３、１１３、１５５、１５６、１６５、１６６、１６８、１６９：実装部品、 ３０、１２０、１３０、１４０：半導体実装基板、 ３１：ガイド、 ３４、１４１：ハンダボール、 ３５：ワイヤー、 ４２、４５、５２、５５、１７１：凹部、 ４３、４４、５３、５４、１５８、１７２：凸部、 ８４、９４：放熱フィン、 １２５：バンド、 １２６：固定具、 １３５…ビス、 １３６…ナット、 １５７、１６７、１７０：シリコンインターポーザ、 Ｈ…弾性部材収容部、 Ｄ…溝

Claims (18)

  1. 第１キャビティが形成された第１半導体パッケージ基材と、前記第１キャビティに搭載される第１実装部品と、前記第１半導体パッケージ基材に配置される第１磁石とを有する第１半導体パッケージと、
    第２キャビティが形成された第２半導体パッケージ基材と、前記第２キャビティに搭載される第２実装部品と、前記第１磁石と吸着するように前記第２半導体パッケージ基材に配置される第２磁石とを有する第２半導体パッケージと
    を有し、
    前記第１磁石と前記第２磁石が磁力で吸着することにより、前記第１半導体パッケージと前記第２半導体パッケージとが積層されることを特徴とする
    半導体装置。
  2. 前記第１磁石は、前記第１半導体パッケージ基材において、磁極の端面が他のパッケージと積層する方向に向き、前記第１半導体パッケージ基材を貫いて形成される
    請求項１に記載の半導体装置。
  3. 前記第１磁石は、前記第１半導体パッケージ基材において、磁極の端面が他のパッケージと積層する方向に向き、前記第１半導体パッケージ基材に埋没して形成される
    請求項１に記載の半導体装置。
  4. 前記第２磁石は、前記第２半導体パッケージ基材において、磁極の端面が他のパッケージと積層する方向に向き、前記第２半導体パッケージ基材を貫いて形成される
    請求項２に記載の半導体装置。
  5. 前記第１半導体パッケージにおける前記第２半導体パッケージとの接触面に設置される接点を有し、
    前記接点は弾性部材と接続され、前記第２半導体パッケージ基材と接触される
    請求項１に記載の半導体装置。
  6. 前記接点は、前記第１半導体パッケージと前記第２半導体パッケージ間の電源の供給を行う
    請求項５に記載の半導体装置。
  7. 前記接点は、前記第１半導体パッケージと前記第２半導体パッケージ間の信号の送受信を行う
    請求項５に記載の半導体装置。
  8. 前記第１半導体パッケージには、前記第２半導体パッケージと接触する面の反対の面に突起電極が形成されており、
    当該突起電極を介して半導体実装基板にマウントされて用いられる
    請求項１に記載の半導体装置。
  9. 前記第１半導体パッケージが、ワイヤーボンディングにより半導体実装基板と電気的に接続されて用いられる
    請求項１に記載の半導体装置。
  10. 前記第１半導体パッケージと第２半導体パッケージとがマウントされる半導体実装基板を有し、
    当該半導体実装基板に、前記第１半導体パッケージおよび前記第２半導体パッケージと同一サイズおよび同一形状の開口部が形成されている壁状のガイドが設けられ、
    前記ガイドの開口部に前記第１半導体パッケージおよび前記第２半導体パッケージが配置される
    請求項１に記載の半導体装置。
  11. 前記第１半導体パッケージにおける前記第２半導体パッケージと接触する面に、凹部が形成され、
    前記第２半導体パッケージにおける前記第１半導体パッケージと接触する面に、前記凹部に対応した形状で凸部が形成される
    請求項１に記載の半導体装置。
  12. 前記凹部が溝であり、
    前記凸部が前記溝に対応した形状である
    請求項１１に記載の半導体装置。
  13. 前記第１実装部品および前記第２実装部品から発生する熱を放熱する放熱機構を有する
    請求項１に記載の半導体装置。
  14. 前記放熱機構は、前記第１実装部品および前記第２実装部品に形成され、前記第１半導体パッケージおよび前記第２半導体パッケージの外部に延在するように形成される放熱フィンである
    請求項１３に記載の半導体装置。
  15. 前記第１半導体パッケージおよび前記第２半導体パッケージは、熱伝導性の高い材質であり、
    前記放熱機構は、前記第１半導体パッケージおよび前記第２半導体パッケージの外面に形成される放熱フィンである
    請求項１３に記載の半導体装置。
  16. 前記第１半導体パッケージと第２半導体パッケージとがマウントされる半導体実装基板を有し、
    前記第１半導体パッケージおよび前記第２半導体パッケージは、バンドにより前記半導体実装基板に固定される
    請求項１に記載の半導体装置。
  17. 前記第１半導体パッケージと第２半導体パッケージとがマウントされる半導体実装基板を有し、
    前記第１半導体パッケージおよび前記第２半導体パッケージは、当該第１半導体パッケージおよび前記第２半導体パッケージを貫通するビスにより前記半導体実装基板に固定される
    請求項１に記載の半導体装置。
  18. 前記第１半導体パッケージにおける前記第２半導体パッケージと接触する面に、凹部が形成され、
    前記第２半導体パッケージにおける前記第１半導体パッケージと接触する面に、前記凹部に噛み合うように凸部が形成され、
    前記第２半導体パッケージにおける前記第１キャビティが形成されている面と反対の面に第３キャビティが形成され、
    前記第２キャビティおよび前記第３キャビティに無線通信用の実装部品が搭載される
    請求項１に記載の半導体装置。
JP2007165202A 2007-06-22 2007-06-22 半導体装置 Expired - Fee Related JP5067038B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007165202A JP5067038B2 (ja) 2007-06-22 2007-06-22 半導体装置
US12/110,682 US7554186B2 (en) 2007-06-22 2008-04-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007165202A JP5067038B2 (ja) 2007-06-22 2007-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2009004622A true JP2009004622A (ja) 2009-01-08
JP5067038B2 JP5067038B2 (ja) 2012-11-07

Family

ID=40135618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007165202A Expired - Fee Related JP5067038B2 (ja) 2007-06-22 2007-06-22 半導体装置

Country Status (2)

Country Link
US (1) US7554186B2 (ja)
JP (1) JP5067038B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472023B1 (ja) * 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP2010199113A (ja) * 2009-02-23 2010-09-09 Nec Corp ３次元半導体集積回路及びその製造方法
CN102263084A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 半导体芯片及具有堆叠芯片结构的半导体封装

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105612B4 (de) * 2011-09-13 2014-12-31 Toyota Jidosha Kabushiki Kaisha Halbleitermodul
KR102160786B1 (ko) * 2013-10-29 2020-09-28 삼성전자주식회사 반도체 패키지
KR102389772B1 (ko) 2015-12-03 2022-04-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9935144B1 (en) * 2016-11-28 2018-04-03 Omnivision Technologies, Inc. System-in-package image sensor
CN110911541B (zh) * 2018-09-17 2021-10-08 欣兴电子股份有限公司 发光二极管封装结构及其制造方法
US11211414B2 (en) 2019-12-23 2021-12-28 Omnivision Technologies, Inc. Image sensor package
US20210378099A1 (en) * 2021-07-20 2021-12-02 Intel Corporation Magnetically secured semiconductor chip package loading assembly

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621257A (ja) * 1985-06-27 1987-01-07 Toshiba Corp 積層構造の半導体装置及びその製造方法
JPH02239651A (ja) * 1989-03-13 1990-09-21 Hitachi Ltd 半導体装置およびその実装方法
JPH05206688A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置とその面実装方法
JPH06244359A (ja) * 1993-02-19 1994-09-02 Takashi Murai 多層チップ
JP2001210785A (ja) * 2000-01-25 2001-08-03 Canon Inc 半導体集積回路の実装方法及び実装用ケース
JP2003234452A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp 高周波回路モジュール及びその製造方法
JP2004207406A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Works Ltd 積層型半導体モジュール及びその製造方法
JP2006140203A (ja) * 2004-11-10 2006-06-01 Canon Inc Ｓｉｐ放熱パッケージ
JP2006156636A (ja) * 2004-11-29 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置およびこれを用いた半導体装置の実装構造
JP2006339497A (ja) * 2005-05-02 2006-12-14 Advanced Systems Japan Inc ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
US7994608B2 (en) * 2005-08-24 2011-08-09 Infineon Technologies Ag Magnetically alignable integrated circuit device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621257A (ja) * 1985-06-27 1987-01-07 Toshiba Corp 積層構造の半導体装置及びその製造方法
JPH02239651A (ja) * 1989-03-13 1990-09-21 Hitachi Ltd 半導体装置およびその実装方法
JPH05206688A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置とその面実装方法
JPH06244359A (ja) * 1993-02-19 1994-09-02 Takashi Murai 多層チップ
JP2001210785A (ja) * 2000-01-25 2001-08-03 Canon Inc 半導体集積回路の実装方法及び実装用ケース
JP2003234452A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp 高周波回路モジュール及びその製造方法
JP2004207406A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Works Ltd 積層型半導体モジュール及びその製造方法
JP2006140203A (ja) * 2004-11-10 2006-06-01 Canon Inc Ｓｉｐ放熱パッケージ
JP2006156636A (ja) * 2004-11-29 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置およびこれを用いた半導体装置の実装構造
JP2006339497A (ja) * 2005-05-02 2006-12-14 Advanced Systems Japan Inc ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199113A (ja) * 2009-02-23 2010-09-09 Nec Corp ３次元半導体集積回路及びその製造方法
JP4472023B1 (ja) * 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP2011124433A (ja) * 2009-12-11 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
CN102263084A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 半导体芯片及具有堆叠芯片结构的半导体封装
US20110291246A1 (en) * 2010-05-31 2011-12-01 Hynix Semiconductor Inc. Semiconductor chip and semiconductor package with stack chip structure
KR101124568B1 (ko) * 2010-05-31 2012-03-16 주식회사 하이닉스반도체 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
US8592952B2 (en) 2010-05-31 2013-11-26 SK Hynix Inc. Semiconductor chip and semiconductor package with stack chip structure

Also Published As

Publication number Publication date
US7554186B2 (en) 2009-06-30
JP5067038B2 (ja) 2012-11-07
US20080315386A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP5067038B2 (ja) 半導体装置
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US10332818B2 (en) Efficient heat removal from component carrier with embedded diode
US6078500A (en) Pluggable chip scale package
KR100655218B1 (ko) 다각기둥 형상의 접지 블록을 갖는 3차원 반도체 모듈
US7217998B2 (en) Semiconductor device having a heat-dissipation member
US8395245B2 (en) Semiconductor package module
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US9271388B2 (en) Interposer and package on package structure
CN211267229U (zh) 电子设备
US20060125077A1 (en) Semiconductor device
WO2018216627A1 (ja) 電子機器
US20140239492A1 (en) Semiconductor apparatus
US11410977B2 (en) Electronic module for high power applications
KR20130034310A (ko) 인쇄회로기판 어셈블리
JP3944898B2 (ja) 半導体装置
US20110147568A1 (en) High density array module and connector
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
US9788425B2 (en) Electronic package assembly
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
CN114390809A (zh) 半导体封装结构和电子设备
KR101083004B1 (ko) 반도체 패키지 및 그 제조방법
JP2009152416A (ja) 半導体装置の放熱構造
KR101119473B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees