CN114390809A - 半导体封装结构和电子设备 - Google Patents

半导体封装结构和电子设备 Download PDF

Info

Publication number
CN114390809A
CN114390809A CN202110799126.XA CN202110799126A CN114390809A CN 114390809 A CN114390809 A CN 114390809A CN 202110799126 A CN202110799126 A CN 202110799126A CN 114390809 A CN114390809 A CN 114390809A
Authority
CN
China
Prior art keywords
semiconductor device
substrate
device package
semiconductor
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110799126.XA
Other languages
English (en)
Inventor
余远灏
陈俊辰
陈尚谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN114390809A publication Critical patent/CN114390809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0086—Casings, cabinets or drawers for electric apparatus portable, e.g. battery operated apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请实施例公开了一种半导体结构和电子设备。所述半导体结构包括具有第一表面的第一衬底、安置于所述第一衬底的所述第一表面上的第一半导体设备封装，以及安置于所述第一衬底的所述第一表面上的第二半导体设备封装。所述半导体结构还包括通过所述第一衬底电连接所述第一半导体设备封装和所述第二半导体设备封装的第一信号传输路径和电连接所述第一半导体设备封装和所述第二半导体设备封装的第二信号传输路径。所述第二传输路径在所述第一衬底外部。

Description

半导体封装结构和电子设备
技术领域
本公开大体上涉及半导体结构和电子设备。
背景技术
在现有电子设备中，多个半导体设备封装可通过例如表面安装技术(SMT)连接到衬底。可通过衬底达成半导体设备封装之间的信号传输。
然而，归因于电子设备的大小和形状的限制，难以在电子设备内设置更多半导体设备封装。另外，在半导体设备封装之间通过衬底的信号传输路径可能引起传导损耗，这将不利地影响电子设备的性能。
发明内容
在一些实施例中，一种半导体结构包含具有第一表面的第一衬底、安置于所述第一衬底的所述第一表面上的第一半导体设备封装，以及安置于所述第一衬底的所述第一表面上的第二半导体设备封装。所述半导体结构还包含通过所述第一衬底电连接所述第一半导体设备封装和第二半导体设备封装的第一传输路径，以及电连接所述第一半导体设备封装和第二半导体设备封装的第二传输路径。所述第二传输路径在所述第一衬底外部。
在一些实施例中，一种半导体结构包含第一半导体设备封装和堆叠于第一半导体设备封装上的第二半导体设备封装。所述半导体结构还包含电连接第一半导体设备封装和第二半导体设备封装的第一互连件，以及电连接第一半导体设备封装和第二半导体设备封装的第二互连件。第一互连件的电学性质不同于第二互连件的电学性质。
在一些实施例中，一种电子设备包含第一半导体设备封装，以及堆叠于第一半导体设备封装上的第二半导体设备封装。所述电子设备还包含界定容纳第一半导体设备封装和第二半导体设备封装的空间的壳体。由所述壳体界定的空间具有第一尺寸和长于第一尺寸的第二尺寸。第一半导体设备封装和第二半导体设备封装沿平行于第二尺寸的方向堆叠。
附图说明
当结合附图阅读时，易于根据以下详细描述理解本公开的各方面。应注意，各种特征可能并不按比例绘制。为了论述清楚，可任意增大或减小各种特征的尺寸。
图1描绘例示性电子设备的分解视图。
图2A描绘根据本公开的一些实施例的例示性电子设备的透视图。
图2B描绘根据本公开的一些实施例的如图2A中所示的例示性半导体结构的透视图。
图2C描绘根据本公开的一些实施例的如图2B中所示的半导体结构的横截面图。
图2D描绘根据本公开的一些实施例的如图2B中所示的半导体结构的一部分的透视图。
图2E描绘根据本公开的一些实施例的例示性半导体设备封装的横截面图。
图2F描绘根据本公开的一些实施例的例示性半导体结构的俯视图。
图2G描绘根据本公开的一些实施例的例示性半导体结构的俯视图。
图3A描绘根据本公开的一些实施例的例示性半导体结构的透视图。
图3B描绘根据本公开的一些实施例的如图3A中所示的半导体结构的横截面图。
图4A描绘根据本公开的一些实施例的例示性半导体结构的透视图。
图4B描绘根据本公开的一些实施例的如图4A所示的半导体结构的一部分的透视图。
通篇图式和具体实施方式使用相同参考数字表示相同或类似元件。根据以下结合附图作出的详细描述，本公开将将更明白易懂。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些只是实例且并不意欲为限制性的。在本公开中，在以下描述中对第一特征在第二特征之上或上的形成的参考可包含第一特征与第二特征直接接触形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。此外，本公开可以在各种实例中重复参考标号和/或字母。此重复是出于简化和清晰，且本身并不规定所论述的各种实施例和/或配置之间的关系。
下文详细论述本公开的实施例。然而，应了解，本公开提供了可体现在广泛多种特定上下文中的许多适用的概念。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。
图1描绘例示性电子设备1的分解视图。在一些布置中，电子设备1包含衬底10、电子组件11、12和壳体13。
壳体13是电子设备1的外壳或盖罩。在其中电子设备1是数位写入设备的实例中，壳体13是如所示的笔管。壳体13包含多个部分，包含如所示的壳体部分13a、13b、13c和13d。壳体部分13a、13b、13c和13d一起界定具有沿着x轴的长度和沿着或平行于y轴(大体上垂直于x轴)的宽度的内部空间或体积。空间的总长度大于空间的总宽度。在一些实例中，如图1中所示，空间具有圆柱形形状。在一些实例中，如图1中所示，圆柱形形状的高度大于圆柱形形状的直径。由壳体13界定的空间中容纳并且含纳电子设备的各种组件，包含衬底10(包含电子组件11和12)，以及其它组件，例如电源、一或多个致动器(例如，按钮)的部分、其它电子组件等。
衬底10可包含例如印刷电路板中的一或多个，例如纸基铜箔层合物、复合物铜箔层合物、聚合物浸渍玻璃纤维基铜箔层合物等。衬底10可包含互连结构，例如重布层(RDL)或接地元件。在一些实例中，衬底10可为矩形。如图1中所示，衬底10可具有沿着或平行于x轴的侧部或边缘，其比沿着或平行于y轴的另一侧(例如，相邻侧部)长。在其它实例中，衬底10可具有适于装配于由壳体13界定的空间内的另一形状。
在一些实例中，电子组件11和12中的每一个可为芯片或裸片，其包含半导体衬底、一或多个集成电路(IC)设备和一或多个上覆的互连结构。在一些实例中，IC设备可包含有源组件，例如IC芯片或裸片。在一些实例中，集成电路设备可包含无源电子组件，例如电容器、电阻器或电感器。
电子组件11和12安置或安装在衬底10上。在一些实例中，电子组件11和12可通过例如表面安装技术(SMT)或用于将电子组件安装于衬底上的另一适当的机制安置于衬底10上。电子组件11和12可通过例如倒装芯片或导线接合电连接到衬底10。在一些实例中，电子组件11和12安置成与彼此相邻。举例来说，电子组件11安置于衬底10上的第一位置中，所述第一位置与衬底10上的安置有电子组件12的第二位置相邻，其中第一位置和第二位置沿着x轴定位。在一些实例中，正交于电子组件11和电子组件12中的每一个的平坦主动表面的线是在沿着或平行于y轴的方向上。在一些实例中，可通过衬底10(例如，衬底10的互连结构)达成电子组件11和电子组件12之间的信号传输。也就是说，经由衬底10的互连结构传输电子组件11和12之间的电子信号。此外，电子组件11和12经由衬底10的互连结构电连接到电源。
在一些实例中，为在电子设备1中集成更多功能，将更多电子组件(例如但不限于无线充电模块、
Figure BDA0003163968950000041
模块、角速度传感模块等)添加到由壳体13界定的空间中。然而，归因于对由壳体13界定的空间的大小和形状的限制，可能难以在所述空间内并入很多个半导体设备封装。另外，归因于由壳体13界定的空间的细长形状，更靠近空间的一端(例如，与部分13c相邻)的电子组件与更靠近空间的相对端(例如，与部分13d相邻)的另一电子组件之间的信号传输路径为长，因此引起传导损耗，这可不利地影响电子设备1的性能。
图2A描绘根据本公开的一些实施例的电子设备2的透视图。图2B描绘根据本公开的一些实施例的由如图2A中所示的虚线框A标示的电子设备2的一部分的透视图。图2C描绘根据本公开的一些实施例的图2B中示出的半导体结构的横截面图。电子设备1的实例包含数位笔、智能笔等。在一些实例中，电子设备1可为其它电子设备，例如用于将如由电子设备检测到的持握电子设备的使用者的手部的运动转换成数位信号的电子设备。虽然电子设备2示出为如图2A中所示的数位写入设备(例如，数位笔或智能笔)，但电子设备2用以说明具有连接到衬底并且布置于细长空间内的多个半导体设备封装的电子设备。
电子设备2包含衬底20、半导体设备封装21、22、23、24、电源25、壳体26和电子组件27。
在一些实施例中，壳体26可为电子设备2的外壳或盖罩，例如但不限于图1中示出的壳体13。在一些实例中壳体26可包含多个部分(未示出)，例如但不限于部分13a、13b、13c和13d。在其它实例中，壳体26可包含一个一体式部分。壳体26界定具有沿着x轴的长度(或尺寸)和沿着或平行于y轴(大体上垂直于x轴)的宽度(或另一尺寸)的内部空间或体积。所述空间具有细长形状，使得空间的总长度大于空间的总宽度。在一些实例中，所述空间具有圆柱形形状，如图2A中所示。在一些实例中，如图2A中所示，圆柱形形状的高度(长度)大于圆柱形形状的圆形横截面的直径，所述圆形横截面垂直于x轴。所述空间可具有其它合适的细长形状，其长度(沿着x轴)大于由垂直于x轴的平面界定的横截面的任何宽度。如本文中所使用，长度是指壳体26的较长尺寸，且宽度或直径是指壳体26的较短尺寸，其中壳体26具有大体细长形状。衬底20、半导体设备封装21、22、23、24、电源25和电子组件27容纳于由壳体26界定的空间中。
在一些实施例中，衬底20可包含例如可挠性印刷电路板。在一些实施例中，衬底20可弯曲或扭转以顺应壳体26的形状。在一些实施例中，衬底20可弯曲或扭转以顺应半导体设备封装21、22、23和24的形状。举例来说，衬底20可弯曲或扭转以顺应壳体26的内表面。举例来说，当弯曲或扭转时，衬底20可具有弯曲表面，并且顺应壳体26的空间或内表面。
如图2C中所示，衬底20包含一或多个互连结构(例如，RDL)。互连结构包含例如一或多个导电衬垫(例如，导电衬垫20y)，所述导电衬垫靠近衬底20的面向半导体设备封装21、22、23和24的表面201、与之相邻或嵌入于其中以及从其暴露。特定来说，导电衬垫20y靠近衬底20的面向半导体设备封装21、22、23和24中的每一个的表面201、与之相邻或嵌入于其中以及从其暴露。
半导体设备封装21、22、23和24沿大体上平行于衬底20的表面201的方向(例如，沿着x轴)堆叠。半导体设备封装21、22、23和24中的每一个可电连接到衬底20(例如，电连接到衬底20的导电衬垫20y)。在一些实施例中，衬底20可提供半导体设备封装21、22、23和24当中的信号传输路径。举例来说，半导体设备封装21、22、23和24中的每一个可通过导电衬垫20y与衬底20中的RDL电连接。在一些实施例中，导电衬垫20y也可被称作共用触点。共用触点可包含用于连接半导体设备封装21、22、23和24的迹线或衬垫。在一些实施例中，共用触点可与电源电连接或可接地。
如图2C中所示，半导体设备封装21具有衬底21s、电子组件21e、一或多个导电元件(其可包含导电柱21p和导电通孔21v)，以及封装体21m。在一些实施例中，半导体设备封装22、23和24中的每一个可包含例如但不限于衬底21s、电子组件21e、导电柱21p、导电通孔21v、封装体21m和本文中所描述的其它元件的组件，如参考半导体设备封装21所展示和描述，且出于简洁和清晰起见，除了半导体设备封装22的导电通孔22v(对应于导电通孔21v)、导电柱22p(对应于导电柱21p)、表面221(对应于表面211)、表面222(对应于表面212)和侧面223(对应于侧面213)的那些组件不在说明书中重复或用元件符号标记。
衬底21s可具有大体上垂直于衬底20的表面201的表面。衬底21s可包含例如印刷电路板，例如纸基铜箔层合物、复合物铜箔层合物，或聚合物浸渍的玻璃纤维基铜箔层合物。衬底21s可包含互连结构，例如RDL或接地元件。
衬底21s可具有任何合适的形状。举例来说，如图2F中所示，其描绘半导体设备封装21的俯视图，衬底21s具有圆形形状或大体圆形形状，其可对应或不对应于由壳体26界定的空间的形状的横截面。在另一实例中，如图2G中所示，其描绘另一半导体设备封装(除形状以外，类似于半导体设备封装21)的俯视图，衬底(也使用21s标示)具有矩形形状，其可对应或不对应于由壳体26界定的空间的横截面。衬底可具有对应或顺应由壳体26界定的空间的横截面的另一形状。
如图2C中所示，电子组件21e安置于衬底21s的大体上垂直于衬底20的表面201的表面上。电子组件21e通过倒装芯片或导线接合技术电连接到衬底21s。电子组件21e可为芯片或裸片，其包含半导体衬底、一或多个集成电路设备和一或多个上覆的互连结构。集成电路设备可包含如晶体管的主动设备和/或如电阻器、电容器、电感器的非主动设备，或其组合。
在一些实施例中，电子组件21e可以是或包含例如电力管理IC、传感模块(例如，运动传感器、压力传感器、温度传感器、光学传感器、接近度传感器等)、发光二极管(LED)、通信模块(例如，
Figure BDA0003163968950000061
Wi-Fi模块、GPS模块、蜂窝网络模块等)、处理器、存储器等中的一或多个。在一些实施例中，电子组件21e可以是或包含触摸屏或触摸面板，例如小电容触摸面板。在一些实施例中，电子组件21e可包含显示器或屏幕。在一些实施例中，电子组件21e可包含警示器，例如光学警示设备或声学警示设备。在一些实施例中，虽然半导体设备封装21、22、23和24中的每一个可包含电子组件21e，例如但不限于如本文所描述的电子组件21e，但与衬底20间隔开的电子组件27也可为上文关于电子组件21e所提及的一或多种类型的电子组件。在一些实施例中，半导体设备封装21、22、23和24可包含不同类型的电子组件。在一些实施例中，半导体设备封装21、22、23和24中的两个或更多个可包含相同类型的电子组件。
封装体21m安置于衬底21s上。封装体21m覆盖或包封电子组件21e。封装体21m覆盖或包封导电柱21p的一部分。封装体21m覆盖或包封导电通孔21v的一部分。封装体21m可包含具有填料的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、具有分散在其中的硅酮的材料、或其组合。
导电柱21p安置于衬底21s上并且通过电触头21b1(例如焊球)电连接到衬底21s。导电柱21p与电子组件21e间隔开。导电柱21p安置成与衬底20相邻。
导电柱21p具有从封装体21m暴露的顶表面21p1、与顶表面21p1相对的底表面21p2，以及在顶表面21p1和底表面21p2之间延伸的侧面21p3。在一些实施例中，导电柱21p的顶表面21p1可与封装体21m的顶表面大体上共面。在一些实施例中，导电柱21p的侧面21p3可与封装体21m的侧面大体上共面。在一些实施例中，举例来说，如图2D中所示，导电柱21p的侧面21p3可与衬底21s的侧面21s1大体上共面。在一些实施例中，导电柱21p的顶表面21p1的粗糙度可大于导电柱21p的侧面21p3的粗糙度。在半导体设备封装21的例示性制造工艺中，导电柱21p可设置于衬底上并且接着被封装体包封。随后，可(例如通过锯切、通过使用适当的蚀刻剂、通过激光器等)切割封装体和衬底以暴露导电柱21p的侧面21p3。可切割衬底以使侧面21s1与侧面21p3大体上共面。然后，可(例如通过碾磨装置或其它装置)研磨封装体以暴露导电柱21p的顶表面21p1。可研磨封装体以使顶表面与顶表面21p1大体上共面。由于导电柱21p的顶表面21p1经研磨，因此导电柱21p的顶表面21p1的粗糙度可大于导电柱21p的通过切割操作形成的侧面21p3的粗糙度。
导电柱21p的侧面21p3从封装体21m暴露以提供与衬底20的电连接。举例来说，导电柱21p通过电触头20b(例如，焊球)电连接到衬底20(例如，电连接到衬底20的导电衬垫20y)。在一些实施例中，电子组件21e和衬底20之间的传输路径可包含第一互连件。第一互连件包含衬底21s、电触头21b1、导电柱21p和电触头20b。
在一些实施例中，导电柱21p可被配置成传输或接收功率。举例来说，电子组件21e可通过衬底21s、电触头21b1、导电柱21p和电触头20b从电源接收电力。对于一些实施例，半导体设备封装21、22、23和24中的一个可包含电源并且可用于通过其导电柱为其它半导体设备封装提供电力。对于一些实施例，电源(例如，图2A中的电源25)可安置在衬底20外部并且可通过一或多个导电元件(例如电线)与衬底20电连接。在一些实施例中，导电柱21p可接地或连接到地。举例来说，电子组件21e可通过衬底21s、电触头21b1、导电柱21p和电触头20b接地。
导电通孔(或导电引脚)21v安置于衬底21s上并且通过电触头21b2(例如焊球)电连接到衬底21s。导电通孔21v与电子组件21e间隔开。在一些实施例中，可存在布置于衬底21s的周边处或与衬底21s的周边相邻的多个导电通孔21v，如图2D、2F和2G中所描绘。导电通孔21v可环绕电子组件21e。在一些实施例中，半导体设备封装21可包含任何数目个导电通孔21v。
如图2C中所示，导电通孔21v具有从封装体21m暴露的顶表面、与导电通孔21v的顶表面相对的底表面，以及在导电通孔21v的顶表面和导电通孔21v的底表面之间延伸的侧面。
在一些实施例中，导电通孔21v的顶表面可与封装体21m的顶表面大体上共面。在一些实施例中，导电通孔21v的侧面可被封装体21m覆盖或包封。在一些实施例中，导电通孔21v的顶表面的粗糙度可大于导电通孔21v的侧面的粗糙度。在半导体设备封装21的例示性制造工艺中，导电通孔21v可设置于衬底上并且接着被封装体包封。随后，可(例如通过锯切、通过使用适当的蚀刻剂、通过激光器等)切割封装体和衬底以暴露导电通孔21v的侧面。然后，可(例如通过碾磨装置或其它装置)研磨封装体以暴露导电通孔21v的顶表面。可研磨封装体以使顶表面与导电通孔21v的顶表面大体上共面。由于导电通孔21v的顶表面经研磨，因此导电柱21p的顶表面的粗糙度可大于导电柱21p的侧面的粗糙度。
在如图2C中所示的一些实施例中，导电柱21p的宽度(或直径)w1可大于导电通孔21v的宽度(或直径)w2。在一些实施例中，导电通孔21v的宽度w2可较小以改进空间效率，只要导电通孔21v能够在半导体设备封装21和半导体设备封装22之间传输信号即可。在一些实施例中，导电柱21p的较大宽度w1可促进热消散。在一些实施例中，导电柱21p与导电通孔21v相比可提供较大接触面积以促进半导体设备封装21和衬底20之间的焊接操作。
一或多个电触头21b3(例如，焊球)安置于衬底21s的底表面上。电触头21b3可提供半导体设备封装21和半导体设备封装22之间的电连接。举例来说，电触头21b3电连接到半导体设备封装22的导电通孔22v的暴露部分。如图2C中所示，半导体设备封装21和半导体设备封装22通过电触头21b3间隔开。在一些实施例中，底部填充物(未示出)可安置于半导体设备封装21与半导体设备封装22之间以覆盖或包封电触头21b3。
返回参考图2A和2B，半导体设备封装21、22、23和24沿着x轴堆叠于由壳体26界定的空间内。举例来说，半导体设备封装21、22、23和24面对面堆叠于衬底20上。举例来说，半导体设备封装21、22、23和24中的每一个的电子组件(例如电子组件21e)的主动表面可面向同一方向(即，沿着x轴)。举例来说，正交于半导体设备封装21、22、23和24中的每一个的电子组件(例如电子组件21e)的平坦主动表面的线在沿着x轴的方向上。举例来说，半导体设备封装21、22、23和24中的每一个可具有圆柱形形状并且沿着x轴彼此上下堆叠。在一些实例中，半导体设备封装21、22、23和24可具有相同横截面形状和面积，如图2A-2C中所示。在一些实例中，半导体设备封装21、22、23和24中的两个或更多个可具有沿着x轴的相同高度，如图2A-2C中所示。在其它实例中，半导体设备封装21、22、23和24中的两个或更多个可具有沿着x轴的不同高度但具有相同横截面形状和面积，以容纳不同类型的电子设备。
举例来说，如图2B和图2C中所示，半导体设备封装21具有表面211、与表面211相对的表面212，以及在表面211和表面212之间延伸的侧面213。侧面213面向衬底20。半导体设备封装22具有表面221、与表面221相对的表面222，以及在表面221和表面222之间延伸的侧面223。侧面223面向衬底20。半导体设备封装22的表面221面向半导体设备封装21的表面212。半导体设备封装23和24可类似地布置。
参考图2A，电源25可与衬底20间隔开。在一些实施例中，电源25可通过一或多个导电元件(例如电线)与衬底20电连接。电源25可包含例如DC电源、AC转DC电源，或其它合适的电力转换器。在一些实施例中，电源25可包含例如例如电池或超级电容器的电源。在一些实施例中，电子设备2可包含用于为电源25充电的感应式充电设备(例如无线充电线圈)。
电子组件27可与衬底20间隔开。在一些实施例中，电子组件27可具有上文关于电子组件21e所列的电子组件。在图中描绘的电子设备2中的电子组件(或半导体设备封装)的位置和数量仅出于说明性目的，且并不意图限制本公开。在一些实施例中，可存在布置于电子设备2中的任何位置中的任何数目个电子组件(或半导体设备封装)。
与电子设备1相比，电子设备2中的半导体设备封装21、22、23和24沿着x轴面对面堆叠，x轴是电子设备2的(亦是壳体26的)纵向方向。另外，半导体设备封装21、22、23和24中的每一个可具有顺应由壳体26界定的空间的形状。举例来说，半导体设备封装21、22、23和24中的每一个的圆形形状顺应由壳体26界定的空间的圆形横截面。因此，半导体设备封装21、22、23和24不像电子组件11和12一样占用大体积。换句话说，电子设备2中的半导体设备封装21、22、23和24的布置改进空间效率。因此，更多组件可并入在电子设备2中，这意味着在不增加电子设备2的大小的情况下，可将更多功能并入到电子设备2中。
另外，电子设备2的布置提供半导体设备封装21、22、23和24当中的更灵活传输路径。在一些实施例中，可在第一传输路径(或第一互连或间接传输路径)中，通过衬底20达成半导体设备封装21和半导体设备封装22之间的信号传输。举例来说，第一传输路径可包含导电柱21p、衬底20中的一或多个互连结构(例如，RDL)，以及半导体设备封装22中的导电柱22p。半导体设备封装21和半导体设备封装23之间的传输可包含导电柱21p、衬底20中的一或多个互连结构(例如，RDL)，以及半导体设备封装23中的导电柱。半导体设备封装中的任何两个之间的类似的间接传输路径可通过衬底20达成。
在一些实施例中，另外或作为第一传输路径的替代方案，可在第二传输路径(或第二互连或直接传输路径)中，通过电触头21b3和导电通孔22v达成半导体设备封装21和半导体设备封装22之间的信号传输。导电通孔21v可与导电柱21p绝缘。举例来说，导电通孔21v可不电连接导电柱21p。导电柱21p和导电通孔21v为半导体设备封装21与堆叠中的另一半导体设备封装提供不同传输路径。因为导电通孔21v可与导电柱21p绝缘，第二传输路径与衬底20绝缘。换句话说，第二传输路径是在衬底20外部。在一些实施例中，半导体设备封装21和半导体设备封装22之间的直接传输路径可包含第二互连件。第二互连件包括电触头21b3和导电通孔22v。半导体设备封装21和半导体设备封装23之间的传输可包含导电通孔21v、导电通孔22v，以及半导体设备封装23中的导电通孔。半导体设备封装中的任何两个之间的类似的直接传输路径可不通过衬底20而达成。
在一些实施例中，第一传输路径(例如包含导电柱21p和衬底20)和第二传输路径(例如包含导电通孔21v和电触头21b3)具有一或多个不同的电性。举例来说，第一传输路径和第二传输路径可具有不同的阻抗、电阻、导电性和/或介电常数。
在一些实施例中，可通过直接传输路径传输数据或信号，且可通过间接传输路径传输功率。在一些实施例中，与电子设备1(不具有直接信号传输路径且电子组件的所有传输路径均通过衬底10)相比，使用直接传输路径用于数据传输可减少传导损耗，这又改进电子设备2的电气性能和可靠性。
在一些额外或替代性实施例中，可通过直接传输路径和间接传输路径两者传输数据或信号，这将促进电子设备2的数据或信号传输速度。
在一些实施例中，可通过耦合获得半导体设备封装21、22、23和24当中的直接传输路径。举例来说，在一些实施例中，半导体设备封装21(和其它半导体设备封装22、23和24中的每一个)可具有安置于其衬底(例如图2C中的衬底21s)上的天线(例如天线芯片或贴片天线)或耦合电容器。可在半导体设备封装之间通过天线或电容器传输信号。具有重叠或相同频宽的天线的半导体设备封装可彼此通信。不同天线(例如用于5G应用的天线和用于4G应用的天线)并入在同一半导体设备封装中以与具有不同频宽或不同频率范围的一或多个半导体设备封装通信。在一些实施例中，天线可以与半导体设备封装中的导电通孔类似的方式布置。
在一些实施例中，如图2B、图2C和图2D中所示的半导体结构的应用或使用仅出于说明性目的，且并不意图限制本公开。举例来说，如图2B、图2C和图2D中所示的半导体结构可用于任何适当的电子设备(例如，电子笔、电子手表、电子手环、电子眼镜等)中。
图2E描绘根据本公开的一些实施例的半导体设备封装的横截面图。在一些实施例中，图2C中的半导体设备封装21、22、23和24中的每一个可置换为图2E的半导体设备封装。图2E中的半导体设备封装类似于图2C中的半导体设备封装21、22、23和24，下文描述其间的一些差异。
图2E中的半导体设备封装是双侧半导体设备封装，而非单侧半导体设备封装21、22、23和24。举例来说，如图2E中所示，半导体设备封装另外包含安置于衬底21s的底表面上的电子组件21e'、导电柱21p'、导电通孔21v'，以及封装体21m'。
在一些实施例中，电子组件21e'可包含关于电子组件21e列出的组件。在一些实施例中，电子组件21e'可不同于电子组件21e。在一些实施例中，电子组件21e'可与电子组件21e相同。
导电柱21p'、导电通孔21v'和封装体21m'分别与导电柱21p、导电通孔21v和封装体21m相同、类似和/或是其镜像。导电柱21p、导电通孔21v和封装体21m的描述同样分别适用于导电柱21p'、导电通孔21v'和封装体21m'。在一些实施例中，导电通孔21v'布置成对应于导电通孔21v。举例来说，导电通孔21v'在竖直方向上与导电通孔21v对准。
图3A是根据本公开的一些实施例的半导体结构3的透视图。图3B是如图3A中所示的半导体结构3的横截面图。
图3A和3B中的半导体结构3类似于如图2B中所示的半导体结构，下文描述其间的差异。在一些实施例中，由图2A中所示的虚线框A标示的部分可置换为图3A和3B中的半导体结构3。
半导体结构3包含载体30。载体30包含用于容纳半导体设备封装31、32、33和34的多个插口。半导体结构3的每一插口包含如图3B中所描绘的一或多个导电引脚30i和导电衬垫30c。导电引脚30i安置于每一插口的侧壁上或与每一插口的侧壁相邻。导电衬垫30c安置于每一插口的底表面上或与每一插口的底表面相邻。在一些实施例中，载体30可包含衬底和安置于衬底上的多个连接结构。两个连接结构和衬底可界定一插口。
半导体设备封装31具有安置于其中的衬底31s、电子组件31e、导电柱31p、导电通孔31v和封装体31m。半导体设备封装32、33和34可具有与半导体设备封装31相同或类似的结构。在一些实施例中，半导体设备封装31、32、33和34可具有与半导体设备封装21、22、23和24相同或类似的结构。
导电柱31p的侧面31ps从封装体31m暴露以提供与载体30的电连接。举例来说，导电柱31p电连接到载体30(例如，电连接到载体30的导电衬垫30c)。在一些实施例中，电子组件31e和载体30之间的信号传输路径可包含衬底31s、电触头31b1、导电柱31p和导电衬垫30c。
在一些实施例中，导电通孔31v通过安置于导电通孔31v的底表面上的电触头31b2(例如，焊球)与衬底31s电连接。电触头31b4安置于导电通孔31v的从封装体31m暴露的顶表面上。电触头31b4可提供半导体设备封装31和半导体设备封装32之间的电连接。举例来说，导电通孔31v电连接到载体30(例如，电连接到载体30的导电引脚30i)。在一些实施例中，电子组件31e和载体30之间的信号传输路径可包含衬底31s、电触头31b4和导电引脚30i。
类似地，电触头31b3安置于衬底31s的底表面上。电触头31b3可提供半导体设备封装31和半导体设备封装32之间的电连接。举例来说，导电通孔31v电连接到载体30(例如，电连接到载体30的导电引脚30i)。在一些实施例中，电子组件31e和载体30之间的信号传输路径可包含衬底31s、电触头31b3和导电引脚30i。
在一些实施例中，半导体设备封装31、32、33和34中的每一个可设置于载体30的插口中。在一些实施例中，使用电子设备(例如图2A中的电子设备2)在图3A中的半导体结构3，可按需要灵活调整电子设备的功能。举例来说，用户可在需要或不需要
Figure BDA0003163968950000121
功能的情况下于载体30的插口中插入或移除具有
Figure BDA0003163968950000122
功能的半导体设备封装。类似地，用户可在需要或不需要Wi-Fi功能的情况下于载体30的插口中插入或移除具有Wi-Fi功能的半导体设备封装。
图4A是根据本公开的一些实施例的半导体结构4的透视图且图4B是图4A的半导体结构4的一部分的透视图。
图4A和4B中的半导体结构4类似于图2B中的半导体结构，其间的差异如下。在一些实施例中，如图2A中所示的虚线框A中的部分可置换为图4A和4B中的半导体结构4。
半导体结构4包含载体40。载体40包含用于容纳半导体设备封装41、42、43和44的多个插口。半导体结构4的每一插口可包含用于提供半导体设备封装41、42、43和44当中的信号传输路径的一或多个导电元件。半导体设备封装41、42、43和44可并排布置于载体40的插口中。举例来说，正交于半导体设备封装41、42、43和44中的每一个的平坦主动表面的线可在相同方向上延伸。
如图4B中所示，半导体设备封装41具有衬底41s、电子组件41e、导电柱41p，以及安置于衬底41s上以包封电子组件41e的封装体。半导体设备封装42、43和44可具有与半导体设备封装41的结构相同或类似的结构。
在一些实施例中，半导体设备封装41、42、43和44可通过导电柱(例如半导体设备封装41的导电柱41p)和载体40电连接。导电柱41p可提供半导体设备封装41和半导体设备封装42之间的电连接。举例来说，导电柱41p电连接到载体40。在一些实施例中，电子组件41e和载体40之间的信号传输路径可包含衬底41s、导电柱41p，以及插口中的一或多个导电元件。
在一些实施例中，半导体设备封装41、42、43和44中的每一个可设置于载体40的插口中。在一些实施例中，使用电子设备(例如图2A中的电子设备2)在图4A中的半导体结构4，可按需要灵活调整电子设备的功能。举例来说，用户可在需要或不需要
Figure BDA0003163968950000131
功能的情况下于载体40的插口中插入或移除具有
Figure BDA0003163968950000132
功能的半导体设备封装。类似地，用户可在需要或不需要Wi-Fi功能的情况下于载体40的插口中插入或移除具有Wi-Fi功能的半导体设备封装。
例如“之下”、“下方”、“下部”、“上方”、“上部”、“左侧”、“右侧”等空间相对术语可在本文中为易于描述起见用于描述如图中所描绘的一个元件或特征与另一元件或特征的关系。除附图中所描绘的定向以外，空间相对术语还意图涵盖设备在使用或操作中的不同定向。装置可以按其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可以同样地进行解释。应理解，当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。
如本文中所使用，术语“大致”、“基本上”、“大体上”以及“约”用以描述和考量小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的情形以及事件或情况极接近于发生的情形。如在本文中相对于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10％、±5％、±1％或±0.5％内。在本文中，范围可表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围包括端点。术语“大体上共面”可指两个表面在数微米(μm)内沿同一平面定位，例如在10μm内、5μm内、1μm内或0.5μm内沿着同一平面。当参考“基本上”相同的数值或特征时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述本公开的若干实施例和细节方面的特征。本公开中所描述的实施例可易于用作设计或修改用于执行本文引入的实施例的相同或类似目的和/或实现相同或类似优势的其它过程和结构的基础。此类等效构造不脱离本公开的精神和范围，并且可在不脱离本公开的精神和范围的情况下作出各种改变、替代和变化。

Claims (20)

1.一种半导体结构，其包括：
第一衬底，其具有第一表面；
第一半导体设备封装，其安置于所述第一衬底的所述第一表面上；
第二半导体设备封装，其安置于所述第一衬底的所述第一表面上，
第一传输路径，其通过所述第一衬底电连接所述第一半导体设备封装和所述第二半导体设备封装；和
第二传输路径，其电连接所述第一半导体设备封装和所述第二半导体设备封装，其中所述第二传输路径在所述第一衬底外部。
2.根据权利要求1所述的半导体结构，其中所述第一半导体设备封装沿大体上平行于所述第一衬底的所述第一表面的方向堆叠于所述第二半导体设备封装上。
3.根据权利要求1所述的半导体结构，其中所述第一衬底包括所述第一传输路径内的共用触点。
4.根据权利要求3所述的半导体结构，其中所述共用触点与电源电连接或接地。
5.根据权利要求4所述的半导体结构，其中所述第二传输路径经配置以传输信号。
6.根据权利要求1所述的半导体结构，其中所述第二传输路径经配置以传输信号。
7.根据权利要求1所述的半导体结构，其中所述第一传输路径的阻抗不同于所述第二传输路径的阻抗。
8.根据权利要求3所述的半导体结构，其中所述第一半导体设备封装进一步包括：
第二衬底；和
第一导电元件，其安置于所述第二衬底上方，所述第一导电元件与所述共用触点接触。
9.根据权利要求8所述的半导体结构，其中
所述第一导电元件具有面向所述第二衬底的第一表面、与所述第一导电元件的所述第一表面相对的第二表面，以及在所述第一导电元件的所述第一表面和所述第一导电元件的所述第二表面之间延伸的侧面；且
其中所述第一导电元件的所述第二表面的粗糙度大于所述第一导电元件的所述侧面的粗糙度。
10.根据权利要求8所述的半导体结构，其中
所述第一半导体设备封装进一步包括安置于所述第二衬底上方并且处于所述第二传输路径内的第二导电元件。
11.根据权利要求10所述的半导体结构，其中所述第一导电元件的直径大于所述第二导电元件的直径。
12.一种半导体结构，其包括：
第一半导体设备封装；
第二半导体设备封装，其堆叠于所述第一半导体设备封装上；
第一互连件，其电连接所述第一半导体设备封装和所述第二半导体设备封装；
第二互连件，其电连接所述第一半导体设备封装和所述第二半导体设备封装；
其中所述第一互连件的电学性质不同于所述第二互连件的电学性质。
13.根据权利要求12所述的半导体结构，其中所述第一互连件的阻抗不同于所述第二互连件的阻抗。
14.根据权利要求12所述的半导体结构，其中所述第一互连件的材料不同于所述第二互连件的材料。
15.根据权利要求14所述的半导体结构，其中所述第一互连件包括衬底且所述第二互连件包括焊球。
16.一种电子设备，其包括：
第一半导体设备封装；
第二半导体设备封装，其堆叠于所述第一半导体设备封装上；
壳体，其界定容纳所述第一半导体设备封装和所述第二半导体设备封装的空间，
其中由所述壳体界定的所述空间具有第一尺寸和长于所述第一尺寸的第二尺寸，且所述第一半导体设备封装和所述第二半导体设备封装沿平行于所述第二尺寸的方向堆叠。
17.根据权利要求16所述的电子设备，其进一步包括沿平行于所述第一尺寸的方向安置成与所述第一半导体设备封装相邻的衬底；
第一传输路径，其通过所述衬底电连接所述第一半导体设备封装和第二半导体设备封装；和
第二传输路径，其电连接所述第一半导体设备封装和第二半导体设备封装，其中所述第二传输路径在所述衬底外部。
18.根据权利要求17所述的电子设备，其进一步包括与所述衬底电连接并且沿平行于所述第二尺寸的方向安置成与所述第一半导体设备封装相邻的电源。
19.根据权利要求16所述的电子设备，其中所述第一半导体设备封装和所述第二半导体设备封装进一步包括以下组件中的至少一个：存储器、处理单元、传感模块、无线通信模块、触摸面板、显示器和警报器。
20.根据权利要求16所述的电子设备，其中所述电子设备包括电子笔、电子手表、电子手环或电子眼镜。
CN202110799126.XA 2020-10-21 2021-07-15 半导体封装结构和电子设备 Pending CN114390809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/076,480 US11682660B2 (en) 2020-10-21 2020-10-21 Semiconductor structure
US17/076,480 2020-10-21

Publications (1)

Publication Number Publication Date
CN114390809A true CN114390809A (zh) 2022-04-22

Family

ID=81185502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110799126.XA Pending CN114390809A (zh) 2020-10-21 2021-07-15 半导体封装结构和电子设备

Country Status (2)

Country Link
US (1) US11682660B2 (zh)
CN (1) CN114390809A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
TW201238012A (en) 2011-03-14 2012-09-16 Powertech Technology Inc Cassette type multi flip-chip package and its fabricating method
JP5892595B2 (ja) * 2012-02-06 2016-03-23 株式会社ワコム 位置指示器
KR102099878B1 (ko) * 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
KR102135474B1 (ko) * 2013-12-31 2020-07-17 에스케이하이닉스 주식회사 광통신부를 가지는 반도체 패키지
KR20190105346A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 메모리 패키지 및 메모리 장치

Also Published As

Publication number Publication date
US11682660B2 (en) 2023-06-20
US20220122950A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US8319298B2 (en) Integrated circuit module
US8704101B2 (en) Package carrier and manufacturing method thereof
US9859250B2 (en) Substrate and the method to fabricate thereof
TWI586054B (zh) 記憶卡轉接器
US20090051606A1 (en) Electronic circuit module with built-in antenna and method for manufacturing the same
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
CN109427731B (zh) 电路基板
CN110911380B (zh) 电子设备
CN109429431B (zh) 电路基板
JP5067038B2 (ja) 半導体装置
CN107240761B (zh) 电子封装件
JP2019067872A (ja) 回路基板及び回路モジュール
US11410977B2 (en) Electronic module for high power applications
KR20110066701A (ko) 패키지 기판 및 이를 구비한 반도체 패키지
US20120138961A1 (en) Semiconductor package structure and manufacturing method thereof
KR20110088885A (ko) 핀 모듈을 포함하는 ｕｓｂ 장치
CN114390809A (zh) 半导体封装结构和电子设备
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN113517238A (zh) 电子封装件及其制法
KR102444299B1 (ko) 전자 소자 모듈 및 이의 제조 방법
US11817362B2 (en) Electronic apparatus
US20230039552A1 (en) Semiconductor device package and acoustic device having the same
TW202207519A (zh) 射頻系統及通訊設備
JP2021034453A (ja) パッケージ基板及び電子機器
CN113540055A (zh) 电子装置及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination