JP2006140203A

JP2006140203A - Ｓｉｐ放熱パッケージ

Info

Publication number: JP2006140203A
Application number: JP2004326400A
Authority: JP
Inventors: Tatsuo Nishino; 達雄西野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-11-10
Filing date: 2004-11-10
Publication date: 2006-06-01

Abstract

【課題】SIPを使用することで高密度実装を可能とし、これによって、機器の小型軽量化を図ると共に、SIPにインターポーザー基板を利用した放熱フィンを設けることで、SIP内部で発生した熱を放熱フィンを通してSIPの外部に放熱することで、ICの温度上昇を抑制し、ICの誤動作や破損といった問題を解決する。
【解決手段】SIP１０２にインターポーザー基板を利用した櫛型の放熱フィン１０４を設け、その放熱フィンにインターポーザー基板の配線をする、もしくは、放熱フィンをメッキすることで、放熱効果の高いSIPを構成する。
【選択図】図１

Description

本発明は、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）に関し、ＳＩＰの放熱に関する。

従来から、ＣＰＵやメモリの機能を一つの高性能チップの内部に盛り込むことによりシステム化を実現するＳＯＣ（ＳｙｓｔｅｍｏｎＣｈｉｐ）の放熱を行う場合、ヒートシンクとファンを使用してＩＣの温度を下げる方法が主流となっている。また、ＣＰＵやメモリの機能を個々に製作した複数の半導体チップをインターポーザー基板上に搭載させ、一つのＩＣパッケージに納めるＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）においては、さらに大きなヒートシンクとファンを使用することが一般的となっている。しかし、大きなヒートシンクとファンを使用すると製品の大型化や重量増加といった問題が発生し、しかも、ファンが大型化することによる消費電力の増加という問題も起こる。

特開２００２−１７６１３７号（特許文献１）は、複数の半導体集積回路チップをそれぞれの半導体集積回路チップの動作保障温度や消費電力などに基づいて積層する積層型半導体デバイスが記載されている。また、特許文献２（特開２００３−１８８３４２号公報）には、半導体チップを実装したインターポーザー基板が複数段積層され、インターポーザー基板に水平伝熱部と垂直伝熱部を設けた半導体デバイスが記載されている。しながらこれらの場合も、ＳＩＰ全体の消費電力が大きい場合には発熱による半導体チップの誤動作や破損といった問題が発生してしまう。

電子機器の機能や性能の向上に伴い、半導体チップや受動部品などの高密度実装が行われている。従来、ＣＰＵやメモリの機能を一つの高性能チップの内部に盛り込むことによりシステム化を実現するＳＯＣ（ＳｙｓｔｅｍｏｎＣｈｉｐ）が一般的に行われており、一つの半導体チップを樹脂のモールドパッケージで封止し、プリント配線板に実装していた。しかしながら、ＳＯＣにフラッシュメモリやＤＲＡＭの混載プロセスを使用すると、コストが高く、しかも、新規の混載プロセスの開発に多大な開発コストと時間がかかるだけでなく、ウエハの製造プロセスの工程が長くなるとともに、半導体チップの歩留まりが低下するといった問題を引き起こしてしまう。また、それぞれの機能に分けて半導体チップを製造し、それぞれの半導体チップを一個ずつ樹脂モールドパッケージに封止し、プリント配線板に実装する場合には、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）といった小さな半導体パッケージを使用したとしても、ＩＣ間の基板配線や部品実装間隔のためプリント回路配線板の小型化が困難といった別な問題が発生してしまう。

そこで、近年、ＣＰＵやメモリの機能を個々の半導体チップに作製し、それらの複数の半導体チップを高密度実装することを目的として、複数の半導体チップを一つのＩＣパッケージに納めるＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）が使用され始めているが、半導体チップの発熱と放熱装置の大型化の問題が発生している。
特開２００２−１７６１３７号公報特開２００３−１８８３４２号公報

従来は、回路の駆動周波数が低かったことや、半導体チップの集積密度が低かったために半導体チップの発熱量も小さく、また、一つの半導体パッケージに一つの半導体チップが実装されていたため半導体チップの発熱によるＩＣの誤動作やＩＣが破損するということはなかった。

しかし近年、回路の動作周波数が高くなっており、半導体チップの集積密度も高くなっているために半導体チップの発熱量も大きく、また、一つの半導体パッケージに複数の半導体チップが実装されているため半導体チップの発熱によるＩＣの誤動作やＩＣが破損するといった問題が発生している。

また、半導体チップの熱対策のために大型のヒートシンクやファンを使用するとプリント配線板の小型軽量化が困難といった問題がある。

本発明は複数の半導体チップを一つの半導体パッケージに納めたＳＩＰの温度上昇の抑制とプリント配線板の小型軽量化を両立させるものである。これによって、プリント回路基板の小型軽量化を実現しながら、半導体チップの発熱によるＩＣの誤動作や破損を回避することが可能となる。

本発明は、前述のＩＣの誤動作や破損を回避するため、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工することによって冷却フィンを設ける。

また、インターポーザー基板を積層し、半田ボール、もしくは、リードフレームによってインターポーザー基板間を接続し、全体、もしくは、一部を樹脂によって封止する。

また、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工することによって作成される冷却フィンの付け根付近を上方向に折り曲げたものである。

また、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工したフィン上に半導体チップの内部から引き出した配線を施したものである。

また、上記のＳＩＰの上部、または、ＳＩＰを実装したプリント配線板の裏面にファンを取り付けたものである。

本発明によれば、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、発熱源である半導体チップが接続されるインターポーザー基板を冷却することが有効な手段である。そこで、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工することによって冷却フィンを設けることによって、半導体チップで発生した熱をインターポーザー基板に設けた冷却フィンから効果的に放熱させることができる。また、これによって、半導体チップの消費電力や動作保障温度によっては、ＳＩＰ外部に取り付けるヒートシンクや冷却ファンなどの放熱装置が必要となくなる、もしくは、ＳＩＰ外部に取り付けるヒートシンクや冷却ファンなどの放熱装置が小型軽量のものでも十分な放熱効果が得られるため、プリント配線板全体を小型軽量化することが可能となる。

また本発明によれば、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工することによってフィンを製作し、さらに、そのインターポーザー基板を積層して、半田ボール、もしくは、リードフレームによってインターポーザー基板間を接続し、全体、もしくは、一部を樹脂によって封止した構造のＳＩＰでも、それぞれのインターポーザー基板上に製作されたフィンによって、それぞれのインターポーザー基板に実装された複数の半導体チップの温度上昇を抑制する効果がある。特に、インターポーザー基板間、もしくは、インターポーザー基板とプリント配線板に挟まれた半導体チップの冷却に効果的である。

また本発明によれば、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工することによって作成される冷却フィンの付け根付近を上方向に折り曲げることによって、冷却フィンの下部のプリント配線板上に部品を配置することが可能となる。

また本発明によれば、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部を櫛型に加工したフィン上に半導体チップの内部から引き出した配線を施すことによって、半導体チップで発生した熱がインターポーザー基板上の配線を伝わってフィンに到達し、冷却効果の高いフィンから放熱することで、効率的にＳＩＰ全体の温度を抑制することが可能となる。

また本発明によれば、複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、ＳＩＰの上部に冷却ファンを取り付けることによってより冷却効果を高めることが可能である。

また本発明によれば、ＳＩＰを実装したプリント配線板の箇所に穴を開け、プリント配線基板に穴を開けた下面にファン取り付けることによって、冷却効果を高めることが可能である。

また本発明によれば、フィンにグランドまたは、電源配線を施すことによって放熱効果も改善されると同時に電子機器からのＥＭＩが抑制される効果もある。

（実施例１）
図１は、本発明の実施例１における、ＳＩＰをプリント配線板に実装した斜視図である。１０２はＳＩＰであり、１０４はＳＩＰの一部であるインターポーザー基板を利用した冷却フィンであり、１０１はチップ部品であり、１０５はプリント配線板である。ＳＩＰ１０２とチップ部品１０１は半田１０３によって、プリント配線板１０５に実装されている。図３は実施例１のＳＩＰ１０２の断面構造を表した一例の図である。図３（ａ）はインターポーザー基板１０５に部品チップ１０１を実装するための凹を設け、そこにチップ部品１０６を実装し、樹脂１０７で封止している。１１０はスルーホールであり、インターポーザー基板の配線と半田バンプ１０８をつなぐものである。図３（ｂ）はインターポーザー基板１０５にチップ部品１０１と接続スペーサーを実装し、樹脂１０７で封止している。１１０はスルーホールであり、インターポーザー基板の配線と半田バンプ１０８をつなぐものである。このような構造をとることによって、インターポーザー基板１０５を熱が伝導し、インターポーザー基板上に形成されたフィンから放熱されるため、高密度にインターポーザー基板１０５に半導体を実装し、また、回路の駆動周波数が高い場合でも、半導体の熱の上昇を抑制することが可能となる。

（実施例２）
図２は、本発明の実施例２における、ＳＩＰをプリント配線板に実装した斜視図である。１０２はＳＩＰであり、１０４はＳＩＰの一部であるインターポーザー基板を利用した冷却フィンであり、１０１はチップ部品であり、１０５はプリント配線板である。ＳＩＰ１０２とチップ部品１０１は半田１０３によって、プリント配線板１０５に実装されている。インターポーザー基板冷却フィン１０４はＳＩＰ１０２の付け根付近で折り曲げられている。図４は実施例２のＳＩＰ１０２の断面構造を表した一例の図である。図４（ａ）はインターポーザー基板１０５に部品チップ１０１を実装するための凹を設け、そこにチップ部品１０６を実装し、樹脂１０７で封止している。１１０はスルーホールであり、インターポーザー基板の配線と半田バンプ１０８をつなぐものである。図４（ｂ）はインターポーザー基板１０５にチップ部品１０１と接続スペーサーを実装し、樹脂１０７で封止している。１１０はスルーホールであり、インターポーザー基板の配線と半田バンプ１０８をつなぐものである。このような構造をとることによって、インターポーザー基板１０５を熱が伝導し、インターポーザー基板上に形成されたフィンから放熱されるため、高密度にインターポーザー基板１０５に半導体を実装し、また、回路の駆動周波数が高い場合でも、半導体の熱の上昇を抑制することが可能となる。さらに、インターポーザー冷却フィン１０４の下にチップ部品１０１を実装することが可能となる。

（実施例３）
図５は、インターポーザー冷却フィン１０４の表面にＳＩＰ１０２に実装された半導体チップから引き出された配線と電気的導通のある表層導体を配置し、ＳＩＰをプリント配線板１０５に実装した斜視図である。これによって、ＳＩＰ１０２に実装された半導体ＩＣから発生する熱は熱伝導率の高いインターポーザー基板上の導体配線を通して、インターポーザー冷却フィン１０４に熱伝送され、方熱効率の良いインターポーザー冷却フィン１０４から効率的に放熱させることが可能となる。

図６は、図５のインターポーザー冷却フィン１０４をＳＩＰ１０２の付け根付近で折り曲げた斜視図である。これによって、回路の駆動周波数が高い場合でも、半導体の熱の上昇を抑制する効果があり、さらに、インターポーザー冷却フィン１０４の下にチップ部品１０１を実装することが可能となる。

（実施例４）
図７は、図５のＳＩＰ１０２を積層し、プリント配線板１０５に実装した斜視図である。これによって、高密度な３次元実装することも可能であり、さらに、ＳＩＰ１０２に実装された半導体ＩＣから発生する熱は熱伝導率の高いインターポーザー基板上の導体配線を通して、インターポーザー冷却フィン１０４に熱伝送され、方熱効率の良いインターポーザー冷却フィン１０４から効率的に放熱させることによって、半導体の温度上昇を抑制することが可能となる。

図８は、図６のＳＩＰ１０２を積層し、プリント配線板１０５に実装した斜視図である。これによって、高密度な３次元実装することも可能であり、さらに、回路の駆動周波数が高い場合でも、半導体の熱の上昇を抑制する効果があり、さらに、インターポーザー冷却フィン１０４の下にチップ部品１０１を実装することが可能となる。

（実施例５）
図９は、図７のＳＩＰ１０２を積層した上にヒートシンクを実装し、プリント配線板１０５に実装した斜視図である。これによって、冷却効果を高めることが可能となる。

図１０は、図８のＳＩＰ１０２を積層した上にヒートシンクを実装し、プリント配線板１０５に実装した斜視図である。これによって、冷却効果を高めると同時にインターポーザー冷却フィン１０４の下にチップ部品１０１を実装することが可能となる。

（実施例６）
図１１は、図７のＳＩＰ１０２を積層した上にファンを実装し、プリント配線板１０５に実装した斜視図である。これによって、冷却効果を高めることが可能となる。

図１２は、図８のＳＩＰ１０２を積層した上にファンを実装し、プリント配線板１０５に実装した斜視図である。これによって、冷却効果を高めると同時にインターポーザー冷却フィン１０４の下にチップ部品１０１を実装することが可能となる。

（実施例７）
図１３は、図７のＳＩＰ１０２を積層したプリント配線板１０５の裏面にファンを取り付けた斜視図である。これによって、ＳＩＰ１０２からプリント配線板１０５へ伝わった熱を放熱することによって、ＳＩＰに冷却効果を高めることが可能となる。

図１４は、図８のＳＩＰ１０２を積層したプリント配線板１０５の裏面にファンを取り付けた斜視図である。これによって、冷却効果を高めると同時にインターポーザー冷却フィン１０４の下にチップ部品１０１を実装することが可能となる。

（実施例８）
図１５は、従来のＳＩＰを積層した斜視図である。このような、従来の構造のＳＩＰではＳＩＰとＳＩＰの間やＳＩＰとプリント配線基板の間に挟まれたＳＩＰは温度が上昇してしまい、熱によるＩＣの誤動作や破損が問題となってしまう。

図１６は、従来のＳＩＰの断面構造を示した図である。放熱のためのフィンがないため熱がＳＩＰの内部にこもりやすい構造となっている。

実施例１におけるフィンを設けたＳＩＰの斜視図。実施例２におけるフィンを設けたＳＩＰの斜視図。実施例１におけるインターポーザー基板の断面図。実施例２におけるインターポーザー基板の断面図。実施例１におけるＳＩＰをプリント配線板に実装した斜視図。実施例２におけるＳＩＰをプリント配線板に実装した斜視図。実施例１におけるＳＩＰを積層してプリント配線板に実装した斜視図。実施例２におけるＳＩＰを積層してプリント配線板に実装した斜視図。実施例１におけるＳＩＰを積層してさらにその上に放熱板を実装し、プリント配線板に実装した斜視図。実施例２におけるＳＩＰを積層してさらにその上に放熱板を実装し、プリント配線板に実装した斜視図。実施例１におけるＳＩＰを積層してさらにその上にファンを実装し、プリント配線板に実装した斜視図。実施例２におけるＳＩＰを積層してさらにその上にファンを実装し、プリント配線板に実装した斜視図。実施例１におけるＳＩＰを積層してプリント配線板に実装し、プリント配線板の下に放熱フィンを設けた斜視図。実施例２におけるＳＩＰを積層してプリント配線板に実装し、プリント配線板の下に放熱フィンを設けた斜視図。従来のＳＩＰの斜視図。従来のＳＩＰの断面図。

符号の説明

１０１チップ部品（ＩＣ、抵抗、コンデンサ、インダクタ等）
１０２ＳＩＰ
１０３半田
１０４インターポーザー冷却フィン
１０５プリント配線板
１０６表層導体
１０７樹脂
１０８半田バンプ
１０９内層導体
１１０接続導体
１１１接続スペーサー

Claims

半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部に突起を設ける事を特徴とするＳＩＰ。
半導体チップを実装したインターポーザー基板を複数有し、複数のインターポーザー基板を積層させた構造である事を特徴とする請求項１に記載のＳＩＰ。
半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、インターポーザー基板の端部に突起を設け、その少なくとも一つの突起上に半導体チップから引き出された配線を設ける事を特徴とする請求項１に記載のＳＩＰ。
半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、インターポーザー基板の端部に突起を設け、その少なくとも一つの突起上に半導体チップから引き出された配線を設け、その配線は電源、または、グランドである事を特徴とする請求項３に記載のＳＩＰ。
半導体チップを実装した少なくとも１つのインターポーザー基板の端部に突起を設け、その突起の付け根付近を上方向に折り曲げた構造をもつ事を特徴とする請求項１に記載のＳＩＰ。
ＳＩＰ上部に冷却用ファンを取り付けることを特徴とする請求項１に記載のＳＩＰ。
ＳＩＰを実装したプリント配線板の箇所に穴を開け、プリント配線基板に穴を開けた下面にファン取り付けることを特徴とする請求項１に記載のＳＩＰ。
複数の半導体チップを１つのパッケージ内部に実装したＳＩＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）において、半導体チップを実装した少なくとも１つのインターポーザー基板の端部に突起を設け、その突起は櫛型である事を特徴とするＳＩＰ。