JP2004207406A - 積層型半導体モジュール及びその製造方法 - Google Patents
積層型半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2004207406A JP2004207406A JP2002373202A JP2002373202A JP2004207406A JP 2004207406 A JP2004207406 A JP 2004207406A JP 2002373202 A JP2002373202 A JP 2002373202A JP 2002373202 A JP2002373202 A JP 2002373202A JP 2004207406 A JP2004207406 A JP 2004207406A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor module
- stacked
- circuit pattern
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】簡単な構成により半導体チップを容易に積層実装でき、放熱性が良く高密度化できる積層型半導体モジュール、及び、工程時間の短い積層型半導体モジュールの製造方法を実現する。
【解決手段】凹部が設けられ表面に回路パターン２を有する立体回路基板３に半導体チップ５を、半導体チップ５とその電極部５ａに向けて突出する凸部回路パターン２ａとの間に封止樹脂４を塗布して、仮付けフリップチップ実装して、半導体モジュール６を形成する。その上層に立体回路基板３を積層し、紫外線硬化樹脂７で固着する。半導体チップ５は立体回路基板３により積層方向に圧接される。所望数の段数分積層して最後に加圧力Ｑを加えながら熱ＨＴを加えて封止４樹脂を硬化させて積層型半導体モジュールを完成する。
【選択図】 図１
【解決手段】凹部が設けられ表面に回路パターン２を有する立体回路基板３に半導体チップ５を、半導体チップ５とその電極部５ａに向けて突出する凸部回路パターン２ａとの間に封止樹脂４を塗布して、仮付けフリップチップ実装して、半導体モジュール６を形成する。その上層に立体回路基板３を積層し、紫外線硬化樹脂７で固着する。半導体チップ５は立体回路基板３により積層方向に圧接される。所望数の段数分積層して最後に加圧力Ｑを加えながら熱ＨＴを加えて封止４樹脂を硬化させて積層型半導体モジュールを完成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップが実装された積層型半導体モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップを積層状態で実装した半導体装置およびその製造方法として図１５に示すようなものが知られている（例えば、特許文献１参照）。半導体装置１００は、絶縁性基板１０１上に、上層のものが下層のものより外形が小さい複数の半導体チップ１０２を積層して構成されている。上下の半導体チップ１０２は互いにバンプ電極（不図示）で電気接続されると共に、各半導体チップ１０２の外周上面に設けられた電極１０３と絶縁性基板１０１上面の電極１０４との間を金属細線１０５で電気接続されている。また、絶縁性基板１０１の上面の外囲が封止樹脂１０６で封止されている。このように３次元で半導体チップを積層して実装した構造により、半導体チップが１チップの場合には多機能の半導体装置に対応できなく、また多機能化を図るため複数チップを平面基板に実装した場合には高密度実装が困難であるという問題を解決して、多機能かつ高密度実装の半導体装置を実現している。
【０００３】
また、上記例とは別に、図１６に示すような半導体チップを積層した回路モジュール及びその製造方法が知られている（例えば、特許文献２参照）。回路モジュール２００においては配線基板２０１の上に配線２０２，２０３が形成され、さらにその上に絶縁層２０８が形成されている。また、絶縁層２０８には半導体チップ１２が配線２０２，２０３と電気的に接続された状態で内蔵されている。絶縁層２０８の上面にはさらに配線２１０、２１１が形成され、その絶縁層２０８の上に絶縁層２０９が積層されている。絶縁層２０９には半導体チップ２１６が配線２１０，２１１と電気的に接続された状態で内蔵されている。絶縁層２０８においてフィールドスルー電極２２１，２２２がそれぞれ配線２０２と２１０及び２０３と２１１の間を電気的に接続する状態で内蔵されている。このように絶縁層に内蔵する配線や半導体チップを、例えばスタッドバンプによるフィードスルー電極で電気接続して積層する構造により、電極配置や部品サイズなどの制約を受けることなく半導体チップの高密度実装を実現している。
【０００４】
【特許文献１】
特開２００１−２９１８２１号公報
【特許文献２】
特開２０００−１８３２８３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した図１５や特許文献１に示される半導体装置においては、上段チップほど外形寸法を小さくしなければならないという半導体チップ外形寸法に対する制約がある。また、金属細線を用いるワイヤボンディングにより電気接続を行うので、金属細線の接触防止のための占有空間が必要であり、半導体装置全体の小型化に対する限界がある。
【０００６】
また、上述した図１６や特許文献２に示される回路モジュールにおいては、半導体チップが絶縁層により内蔵されているので、半導体チップの放熱性が悪いという問題がある。また、その絶縁層を形成するため絶縁樹脂を硬化させる工程が必要であり、硬化工程数も多いため、工程時間が長いという問題がある。
【０００７】
本発明は、上記課題を解消するものであって、簡単な構成により半導体チップを容易に積層実装でき、放熱性が良く高密度化できる積層型半導体モジュール、及び、工程時間の短い積層型半導体モジュールの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段及び発明の効果】
上記課題を達成するために、請求項１の発明は、少なくとも片面に凹部が設けられ表面に回路パターンを有する立体回路基板と、前記立体回路基板に実装され前記回路パターンと電気的に導通された半導体チップとを有する半導体モジュールが互いに電気的導通を保ちつつ積層された積層型半導体モジュールであって、前記半導体チップは実装されている立体回路基板に対面する側に前記回路パターンと電気的に導通される電極部を有し、前記回路パターンは前記半導体チップの電極部に向けて突出する凸部回路パターンを有し、前記半導体チップは一層上又は下の半導体モジュールにより積層方向に圧接され、前記半導体モジュールは互いに積層する上下の各半導体モジュールの併せ面の対応位置に前記回路パターンの一部から成る積層電極部を有し、該積層電極部同士を導通させたものである。
【０００９】
上記構成においては、凹部が設けられ表面に回路パターンを有する立体回路基板に、立体回路基板に対面する側に前記回路パターンと電気的に導通される電極部を有した半導体チップを、その電極部と電極部に向けて突出する凸部回路パターンとを電気的に接続して実装するので、半導体モジュールの小型化ができ、また、ワイヤーボンディング実装機のような特別な装置がなくても、容易に半導体チップを実装できる。また、半導体チップは一層上又は下の半導体モジュールにより積層方向に圧接されるので、安定した電気的接続信頼性が得られる。また、立体回路基板に半導体チップを実装した半導体モジュールを積層するので、半導体チップの外形形状に関係なく積層が容易に行える。また、半導体モジュールは互いに積層する上下の各半導体モジュールの併せ面の対応位置に回路パターンの一部から成る積層電極部を有し、この積層電極部同士を導通させて積層するので、ワイヤーボンディング実装機のような特別な装置がなくても、容易に各半導体モジュール間を導通させて積層することができる。
【００１０】
請求項２の発明は、請求項１記載の積層型半導体モジュールにおいて、積層される最下層の半導体モジュールの立体回路基板は、半導体チップ実装面と反対の面に前記回路パターンの一部から成る凸部回路パターンを有するものである。
【００１１】
上記構成においては、最下層の半導体モジュールの立体回路基板が半導体チップ実装面と反対の面に回路パターンの一部から成る凸部回路パターンを有するので、この凸部回路パターンを介して積層型半導体モジュールを熱膨張率の低いマザーボード等の基板材に接合した場合、高温時に凸部回路パターンの凸部が変形して応力が緩和されるので、上記基板材と積層型半導体モジュールの電気的接続信頼性が向上する。
【００１２】
請求項３の発明は、請求項１記載の積層型半導体モジュールにおいて、前記積層される半導体モジュールの外側に、積層方向厚みを拘束するための外枠を備えており、該外枠は前記立体回路基板に使用される基板材の熱膨張率よりも小さい熱膨張率を有するものである。
【００１３】
上記構成においては、積層型半導体モジュールに立体回路基板に使用される基板材の熱膨張率よりも小さい熱膨張率を有する外枠を積層方向厚みを拘束するために備えており、基板材が半導体チップからの熱により膨張しても、外枠が積層型半導体モジュールを積層方向に締め付ける構造となっているので、熱による膨張の影響を緩和でき、また、外部からの衝撃にも強い構造となり半導体モジュール同士の接続信頼性が向上する。
【００１４】
請求項４の発明は、請求項１記載の積層型半導体モジュールにおいて、前記半導体モジュールは互いに積層する上下の各半導体モジュール同士の電気的導通のためにスルーホールを有するものである。
【００１５】
上記構成においては、上下の各半導体モジュール同士の電気的導通のためにスルーホールを有するので、半導体モジュールの外表面に回路パターンを設けることなく立体回路基板の内部において半導体モジュール間の電気的接続ができるため、電気回路の短絡保護ができ、また立体回路基板の外周を経由するよりも電気回路長が短縮され通信の高速化が図れると共に、ノイズ耐性も向上する。
【００１６】
請求項５の発明は、請求項１記載の積層型半導体モジュールにおいて、前記半導体モジュールは互いに積層する上下の各半導体モジュール同士を固定する併せ面を、導通のための併せ面とは別に有するものである。
【００１７】
上記構成においては、各半導体モジュール固定する併せ面を、導通のための併せ面とは別に有するので、例えば、積層用の接着剤が回路パターンに流れ込むことによる不具合が解消でき、半導体モジュール間の機械的及び電気的接合の信頼性が向上する。
【００１８】
請求項６の発明は、請求項１記載の積層型半導体モジュールにおいて、前記接触圧付加手段は前記半導体チップの電極部近傍とこれに対面した前記回路パターンの凸部回路パターン近傍との間に塗布して封止した樹脂の硬化による収縮力を用いたものであり、前記樹脂の塗布量が前記回路パターンに対面する面と反対側の前記半導体チップの面に達しない量のものである。
【００１９】
上記構成においては、半導体チップの電極部近傍とこれに対面した前記回路パターンの凸部回路パターン近傍との間の樹脂の硬化による収縮力を接触圧付加手段としており、その樹脂量が半導体チップの全面を覆うことがない量なので、半導体チップと回路パターンの接合部が封止でき、電気的接続部に接触圧を効果的に付加でき、また半導体チップの１面が開いた構造となっているのでチップからの放熱性を確保できる。
【００２０】
請求項７の発明は、請求項１記載の積層型半導体モジュールにおいて、各半導体モジュールは互いに積層した場合に、前記半導体チップが実装された空間が開放構造となっているものである。
【００２１】
上記構成においては、各半導体モジュールを積層した状態で半導体チップが実装された空間が開放構造となっているので、通風による半導体チップの放熱性が確保できる。
【００２２】
請求項８の発明は、立体回路基板と該立体回路基板に実装された半導体チップとを有する半導体モジュールが互いに電気的導通を保ちつつ積層された積層型半導体モジュールの製造方法であって、前記立体回路基板は、型内に溶融樹脂を射出して基板素体を成形する射出成形工程と、前記基板素体の表面にめっき用の下地層を形成するめっき下地形成工程と、前記めっき下地層から回路パターンと非回路パターンとの境界領域のめっき下地層を除去するパターン形成工程と、回路パターンとなる領域のめっき下地層にめっきを施すめっき工程とにより形成され、前記半導体モジュールは、前記立体回路基板の回路パターンに対応する電極部を有する半導体チップを該回路パターンと該電極部とを電気的に接触させて前記半導体チップを実装することにより形成され、各半導体モジュールは、実装された前記半導体チップが一層上又は下の半導体モジュールにより積層方向に圧接される状態で、積層されるものである。
【００２３】
上記製造方法においては、射出成形した基板素体に回路パターン部分のみ選択的にめっきを施して立体回路基板を形成するので、立体回路の立体形状形成、及び電気回路の３次元形成が容易に行える。また、立体回路基板の回路パターンに対応する電極部を有する半導体チップを回路パターンと電極部とを電気的に接触させて実装して半導体モジュールを形成するので、小型の半導体モジュールが得られる。また、半導体チップが一層上又は下の半導体モジュールにより積層方向に圧接される状態で半導体モジュールを積層するので、半導体チップ電極部における安定した電気的接続信頼性が得られる。
【００２４】
請求項９の発明は、請求項８記載の積層型半導体モジュールの製造方法において、前記半導体モジュールを互いに導通させながら積層するものである。
【００２５】
上記製造方法においては、半導体モジュールを互いに導通させながら積層するので、半導体モジュールの積層とモジュール間の導通を一括して行うことができ、製造工程を短縮できる。
【００２６】
請求項１０の発明は、請求項９記載の積層型半導体モジュールの製造方法において、前記積層する上下の各半導体モジュールの対向する併せ面の対応する位置に備えた回路パターンの一部から成る積層電極部を接合して互いに導通させるとき、当該接合部に超音波振動を付与して接合するものである。
【００２７】
上記製造方法においては、積層電極部を接合して互いに導通させるとき、当該接合部に超音波振動を付与して接合するので、例えば金（Ａｕ）バンプによる接合ができ、導電性樹脂を用いた加熱硬化やＵＶ硬化による接合に比して工程の簡略化およびコストダウンができる。
【００２８】
【発明の実施の形態】
以下、本発明の一実施形態に係る積層型半導体モジュール及びその製造方法について、図面を参照して説明する。図１は積層型半導体モジュールの構成を示す。図１（ａ）に示されるように、基板素体１の表面に回路パターン２を備えて立体回路基板３が構成される。図１（ｂ）に示されるように、立体回路基板３の凹部３に封止樹脂４が塗布され、次に、図１（ｃ）に示されるように、半導体チップ５が仮実装（後述）されて半導体モジュール６が形成される。
【００２９】
上述の基板素体１は、例えば樹脂成形により形成された凹部形状を有するものであり、その凹部には凸部となる成形バンプ１ａを有している。成形バンプ１ａの上面には回路パターンの一部が延伸されており、これにより凸部回路パターン２ａが形成される。立体回路基板３は基板素体１の形状に従い凹部３ａを有する。また、立体回路基板３の外周部上面及び下面は、他の半導体モジュールと積層するときの接合面となる併せ面３ｂであって、電気接続のための積層電極部２ｂを有している。また、立体回路基板３の底面３ｃは半導体モジュール６を積層したときに他の半導体モジュールに実装された半導体チップに接触して圧接する面となる。また、半導体チップ５を圧接するため、図１（ｃ）に示される立体回路基板３の上面（併せ面３ｂ）と半導体チップ５の上面との距離ａは半導体チップ５の上面が突出する寸法（ａ＞０）とされる。
【００３０】
上述の半導体モジュール６における代表的な寸法関係、及び半導体チップ５の実装について説明する。半導体チップ５は２．５ｍｍ×２．５ｍｍサイズのＩＣチップであり、その集積回路面を立体回路の回路パターン２に対面させて（フリップチップ）実装される。半導体チップ５は集積回路面に高さ８０μｍの金バンプからなる電極部５ａを有しており、この電極部５ａと立体回路基板３上に形成された１００μｍの凸部からなる成形バンプ６上の凸部回路パターン２ａとが電気的に接続される。実装工程において、まず図１（ｂ）（ｃ）に示されるように封止樹脂が立体回路基板３の凹部に塗布され、未硬化の状態で半導体チップ５が回路面を下にして電気接続できるように所定の位置に位置決めして配置され、仮実装される。半導体チップの仮実装は、半導体チップを上方からの加圧Ｐ、及び図示しない超音波付加手段からの超音波振動により電極部５ａと凸部回路パターン２ａとが固着される。次に、図１（ｄ）に示されるように、紫外線硬化型樹脂（ＵＶ樹脂）７を半導体モジュール６の上部併せ面に塗布した後、立体回路基板３を積層する。そして、上層の立体回路基板３への加圧Ｆと、ＵＶ樹脂７への紫外線ＵＶの照射により立体回路基板３と半導体モジュール６とを固着する。
【００３１】
この後、上記図１（ｂ）と図１（ｃ）に示され工程を繰り返して、所望の段数の半導体モジュール６の積層と固着を行い、図１（ｅ）に示されるように、最上段に半導体チップ５を仮実装した状態とする。最後に、図１（ｅ）に示される状態で、全体を加熱雰囲気ＨＴにおいて加熱すると共に半導体チップ５に上面から圧力Ｑを加えながら封止樹脂４の硬化を行う。加熱温度は、例えば１５０℃〜２５０℃であり、加圧力Ｑは前記金バンプからなる電極部１箇所当り１００〜２００ｇｆであり、時間は５〜１０ｓｅｃである。
【００３２】
このように半導体チップ５を一層上の半導体モジュールにより積層方向に圧接させるだけでなくフリップチップ実装することにより、封止樹脂４の硬化による収縮力が半導体チップ５に引力として作用するので、半導体チップ５の電極部５ａとこれに対面した回路パターン２の凸部回路パターン２ａとの間に大きな接触圧を付加することができる。また、凸部回路パターン２ａは成形バンプ１ａの高さ分（１０〜２００μｍ）だけ突出しており、平坦な場合よりも充填樹脂量が増加するので、結果として樹脂の収縮効果による金バンプ５ａと凸部回路パターン２ａとの圧接効果が大きくなり、接合部の接続信頼性が向上する。また、封止樹脂の塗布量は、図１（ｃ）に示されるように、立体回路基板３の凹部底面からの封止樹脂４の上面までの高さｂが、半導体チップ５の上面までの高さｃを越えない量とする。例えば、高さｂは０．１５ｍｍであり、高さｃは０．２５ｍｍである。半導体チップ５の表面が封止樹脂４に覆われないようにすることで半導体チップ５からの放熱を効率良くすることができる。
【００３３】
次に、他の方法及び構成による半導体モジュール形成、及びその積層について説明する。図２は半導体チップ５の実装及び立体回路基板３の積層と固着を同時に行う様子を示す。積層される半導体モジュールは、図２（ａ）に示されるように半導体チップ５の金（Ａｕ）バンプからなる電極部５ｂと立体回路基板３の凸部回路パターン２ａとが超音波の付加及び加圧Ｐにより仮接合して形成される。この時半導体チップ５上面高さｄは立体回路基板３の上面よりも１０μｍ〜３０μｍ高い位置とする。仮接合の超音波条件としては、周波数６０〜１００ｋＨｚ、印加時間０．１〜２ｓ、Ａｕバンプ１箇所当たり荷重１０〜５０ｇｆ程度が好ましい。
【００３４】
このように電極部５ａにおいて仮接合されて形成された２つの半導体モジュールのうち積層の下側となる半導体モジュールの上面に、図２（ｂ）に示されるように紫外線硬化型樹脂（ＵＶ樹脂）７を塗布し、他の半導体モジュールを位置合わせして上に重ねる。次に、図２（ｃ）に示されるように半導体モジュールのチップ５上面が半導体モジュールの上面位置に沈むまで、又は、下層の半導体モジュールの半導体チップの上面が上層の半導体モジュールの立体回路基板の底面と接触するまで荷重Ｑを加える。その状態を保持したままで紫外線ＵＶを照射してＵＶ樹脂７を硬化させ、積層型半導体モジュールが形成される。
【００３５】
この荷重Ｑを加えた状態ではＡｕバンプがつぶされて変形して仮付け状態の電極部２ｂの形状から電極部２ｃの形状となる。このようにＡｕバンプが潰れることにより凸部回路パターンとの接触面積が大きくなり、また半導体モジュールによる接触圧の付加状態となることにより電気的接続信頼性が向上する。また多数の仮付けした半導体モジュールを積層して全体を一括固定することも可能である。また、上記の積層型半導体モジュールにおいて、立体回路基板と半導体チップ５との間に封止樹脂を注入して、さらに接続信頼性を上げることもできる。
【００３６】
図３及び図４は上述の方法により４個の半導体モジュール６を積層した積層型半導体モジュール８を示している。この積層型半導体モジュール８は、例えばマザーボードに実装されて用いられる。図に示されるように、各半導体モジュールで用られる立体回路基板６を同一形状とすることにより以下の効果が得られる。立体基板射出成形用の金型が１種類でよいため、コストの削減が図れる。立体回路基板の形状が同じであるため、設計が容易となる。立体回路基板間の接続方法も１通りでよい。
【００３７】
次に、半導体モジュールの他の例、及びその実装について説明する。図５は積層型半導体モジュールの最下層に用いられる半導体モジュールの実装状態を示す。半導体モジュール６１には２．５ｍｍ×２．５ｍｍサイズの半導体チップ５が高さ８０μｍの電極部（金バンプ）５ａを介して凸部回路パターン２ａに電気的接続してフリップチップ実装されている。この最下層に用いられる半導体モジュール６１の基板素体１はマザーボード９に実装するための成形バンプ１ｂを下部に備えており、その表面には凸部回路パターン２ｂが形成されている。成形バンプ１ｂは、例えば、φ＝１００μｍ、高さ１００μｍの凸部からなっている。半導体モジュール６１をマザーボード９に搭載してマザーボード上の回路パターン２１との電気的接続は、例えばはんだにより行われる。マザーボード９上に形成された回路パターン２１上にはんだペースト１０をスクリーン印刷により塗布し、半導体モジュール６１裏側に形成された成形バンプ１ｂと位置合わせして実装する。次に、ピーク温度２１０℃のリフロー炉に半導体モジュール６１を搭載したマザーボード９を通し、成形バンプ１ｂ表面の凸部回路パターン２ｂとマザーボード９の回路パターン２１とを接続させる。次に、封止樹脂４１を塗布し１５０℃／３０分の加熱によりで封止樹脂４１を硬化させる。半導体モジュール６１の下部における成形バンプ１ｂ表面及び凸部回路パターン２ｂが変形することにより、マザーボード９と半導体モジュール６１間の熱応力が緩和されるので、マザーボード９と半導体モジュール６１を最下層に有する積層型半導体モジュールとの接続信頼性が向上する。また、マザーボードとしては、コストの安いプリント基板を用いることができる。
【００３８】
次に、半導体モジュール、及び積層型半導体モジュールのさらに他の例について図６により説明する。半導体モジュール６は、図６（ａ）に示されるように、基板素体１の凹部３ａと反対側の面（図における上側）に設けられた成形バンプ１ａ及び凸部回路パターン２ａを介して半導体チップ５は実装されている。このような半導体モジュール６は、例えば図６（ｂ）に示されるように積層されて積層型半導体モジュール８を構成してマザーボード９に実装される。半導体モジュール６に実装された半導体チップ５は上層の半導体モジュール６の凹部３ａの底面３ｃにより圧接されている。
【００３９】
次に、積層型半導体モジュールの補強構造について説明する。図７（ａ）（ｂ）は積層方向の寸法を拘束する外枠を備えた積層型半導体モジュールを示す。積層型半導体モジュール８は、例えばポリアミド系樹脂により基板素体を形成した立体回路基板３を用いて半導体モジュールを形成して構成される。例えば、立体回路基板３の外形寸法は３０ｍｍ×３０ｍｍ、厚さ３ｍｍであり、立体回路基板３の線膨張係数は３０ｐｐｍであるとする。半導体チップ５を実装した立体回路基板を４枚積み重ね、立体回路基板３同士の接合面にはんだペーストを塗布し、２５０℃ピークのリフロー炉に通してこれらを接合して積層型半導体モジュール８とする。次に、線膨張係数１０ｐｐｍのセラミック製の補強材で形成した外枠１１を用いて積層型半導体モジュール８の積層方向寸法変化を拘束する。ＩＣチップの発熱により各立体回路基板３が膨張するが、立体回路基板３よりも線膨張係数が小さい外枠１１があるためにその膨張が制限される。また外部の衝撃などの応力に対しても補強材により積層型半導体モジュール８に対する機械的ショックが緩和される。これらにより、積層型半導体モジュール８における各層の接続信頼性が向上する。
【００４０】
次に、積層型半導体モジュールにおける各層の接続信頼性を向上させる他の例を示す。図８は積層時の併せ面に位置決めのための凹凸形状を有する半導体モジュールを示す。上層の半導体モジュール６の底部周辺には凹形状部１２が設けられ、また、下層の半導体モジュール６の上部周辺には前記凹形状部に嵌合する凸形状部１３が設けられている。これらの凹凸形状部１２，１３のはめ合い構造により積層する半導体モジュール６の位置決め精度の向上、及び接合面の面積増による基板間接合強度の向上が図られる。このような凹凸形状部の形成は、金型形状変更により容易に可能である。接合は接着剤１４を凸形状部に塗布して行うことができ、また、凹凸形状部１２，１３において電気的接続を行う場合は、凸形状部にはんだ、導電性接着剤、導電性フィルム等を用いて接合を行うことができる。
【００４１】
次に、上下の半導体モジュールの電気的接続について説明する。図９はスルーホールによる上下の半導体モジュールの電気的接続を示す。基板素体１には上下に貫通するスルーホール１５を有しており、その内部は導電性樹脂の充填やめっき等により電気伝導性を有している。このように基板素体の内部に導電性スルーホール１５を設けて導電性接合材１４を介して上下の半導体モジュールの電気的接続を行うことにより、外部側面に電気回路を設けた場合の短絡の防止のための保護、ノイズ対策等が不要となり、また、電気回路長が短縮されることによる通信の高速化が可能になる。
【００４２】
上述のスルーホール１５の径については、内部にめっきを施す場合、スルーホール内部にめっき下地層を付与させるためアスペクト比（スルーホール直径／スルーホール深さ）が大きい方が好ましく、例えば、基板厚さは１ｍｍの場合はスルーホール直径は０．５ｍｍ以上あるほうが良い。また立体回路基板形成後は、より接続信頼性を向上させるために、スルーホール内部をはんだや導電性接着剤などの導電体で埋め込むことが望ましい。
【００４３】
次に、立体回路基板の他の構造について説明する。図１０（ａ）〜（ｃ）は四角形の３辺に立上り側壁を有する基板素体による半導体モジュール及び積層型半導体モジュールを示す。基板素体１は、例えばポリアミド系樹脂から形成され、外形寸法は３０ｍｍ×３０ｍｍ、厚さ３ｍｍであり、上面に１辺が開放した凹部を有している。外周に立ち上がっている側壁上面の併せ面３ｂは積層時の電気的接続用の回路パターンを有し、他の併せ面３ｄは機械的接続用に用いられる。
【００４４】
この半導体モジュール６は、基板素体１上に形成された回路パターン２に接続された凸部回路パターン（不図示）と外形２．５ｍｍ×２．５ｍｍの半導体チップ５が金バンプを用いてフリップチップ実装されている。実装は、超音波を付加して行われ、その条件は荷重１００ｇｆ／バンプ、超音波周波数７０ｋＨｚ、印加時間０．７ｓｅｃである。次に、封止樹脂４を半導体チップ５の下部に注入塗布して１５０℃／３０分の加熱条件で樹脂硬化を行う。このようにして形成された半導体モジュール６を３枚積み重ね、各半導体モジュール６の回路パターンの接触面３ｂに銀ペーストからなる接合材１４を、また、回路パターンが存在しない接触面３ｄに高い接着力を有する例えばエポキキシ系接着剤を塗布し、１５０℃／３０分の加熱条件で接合材１４を硬化させて半導体モジュール６同士を電気的及び機械的に接合させる。半導体モジュール同士の接触面積を増加させることで、基板同士の接合強度を向上させるこができる。また、積層時の併せ面を電気的接続と機械的接続で機能別に設けることにより、例えば回路パターン同士を短絡させる不要な接着剤の流れ込みの不具合が解消でき、半導体モジュール間の接合信頼性を向上することができる。
【００４５】
次に、半導体モジュールにおける冷却について説明する。図１１（ａ）（ｂ）は２面開放の凹部を有する半導体モジュールを示す。２面開放部を有する半導体モジュール６を積層することにより、空気の流れ８ｂが通過可能な開放部８ａを有する積層型半導体モジュール８が得られる。
【００４６】
この半導体モジュール６は、基板素体１上に形成された回路パターン２に接続された凸部回路パターン（不図示）と外形２．５ｍｍ×２．５ｍｍの半導体チップ５が金バンプを用いてフリップチップ実装されている。実装は、超音波を付加して行われ、その条件は荷重１００ｇｆ／バンプ、超音波周波数７０ｋＨｚ、印加時間０．７ｓｅｃである。次に、封止樹脂４を半導体チップ５の下部に注入塗布して１５０℃／３０分の加熱条件で樹脂硬化を行う。このようにして形成された半導体モジュール６を３枚積み重ね、各半導体モジュール６の回路パターンの接触面にはんだペーストを塗布し、２５０℃ピークのリフロー炉に通して基板同士をはんだ接合させる。このような開放構造の積層型半導体モジュールにおいては、空気の対流よって放熱が効率良く行われ、半導体チップ５の連続動作に伴う発熱や回路上の抵抗によるジュール熱が積層型半導体モジュール８内部に蓄積されることがない。
【００４７】
次に、立体回路基板の製造工程を説明する。図１２（ａ）〜（ｂ）は射出成形した基板素体の形成から立体回路基板完成までの工程を示す。図１２（ａ）に示す基板素体１は、矩形構造の表面に凹部３ａを有し、凹部３ａには成形バンプ１ａを有しており、例えば以下の射出成形条件によって形成される。成形材料は芳香族ポリアミド（ＰＰＡ）樹脂、成形条件はシリンダ温度３００〜３５０℃、金型温度１００〜２００℃、射出速度５〜８０ｃｃ／ｓｅｃである。このような条件により、表面に凹凸を有する型内に溶融樹脂を射出成形することにより基板素体１を形成する。その後、図１２（ｂ）に示されるように、基板素体の表面にめっき下地層１６を形成する。めっき下地層１６の形成は、例えばスパッタリングで行い、下地層の材質は銅（Ｃｕ）であり、めっき下地層１６の厚さは０．１〜１μｍ程度が好ましい。
【００４８】
続いて、図１２（ｃ）に示されるように、立体回路基板の回路パターン２と非回路パターン１６ａの境界領域１６ｂに、非回路部のパターンに対応して、例えばレーザ光の電磁波を照射することによって、めっき下地層の一部を蒸発除去する。レーザ光を用いる場合は、下地層であるＣｕ膜の除去が可能なＳＨＧ−ＹＡＧレーザ（波長５３２ｎｍ）が好ましい。次に、回路パターン２の部分のめっき下地層に対しめっきを施す。めっきは電気めっきにより、下地層からＣｕ／Ｎｉ／Ａｕの順序で行う。めっきの厚さはＣｕ５〜２０μｍ、Ｎｉ５〜２０μｍ、Ａｕ０．１〜１μｍ程度が好ましい。電気めっきの後、めっきを行わなかっためっき下地層の除去、電気めっきにおいて電流を流すために用いたタイバーの除去等が、例えばエッチングにより必要に応じて行われ、図１２（ｄ）に示されるような、回路パターン２と凸部回路パターン２ａを備えた立体回路基板３が得られる。このような工程により立体回路基板の回路パターンの３次元形成が容易に行われる。
【００４９】
次に、半導体モジュールを順次積層して多層化して積層型半導体モジュールをえる方法について説明する。図１３（ａ）〜（ｅ）は半導体モジュールの多層化の工程を示す。前述した方法に従い図１３（ａ）〜（ｃ）に示すように最下層の半導体モジュール６１を形成し、図１３（ｄ）に示すように半導体モジュール６１の併せ面に接合材１４を塗布し、別途形成した積層用の半導体モジュール６を位置合わせして積層する。この後、図１３（ｅ）に示すように一体化処理を行う。接合材１４として、はんだ、導電性接着剤、導電性フィルム等を用いて接続を行うことができる。図１３（ｅ）における一体化処理は、各接合材１４毎に条件設定して行う。複数の半導体モジュールを積層する場合、順次半導体モジュールの積層電極部２ｂ同士を接続させながら半導体モジュールを積層する。また、多層化する場合図１３（ｄ）（ｅ）の工程を繰り返して行う。また、図１３（ｃ）におけるチップ実装時には、半導体チップを加圧することにより仮接合する。そして、半導体モジュールを全て積層後、封止樹脂を硬化させる。加熱温度は１５０〜２５０℃、加圧力（接続部１箇所当たり）は１００〜２００ｇｆ、処理時間は５〜１０ｓｅｃである。このように、半導体モジュールの積層と各半導体モジュール間の電気的導通を一括して行えるので製造工程を短縮できる。
【００５０】
次に、半導体モジュールの電気的接合の他の例を説明する。図１４（ａ）（ｂ）は半導体モジュールの電極回路同士を超音波接合方式により接合する場合を示す。まず下段の半導体モジュール６を治具１７に載置し、半導体モジュール６の併せ面３ｂの積層電極部２ｂに金（Ａｕ）バンプからなる接合部材１４ａを搭載し、半導体モジュール６を上に位置決め配置して超音波ホーン１８を取りつける。Ａｕバンプ１４ａと上段半導体モジュール６の下面の積層電極路２ｂを振動方向ｘに超音波を付加して接合する。超音波条件としては、周波数６０〜１００ｋＨｚ、印加時間０．１〜２ｓ、荷重０．１〜１Ｎ（Ａｕバンプ１箇所当たり）程度が好ましい。半導体モジュール６を３層以上積層する場合は、上記の工程を繰り返して行う。これにより、工程の簡略化及びコストダウンができる。
【００５１】
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、半導体モジュール内には複数の半導体チップを実装することもできる。また、立体回路基板の回路パターンは各半導体チップの機能により決定されるものであり、上述した図に示されるもの限られるものではない。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態に係る立体回路基板の断面図、（ｂ）は同立体回路基板に封止樹脂を塗布した状態の断面図、（ｃ）は本発明の一実施形態による半導体モジュールの断面図、（ｄ）（ｅ）は同半導体モジュールを積層した状態の断面図。
【図２】（ａ）は本発明の一実施形態に係る立体回路基板と半導体チップの断面図、（ｂ）は（ａ）の立体回路基板にＵＶ硬化樹脂を塗布した断面図、（ｃ）は本発明の一実施形態による半導体モジュールの積層状態断面図。
【図３】本発明の一実施形態に係る積層型半導体モジュールの断面図。
【図４】本発明の一実施形態に係る積層型半導体モジュールの斜視図。
【図５】本発明の一実施形態に係る半導体モジュールの他の例を示す断面図。
【図６】（ａ）は本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図、（ｂ）は同半導体モジュールを積層した積層型半導体モジュールの断面図。
【図７】（ａ）は本発明の一実施形態に係る積層型半導体モジュールの他の例を示す断面図、（ｂ）は同斜視図。
【図８】本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図。
【図９】本発明の一実施形態に係る積層型半導体モジュールのさらに他の例を示す断面図。
【図１０】（ａ）は本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図、（ｂ）は同半導体モジュールを積層した積層型半導体モジュールの断面図、（ｃ）は同積層型半導体モジュールの斜視図。
【図１１】（ａ）は本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図、（ｂ）は同半導体モジュールを積層した積層型半導体モジュールの斜視図。
【図１２】（ａ）〜（ｄ）は本発明の一実施形態に係る半導体モジュールの製造工程を示す斜視図。
【図１３】（ａ）〜（ｅ）は本発明の一実施形態に係る半導体モジュール及び同半導体モジュールの積層による積層型半導体モジュールの製造工程を示す断面図。
【図１４】（ａ）は本発明の一実施形態に係る半導体モジュールを積層して積層型半導体モジュールを形成する工程を示す断面図、（ｂ）は（ａ）のＡ部部分詳細断面図。
【図１５】従来の半導体装置の断面図。
【図１６】従来の回路モジュールの断面図。
【符号の説明】
１ 基板素体
２ 回路パターン
２ａ、２ｃ 凸部回路パターン
２ｂ 積層電極部
３ 立体回路基板
３ａ 凹部
３ｂ、３ｄ 併せ面
４ 封止樹脂
５ 半導体チップ
５ａ 電極部
６、６１ 半導体モジュール
８ 積層型半導体モジュール
８ａ 開放部（開放構造）
１１ 外枠
１２ 凹形状部
１３ 凸形状部
１５ スルーホール
１６ めっき下地層
１６ａ 非回路パターン
１６ｂ 境界
【発明の属する技術分野】
本発明は、半導体チップが実装された積層型半導体モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップを積層状態で実装した半導体装置およびその製造方法として図１５に示すようなものが知られている（例えば、特許文献１参照）。半導体装置１００は、絶縁性基板１０１上に、上層のものが下層のものより外形が小さい複数の半導体チップ１０２を積層して構成されている。上下の半導体チップ１０２は互いにバンプ電極（不図示）で電気接続されると共に、各半導体チップ１０２の外周上面に設けられた電極１０３と絶縁性基板１０１上面の電極１０４との間を金属細線１０５で電気接続されている。また、絶縁性基板１０１の上面の外囲が封止樹脂１０６で封止されている。このように３次元で半導体チップを積層して実装した構造により、半導体チップが１チップの場合には多機能の半導体装置に対応できなく、また多機能化を図るため複数チップを平面基板に実装した場合には高密度実装が困難であるという問題を解決して、多機能かつ高密度実装の半導体装置を実現している。
【０００３】
また、上記例とは別に、図１６に示すような半導体チップを積層した回路モジュール及びその製造方法が知られている（例えば、特許文献２参照）。回路モジュール２００においては配線基板２０１の上に配線２０２，２０３が形成され、さらにその上に絶縁層２０８が形成されている。また、絶縁層２０８には半導体チップ１２が配線２０２，２０３と電気的に接続された状態で内蔵されている。絶縁層２０８の上面にはさらに配線２１０、２１１が形成され、その絶縁層２０８の上に絶縁層２０９が積層されている。絶縁層２０９には半導体チップ２１６が配線２１０，２１１と電気的に接続された状態で内蔵されている。絶縁層２０８においてフィールドスルー電極２２１，２２２がそれぞれ配線２０２と２１０及び２０３と２１１の間を電気的に接続する状態で内蔵されている。このように絶縁層に内蔵する配線や半導体チップを、例えばスタッドバンプによるフィードスルー電極で電気接続して積層する構造により、電極配置や部品サイズなどの制約を受けることなく半導体チップの高密度実装を実現している。
【０００４】
【特許文献１】
特開２００１−２９１８２１号公報
【特許文献２】
特開２０００−１８３２８３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した図１５や特許文献１に示される半導体装置においては、上段チップほど外形寸法を小さくしなければならないという半導体チップ外形寸法に対する制約がある。また、金属細線を用いるワイヤボンディングにより電気接続を行うので、金属細線の接触防止のための占有空間が必要であり、半導体装置全体の小型化に対する限界がある。
【０００６】
また、上述した図１６や特許文献２に示される回路モジュールにおいては、半導体チップが絶縁層により内蔵されているので、半導体チップの放熱性が悪いという問題がある。また、その絶縁層を形成するため絶縁樹脂を硬化させる工程が必要であり、硬化工程数も多いため、工程時間が長いという問題がある。
【０００７】
本発明は、上記課題を解消するものであって、簡単な構成により半導体チップを容易に積層実装でき、放熱性が良く高密度化できる積層型半導体モジュール、及び、工程時間の短い積層型半導体モジュールの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段及び発明の効果】
上記課題を達成するために、請求項１の発明は、少なくとも片面に凹部が設けられ表面に回路パターンを有する立体回路基板と、前記立体回路基板に実装され前記回路パターンと電気的に導通された半導体チップとを有する半導体モジュールが互いに電気的導通を保ちつつ積層された積層型半導体モジュールであって、前記半導体チップは実装されている立体回路基板に対面する側に前記回路パターンと電気的に導通される電極部を有し、前記回路パターンは前記半導体チップの電極部に向けて突出する凸部回路パターンを有し、前記半導体チップは一層上又は下の半導体モジュールにより積層方向に圧接され、前記半導体モジュールは互いに積層する上下の各半導体モジュールの併せ面の対応位置に前記回路パターンの一部から成る積層電極部を有し、該積層電極部同士を導通させたものである。
【０００９】
上記構成においては、凹部が設けられ表面に回路パターンを有する立体回路基板に、立体回路基板に対面する側に前記回路パターンと電気的に導通される電極部を有した半導体チップを、その電極部と電極部に向けて突出する凸部回路パターンとを電気的に接続して実装するので、半導体モジュールの小型化ができ、また、ワイヤーボンディング実装機のような特別な装置がなくても、容易に半導体チップを実装できる。また、半導体チップは一層上又は下の半導体モジュールにより積層方向に圧接されるので、安定した電気的接続信頼性が得られる。また、立体回路基板に半導体チップを実装した半導体モジュールを積層するので、半導体チップの外形形状に関係なく積層が容易に行える。また、半導体モジュールは互いに積層する上下の各半導体モジュールの併せ面の対応位置に回路パターンの一部から成る積層電極部を有し、この積層電極部同士を導通させて積層するので、ワイヤーボンディング実装機のような特別な装置がなくても、容易に各半導体モジュール間を導通させて積層することができる。
【００１０】
請求項２の発明は、請求項１記載の積層型半導体モジュールにおいて、積層される最下層の半導体モジュールの立体回路基板は、半導体チップ実装面と反対の面に前記回路パターンの一部から成る凸部回路パターンを有するものである。
【００１１】
上記構成においては、最下層の半導体モジュールの立体回路基板が半導体チップ実装面と反対の面に回路パターンの一部から成る凸部回路パターンを有するので、この凸部回路パターンを介して積層型半導体モジュールを熱膨張率の低いマザーボード等の基板材に接合した場合、高温時に凸部回路パターンの凸部が変形して応力が緩和されるので、上記基板材と積層型半導体モジュールの電気的接続信頼性が向上する。
【００１２】
請求項３の発明は、請求項１記載の積層型半導体モジュールにおいて、前記積層される半導体モジュールの外側に、積層方向厚みを拘束するための外枠を備えており、該外枠は前記立体回路基板に使用される基板材の熱膨張率よりも小さい熱膨張率を有するものである。
【００１３】
上記構成においては、積層型半導体モジュールに立体回路基板に使用される基板材の熱膨張率よりも小さい熱膨張率を有する外枠を積層方向厚みを拘束するために備えており、基板材が半導体チップからの熱により膨張しても、外枠が積層型半導体モジュールを積層方向に締め付ける構造となっているので、熱による膨張の影響を緩和でき、また、外部からの衝撃にも強い構造となり半導体モジュール同士の接続信頼性が向上する。
【００１４】
請求項４の発明は、請求項１記載の積層型半導体モジュールにおいて、前記半導体モジュールは互いに積層する上下の各半導体モジュール同士の電気的導通のためにスルーホールを有するものである。
【００１５】
上記構成においては、上下の各半導体モジュール同士の電気的導通のためにスルーホールを有するので、半導体モジュールの外表面に回路パターンを設けることなく立体回路基板の内部において半導体モジュール間の電気的接続ができるため、電気回路の短絡保護ができ、また立体回路基板の外周を経由するよりも電気回路長が短縮され通信の高速化が図れると共に、ノイズ耐性も向上する。
【００１６】
請求項５の発明は、請求項１記載の積層型半導体モジュールにおいて、前記半導体モジュールは互いに積層する上下の各半導体モジュール同士を固定する併せ面を、導通のための併せ面とは別に有するものである。
【００１７】
上記構成においては、各半導体モジュール固定する併せ面を、導通のための併せ面とは別に有するので、例えば、積層用の接着剤が回路パターンに流れ込むことによる不具合が解消でき、半導体モジュール間の機械的及び電気的接合の信頼性が向上する。
【００１８】
請求項６の発明は、請求項１記載の積層型半導体モジュールにおいて、前記接触圧付加手段は前記半導体チップの電極部近傍とこれに対面した前記回路パターンの凸部回路パターン近傍との間に塗布して封止した樹脂の硬化による収縮力を用いたものであり、前記樹脂の塗布量が前記回路パターンに対面する面と反対側の前記半導体チップの面に達しない量のものである。
【００１９】
上記構成においては、半導体チップの電極部近傍とこれに対面した前記回路パターンの凸部回路パターン近傍との間の樹脂の硬化による収縮力を接触圧付加手段としており、その樹脂量が半導体チップの全面を覆うことがない量なので、半導体チップと回路パターンの接合部が封止でき、電気的接続部に接触圧を効果的に付加でき、また半導体チップの１面が開いた構造となっているのでチップからの放熱性を確保できる。
【００２０】
請求項７の発明は、請求項１記載の積層型半導体モジュールにおいて、各半導体モジュールは互いに積層した場合に、前記半導体チップが実装された空間が開放構造となっているものである。
【００２１】
上記構成においては、各半導体モジュールを積層した状態で半導体チップが実装された空間が開放構造となっているので、通風による半導体チップの放熱性が確保できる。
【００２２】
請求項８の発明は、立体回路基板と該立体回路基板に実装された半導体チップとを有する半導体モジュールが互いに電気的導通を保ちつつ積層された積層型半導体モジュールの製造方法であって、前記立体回路基板は、型内に溶融樹脂を射出して基板素体を成形する射出成形工程と、前記基板素体の表面にめっき用の下地層を形成するめっき下地形成工程と、前記めっき下地層から回路パターンと非回路パターンとの境界領域のめっき下地層を除去するパターン形成工程と、回路パターンとなる領域のめっき下地層にめっきを施すめっき工程とにより形成され、前記半導体モジュールは、前記立体回路基板の回路パターンに対応する電極部を有する半導体チップを該回路パターンと該電極部とを電気的に接触させて前記半導体チップを実装することにより形成され、各半導体モジュールは、実装された前記半導体チップが一層上又は下の半導体モジュールにより積層方向に圧接される状態で、積層されるものである。
【００２３】
上記製造方法においては、射出成形した基板素体に回路パターン部分のみ選択的にめっきを施して立体回路基板を形成するので、立体回路の立体形状形成、及び電気回路の３次元形成が容易に行える。また、立体回路基板の回路パターンに対応する電極部を有する半導体チップを回路パターンと電極部とを電気的に接触させて実装して半導体モジュールを形成するので、小型の半導体モジュールが得られる。また、半導体チップが一層上又は下の半導体モジュールにより積層方向に圧接される状態で半導体モジュールを積層するので、半導体チップ電極部における安定した電気的接続信頼性が得られる。
【００２４】
請求項９の発明は、請求項８記載の積層型半導体モジュールの製造方法において、前記半導体モジュールを互いに導通させながら積層するものである。
【００２５】
上記製造方法においては、半導体モジュールを互いに導通させながら積層するので、半導体モジュールの積層とモジュール間の導通を一括して行うことができ、製造工程を短縮できる。
【００２６】
請求項１０の発明は、請求項９記載の積層型半導体モジュールの製造方法において、前記積層する上下の各半導体モジュールの対向する併せ面の対応する位置に備えた回路パターンの一部から成る積層電極部を接合して互いに導通させるとき、当該接合部に超音波振動を付与して接合するものである。
【００２７】
上記製造方法においては、積層電極部を接合して互いに導通させるとき、当該接合部に超音波振動を付与して接合するので、例えば金（Ａｕ）バンプによる接合ができ、導電性樹脂を用いた加熱硬化やＵＶ硬化による接合に比して工程の簡略化およびコストダウンができる。
【００２８】
【発明の実施の形態】
以下、本発明の一実施形態に係る積層型半導体モジュール及びその製造方法について、図面を参照して説明する。図１は積層型半導体モジュールの構成を示す。図１（ａ）に示されるように、基板素体１の表面に回路パターン２を備えて立体回路基板３が構成される。図１（ｂ）に示されるように、立体回路基板３の凹部３に封止樹脂４が塗布され、次に、図１（ｃ）に示されるように、半導体チップ５が仮実装（後述）されて半導体モジュール６が形成される。
【００２９】
上述の基板素体１は、例えば樹脂成形により形成された凹部形状を有するものであり、その凹部には凸部となる成形バンプ１ａを有している。成形バンプ１ａの上面には回路パターンの一部が延伸されており、これにより凸部回路パターン２ａが形成される。立体回路基板３は基板素体１の形状に従い凹部３ａを有する。また、立体回路基板３の外周部上面及び下面は、他の半導体モジュールと積層するときの接合面となる併せ面３ｂであって、電気接続のための積層電極部２ｂを有している。また、立体回路基板３の底面３ｃは半導体モジュール６を積層したときに他の半導体モジュールに実装された半導体チップに接触して圧接する面となる。また、半導体チップ５を圧接するため、図１（ｃ）に示される立体回路基板３の上面（併せ面３ｂ）と半導体チップ５の上面との距離ａは半導体チップ５の上面が突出する寸法（ａ＞０）とされる。
【００３０】
上述の半導体モジュール６における代表的な寸法関係、及び半導体チップ５の実装について説明する。半導体チップ５は２．５ｍｍ×２．５ｍｍサイズのＩＣチップであり、その集積回路面を立体回路の回路パターン２に対面させて（フリップチップ）実装される。半導体チップ５は集積回路面に高さ８０μｍの金バンプからなる電極部５ａを有しており、この電極部５ａと立体回路基板３上に形成された１００μｍの凸部からなる成形バンプ６上の凸部回路パターン２ａとが電気的に接続される。実装工程において、まず図１（ｂ）（ｃ）に示されるように封止樹脂が立体回路基板３の凹部に塗布され、未硬化の状態で半導体チップ５が回路面を下にして電気接続できるように所定の位置に位置決めして配置され、仮実装される。半導体チップの仮実装は、半導体チップを上方からの加圧Ｐ、及び図示しない超音波付加手段からの超音波振動により電極部５ａと凸部回路パターン２ａとが固着される。次に、図１（ｄ）に示されるように、紫外線硬化型樹脂（ＵＶ樹脂）７を半導体モジュール６の上部併せ面に塗布した後、立体回路基板３を積層する。そして、上層の立体回路基板３への加圧Ｆと、ＵＶ樹脂７への紫外線ＵＶの照射により立体回路基板３と半導体モジュール６とを固着する。
【００３１】
この後、上記図１（ｂ）と図１（ｃ）に示され工程を繰り返して、所望の段数の半導体モジュール６の積層と固着を行い、図１（ｅ）に示されるように、最上段に半導体チップ５を仮実装した状態とする。最後に、図１（ｅ）に示される状態で、全体を加熱雰囲気ＨＴにおいて加熱すると共に半導体チップ５に上面から圧力Ｑを加えながら封止樹脂４の硬化を行う。加熱温度は、例えば１５０℃〜２５０℃であり、加圧力Ｑは前記金バンプからなる電極部１箇所当り１００〜２００ｇｆであり、時間は５〜１０ｓｅｃである。
【００３２】
このように半導体チップ５を一層上の半導体モジュールにより積層方向に圧接させるだけでなくフリップチップ実装することにより、封止樹脂４の硬化による収縮力が半導体チップ５に引力として作用するので、半導体チップ５の電極部５ａとこれに対面した回路パターン２の凸部回路パターン２ａとの間に大きな接触圧を付加することができる。また、凸部回路パターン２ａは成形バンプ１ａの高さ分（１０〜２００μｍ）だけ突出しており、平坦な場合よりも充填樹脂量が増加するので、結果として樹脂の収縮効果による金バンプ５ａと凸部回路パターン２ａとの圧接効果が大きくなり、接合部の接続信頼性が向上する。また、封止樹脂の塗布量は、図１（ｃ）に示されるように、立体回路基板３の凹部底面からの封止樹脂４の上面までの高さｂが、半導体チップ５の上面までの高さｃを越えない量とする。例えば、高さｂは０．１５ｍｍであり、高さｃは０．２５ｍｍである。半導体チップ５の表面が封止樹脂４に覆われないようにすることで半導体チップ５からの放熱を効率良くすることができる。
【００３３】
次に、他の方法及び構成による半導体モジュール形成、及びその積層について説明する。図２は半導体チップ５の実装及び立体回路基板３の積層と固着を同時に行う様子を示す。積層される半導体モジュールは、図２（ａ）に示されるように半導体チップ５の金（Ａｕ）バンプからなる電極部５ｂと立体回路基板３の凸部回路パターン２ａとが超音波の付加及び加圧Ｐにより仮接合して形成される。この時半導体チップ５上面高さｄは立体回路基板３の上面よりも１０μｍ〜３０μｍ高い位置とする。仮接合の超音波条件としては、周波数６０〜１００ｋＨｚ、印加時間０．１〜２ｓ、Ａｕバンプ１箇所当たり荷重１０〜５０ｇｆ程度が好ましい。
【００３４】
このように電極部５ａにおいて仮接合されて形成された２つの半導体モジュールのうち積層の下側となる半導体モジュールの上面に、図２（ｂ）に示されるように紫外線硬化型樹脂（ＵＶ樹脂）７を塗布し、他の半導体モジュールを位置合わせして上に重ねる。次に、図２（ｃ）に示されるように半導体モジュールのチップ５上面が半導体モジュールの上面位置に沈むまで、又は、下層の半導体モジュールの半導体チップの上面が上層の半導体モジュールの立体回路基板の底面と接触するまで荷重Ｑを加える。その状態を保持したままで紫外線ＵＶを照射してＵＶ樹脂７を硬化させ、積層型半導体モジュールが形成される。
【００３５】
この荷重Ｑを加えた状態ではＡｕバンプがつぶされて変形して仮付け状態の電極部２ｂの形状から電極部２ｃの形状となる。このようにＡｕバンプが潰れることにより凸部回路パターンとの接触面積が大きくなり、また半導体モジュールによる接触圧の付加状態となることにより電気的接続信頼性が向上する。また多数の仮付けした半導体モジュールを積層して全体を一括固定することも可能である。また、上記の積層型半導体モジュールにおいて、立体回路基板と半導体チップ５との間に封止樹脂を注入して、さらに接続信頼性を上げることもできる。
【００３６】
図３及び図４は上述の方法により４個の半導体モジュール６を積層した積層型半導体モジュール８を示している。この積層型半導体モジュール８は、例えばマザーボードに実装されて用いられる。図に示されるように、各半導体モジュールで用られる立体回路基板６を同一形状とすることにより以下の効果が得られる。立体基板射出成形用の金型が１種類でよいため、コストの削減が図れる。立体回路基板の形状が同じであるため、設計が容易となる。立体回路基板間の接続方法も１通りでよい。
【００３７】
次に、半導体モジュールの他の例、及びその実装について説明する。図５は積層型半導体モジュールの最下層に用いられる半導体モジュールの実装状態を示す。半導体モジュール６１には２．５ｍｍ×２．５ｍｍサイズの半導体チップ５が高さ８０μｍの電極部（金バンプ）５ａを介して凸部回路パターン２ａに電気的接続してフリップチップ実装されている。この最下層に用いられる半導体モジュール６１の基板素体１はマザーボード９に実装するための成形バンプ１ｂを下部に備えており、その表面には凸部回路パターン２ｂが形成されている。成形バンプ１ｂは、例えば、φ＝１００μｍ、高さ１００μｍの凸部からなっている。半導体モジュール６１をマザーボード９に搭載してマザーボード上の回路パターン２１との電気的接続は、例えばはんだにより行われる。マザーボード９上に形成された回路パターン２１上にはんだペースト１０をスクリーン印刷により塗布し、半導体モジュール６１裏側に形成された成形バンプ１ｂと位置合わせして実装する。次に、ピーク温度２１０℃のリフロー炉に半導体モジュール６１を搭載したマザーボード９を通し、成形バンプ１ｂ表面の凸部回路パターン２ｂとマザーボード９の回路パターン２１とを接続させる。次に、封止樹脂４１を塗布し１５０℃／３０分の加熱によりで封止樹脂４１を硬化させる。半導体モジュール６１の下部における成形バンプ１ｂ表面及び凸部回路パターン２ｂが変形することにより、マザーボード９と半導体モジュール６１間の熱応力が緩和されるので、マザーボード９と半導体モジュール６１を最下層に有する積層型半導体モジュールとの接続信頼性が向上する。また、マザーボードとしては、コストの安いプリント基板を用いることができる。
【００３８】
次に、半導体モジュール、及び積層型半導体モジュールのさらに他の例について図６により説明する。半導体モジュール６は、図６（ａ）に示されるように、基板素体１の凹部３ａと反対側の面（図における上側）に設けられた成形バンプ１ａ及び凸部回路パターン２ａを介して半導体チップ５は実装されている。このような半導体モジュール６は、例えば図６（ｂ）に示されるように積層されて積層型半導体モジュール８を構成してマザーボード９に実装される。半導体モジュール６に実装された半導体チップ５は上層の半導体モジュール６の凹部３ａの底面３ｃにより圧接されている。
【００３９】
次に、積層型半導体モジュールの補強構造について説明する。図７（ａ）（ｂ）は積層方向の寸法を拘束する外枠を備えた積層型半導体モジュールを示す。積層型半導体モジュール８は、例えばポリアミド系樹脂により基板素体を形成した立体回路基板３を用いて半導体モジュールを形成して構成される。例えば、立体回路基板３の外形寸法は３０ｍｍ×３０ｍｍ、厚さ３ｍｍであり、立体回路基板３の線膨張係数は３０ｐｐｍであるとする。半導体チップ５を実装した立体回路基板を４枚積み重ね、立体回路基板３同士の接合面にはんだペーストを塗布し、２５０℃ピークのリフロー炉に通してこれらを接合して積層型半導体モジュール８とする。次に、線膨張係数１０ｐｐｍのセラミック製の補強材で形成した外枠１１を用いて積層型半導体モジュール８の積層方向寸法変化を拘束する。ＩＣチップの発熱により各立体回路基板３が膨張するが、立体回路基板３よりも線膨張係数が小さい外枠１１があるためにその膨張が制限される。また外部の衝撃などの応力に対しても補強材により積層型半導体モジュール８に対する機械的ショックが緩和される。これらにより、積層型半導体モジュール８における各層の接続信頼性が向上する。
【００４０】
次に、積層型半導体モジュールにおける各層の接続信頼性を向上させる他の例を示す。図８は積層時の併せ面に位置決めのための凹凸形状を有する半導体モジュールを示す。上層の半導体モジュール６の底部周辺には凹形状部１２が設けられ、また、下層の半導体モジュール６の上部周辺には前記凹形状部に嵌合する凸形状部１３が設けられている。これらの凹凸形状部１２，１３のはめ合い構造により積層する半導体モジュール６の位置決め精度の向上、及び接合面の面積増による基板間接合強度の向上が図られる。このような凹凸形状部の形成は、金型形状変更により容易に可能である。接合は接着剤１４を凸形状部に塗布して行うことができ、また、凹凸形状部１２，１３において電気的接続を行う場合は、凸形状部にはんだ、導電性接着剤、導電性フィルム等を用いて接合を行うことができる。
【００４１】
次に、上下の半導体モジュールの電気的接続について説明する。図９はスルーホールによる上下の半導体モジュールの電気的接続を示す。基板素体１には上下に貫通するスルーホール１５を有しており、その内部は導電性樹脂の充填やめっき等により電気伝導性を有している。このように基板素体の内部に導電性スルーホール１５を設けて導電性接合材１４を介して上下の半導体モジュールの電気的接続を行うことにより、外部側面に電気回路を設けた場合の短絡の防止のための保護、ノイズ対策等が不要となり、また、電気回路長が短縮されることによる通信の高速化が可能になる。
【００４２】
上述のスルーホール１５の径については、内部にめっきを施す場合、スルーホール内部にめっき下地層を付与させるためアスペクト比（スルーホール直径／スルーホール深さ）が大きい方が好ましく、例えば、基板厚さは１ｍｍの場合はスルーホール直径は０．５ｍｍ以上あるほうが良い。また立体回路基板形成後は、より接続信頼性を向上させるために、スルーホール内部をはんだや導電性接着剤などの導電体で埋め込むことが望ましい。
【００４３】
次に、立体回路基板の他の構造について説明する。図１０（ａ）〜（ｃ）は四角形の３辺に立上り側壁を有する基板素体による半導体モジュール及び積層型半導体モジュールを示す。基板素体１は、例えばポリアミド系樹脂から形成され、外形寸法は３０ｍｍ×３０ｍｍ、厚さ３ｍｍであり、上面に１辺が開放した凹部を有している。外周に立ち上がっている側壁上面の併せ面３ｂは積層時の電気的接続用の回路パターンを有し、他の併せ面３ｄは機械的接続用に用いられる。
【００４４】
この半導体モジュール６は、基板素体１上に形成された回路パターン２に接続された凸部回路パターン（不図示）と外形２．５ｍｍ×２．５ｍｍの半導体チップ５が金バンプを用いてフリップチップ実装されている。実装は、超音波を付加して行われ、その条件は荷重１００ｇｆ／バンプ、超音波周波数７０ｋＨｚ、印加時間０．７ｓｅｃである。次に、封止樹脂４を半導体チップ５の下部に注入塗布して１５０℃／３０分の加熱条件で樹脂硬化を行う。このようにして形成された半導体モジュール６を３枚積み重ね、各半導体モジュール６の回路パターンの接触面３ｂに銀ペーストからなる接合材１４を、また、回路パターンが存在しない接触面３ｄに高い接着力を有する例えばエポキキシ系接着剤を塗布し、１５０℃／３０分の加熱条件で接合材１４を硬化させて半導体モジュール６同士を電気的及び機械的に接合させる。半導体モジュール同士の接触面積を増加させることで、基板同士の接合強度を向上させるこができる。また、積層時の併せ面を電気的接続と機械的接続で機能別に設けることにより、例えば回路パターン同士を短絡させる不要な接着剤の流れ込みの不具合が解消でき、半導体モジュール間の接合信頼性を向上することができる。
【００４５】
次に、半導体モジュールにおける冷却について説明する。図１１（ａ）（ｂ）は２面開放の凹部を有する半導体モジュールを示す。２面開放部を有する半導体モジュール６を積層することにより、空気の流れ８ｂが通過可能な開放部８ａを有する積層型半導体モジュール８が得られる。
【００４６】
この半導体モジュール６は、基板素体１上に形成された回路パターン２に接続された凸部回路パターン（不図示）と外形２．５ｍｍ×２．５ｍｍの半導体チップ５が金バンプを用いてフリップチップ実装されている。実装は、超音波を付加して行われ、その条件は荷重１００ｇｆ／バンプ、超音波周波数７０ｋＨｚ、印加時間０．７ｓｅｃである。次に、封止樹脂４を半導体チップ５の下部に注入塗布して１５０℃／３０分の加熱条件で樹脂硬化を行う。このようにして形成された半導体モジュール６を３枚積み重ね、各半導体モジュール６の回路パターンの接触面にはんだペーストを塗布し、２５０℃ピークのリフロー炉に通して基板同士をはんだ接合させる。このような開放構造の積層型半導体モジュールにおいては、空気の対流よって放熱が効率良く行われ、半導体チップ５の連続動作に伴う発熱や回路上の抵抗によるジュール熱が積層型半導体モジュール８内部に蓄積されることがない。
【００４７】
次に、立体回路基板の製造工程を説明する。図１２（ａ）〜（ｂ）は射出成形した基板素体の形成から立体回路基板完成までの工程を示す。図１２（ａ）に示す基板素体１は、矩形構造の表面に凹部３ａを有し、凹部３ａには成形バンプ１ａを有しており、例えば以下の射出成形条件によって形成される。成形材料は芳香族ポリアミド（ＰＰＡ）樹脂、成形条件はシリンダ温度３００〜３５０℃、金型温度１００〜２００℃、射出速度５〜８０ｃｃ／ｓｅｃである。このような条件により、表面に凹凸を有する型内に溶融樹脂を射出成形することにより基板素体１を形成する。その後、図１２（ｂ）に示されるように、基板素体の表面にめっき下地層１６を形成する。めっき下地層１６の形成は、例えばスパッタリングで行い、下地層の材質は銅（Ｃｕ）であり、めっき下地層１６の厚さは０．１〜１μｍ程度が好ましい。
【００４８】
続いて、図１２（ｃ）に示されるように、立体回路基板の回路パターン２と非回路パターン１６ａの境界領域１６ｂに、非回路部のパターンに対応して、例えばレーザ光の電磁波を照射することによって、めっき下地層の一部を蒸発除去する。レーザ光を用いる場合は、下地層であるＣｕ膜の除去が可能なＳＨＧ−ＹＡＧレーザ（波長５３２ｎｍ）が好ましい。次に、回路パターン２の部分のめっき下地層に対しめっきを施す。めっきは電気めっきにより、下地層からＣｕ／Ｎｉ／Ａｕの順序で行う。めっきの厚さはＣｕ５〜２０μｍ、Ｎｉ５〜２０μｍ、Ａｕ０．１〜１μｍ程度が好ましい。電気めっきの後、めっきを行わなかっためっき下地層の除去、電気めっきにおいて電流を流すために用いたタイバーの除去等が、例えばエッチングにより必要に応じて行われ、図１２（ｄ）に示されるような、回路パターン２と凸部回路パターン２ａを備えた立体回路基板３が得られる。このような工程により立体回路基板の回路パターンの３次元形成が容易に行われる。
【００４９】
次に、半導体モジュールを順次積層して多層化して積層型半導体モジュールをえる方法について説明する。図１３（ａ）〜（ｅ）は半導体モジュールの多層化の工程を示す。前述した方法に従い図１３（ａ）〜（ｃ）に示すように最下層の半導体モジュール６１を形成し、図１３（ｄ）に示すように半導体モジュール６１の併せ面に接合材１４を塗布し、別途形成した積層用の半導体モジュール６を位置合わせして積層する。この後、図１３（ｅ）に示すように一体化処理を行う。接合材１４として、はんだ、導電性接着剤、導電性フィルム等を用いて接続を行うことができる。図１３（ｅ）における一体化処理は、各接合材１４毎に条件設定して行う。複数の半導体モジュールを積層する場合、順次半導体モジュールの積層電極部２ｂ同士を接続させながら半導体モジュールを積層する。また、多層化する場合図１３（ｄ）（ｅ）の工程を繰り返して行う。また、図１３（ｃ）におけるチップ実装時には、半導体チップを加圧することにより仮接合する。そして、半導体モジュールを全て積層後、封止樹脂を硬化させる。加熱温度は１５０〜２５０℃、加圧力（接続部１箇所当たり）は１００〜２００ｇｆ、処理時間は５〜１０ｓｅｃである。このように、半導体モジュールの積層と各半導体モジュール間の電気的導通を一括して行えるので製造工程を短縮できる。
【００５０】
次に、半導体モジュールの電気的接合の他の例を説明する。図１４（ａ）（ｂ）は半導体モジュールの電極回路同士を超音波接合方式により接合する場合を示す。まず下段の半導体モジュール６を治具１７に載置し、半導体モジュール６の併せ面３ｂの積層電極部２ｂに金（Ａｕ）バンプからなる接合部材１４ａを搭載し、半導体モジュール６を上に位置決め配置して超音波ホーン１８を取りつける。Ａｕバンプ１４ａと上段半導体モジュール６の下面の積層電極路２ｂを振動方向ｘに超音波を付加して接合する。超音波条件としては、周波数６０〜１００ｋＨｚ、印加時間０．１〜２ｓ、荷重０．１〜１Ｎ（Ａｕバンプ１箇所当たり）程度が好ましい。半導体モジュール６を３層以上積層する場合は、上記の工程を繰り返して行う。これにより、工程の簡略化及びコストダウンができる。
【００５１】
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、半導体モジュール内には複数の半導体チップを実装することもできる。また、立体回路基板の回路パターンは各半導体チップの機能により決定されるものであり、上述した図に示されるもの限られるものではない。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態に係る立体回路基板の断面図、（ｂ）は同立体回路基板に封止樹脂を塗布した状態の断面図、（ｃ）は本発明の一実施形態による半導体モジュールの断面図、（ｄ）（ｅ）は同半導体モジュールを積層した状態の断面図。
【図２】（ａ）は本発明の一実施形態に係る立体回路基板と半導体チップの断面図、（ｂ）は（ａ）の立体回路基板にＵＶ硬化樹脂を塗布した断面図、（ｃ）は本発明の一実施形態による半導体モジュールの積層状態断面図。
【図３】本発明の一実施形態に係る積層型半導体モジュールの断面図。
【図４】本発明の一実施形態に係る積層型半導体モジュールの斜視図。
【図５】本発明の一実施形態に係る半導体モジュールの他の例を示す断面図。
【図６】（ａ）は本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図、（ｂ）は同半導体モジュールを積層した積層型半導体モジュールの断面図。
【図７】（ａ）は本発明の一実施形態に係る積層型半導体モジュールの他の例を示す断面図、（ｂ）は同斜視図。
【図８】本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図。
【図９】本発明の一実施形態に係る積層型半導体モジュールのさらに他の例を示す断面図。
【図１０】（ａ）は本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図、（ｂ）は同半導体モジュールを積層した積層型半導体モジュールの断面図、（ｃ）は同積層型半導体モジュールの斜視図。
【図１１】（ａ）は本発明の一実施形態に係る半導体モジュールのさらに他の例を示す断面図、（ｂ）は同半導体モジュールを積層した積層型半導体モジュールの斜視図。
【図１２】（ａ）〜（ｄ）は本発明の一実施形態に係る半導体モジュールの製造工程を示す斜視図。
【図１３】（ａ）〜（ｅ）は本発明の一実施形態に係る半導体モジュール及び同半導体モジュールの積層による積層型半導体モジュールの製造工程を示す断面図。
【図１４】（ａ）は本発明の一実施形態に係る半導体モジュールを積層して積層型半導体モジュールを形成する工程を示す断面図、（ｂ）は（ａ）のＡ部部分詳細断面図。
【図１５】従来の半導体装置の断面図。
【図１６】従来の回路モジュールの断面図。
【符号の説明】
１ 基板素体
２ 回路パターン
２ａ、２ｃ 凸部回路パターン
２ｂ 積層電極部
３ 立体回路基板
３ａ 凹部
３ｂ、３ｄ 併せ面
４ 封止樹脂
５ 半導体チップ
５ａ 電極部
６、６１ 半導体モジュール
８ 積層型半導体モジュール
８ａ 開放部（開放構造）
１１ 外枠
１２ 凹形状部
１３ 凸形状部
１５ スルーホール
１６ めっき下地層
１６ａ 非回路パターン
１６ｂ 境界
Claims (10)
- 少なくとも片面に凹部が設けられ表面に回路パターンを有する立体回路基板と、前記立体回路基板に実装され前記回路パターンと電気的に導通された半導体チップとを有する半導体モジュールが互いに電気的導通を保ちつつ積層された積層型半導体モジュールであって、
前記半導体チップは実装されている立体回路基板に対面する側に前記回路パターンと電気的に導通される電極部を有し、
前記回路パターンは前記半導体チップの電極部に向けて突出する凸部回路パターンを有し、
前記半導体チップは一層上又は下の半導体モジュールにより積層方向に圧接され、
前記半導体モジュールは互いに積層する上下の各半導体モジュールの併せ面の対応位置に前記回路パターンの一部から成る積層電極部を有し、該積層電極部同士を導通させたことを特徴とする積層型半導体モジュール。 - 積層される最下層の半導体モジュールの立体回路基板は、半導体チップ実装面と反対の面に前記回路パターンの一部から成る凸部回路パターンを有することを特徴とする請求項１記載の積層型半導体モジュール。
- 前記積層される半導体モジュールの外側に、積層方向厚みを拘束するための外枠を備えており、該外枠は前記立体回路基板に使用される基板材の熱膨張率よりも小さい熱膨張率を有することを特徴とする請求項１記載の積層型半導体モジュール。
- 前記半導体モジュールは互いに積層する上下の各半導体モジュール同士の電気的導通のためにスルーホールを有することを特徴とする請求項１記載の積層型半導体モジュール。
- 前記半導体モジュールは互いに積層する上下の各半導体モジュール同士を固定する併せ面を、導通のための併せ面とは別に有することを特徴とする請求項１記載の積層型半導体モジュール。
- 前記半導体モジュールは、半導体チップの電極部近傍とこれに対面した前記回路パターンの凸部回路パターン近傍との間に樹脂を塗布して封止したものであり、前記樹脂の塗布量が前記回路パターンに対面する面と反対側の前記半導体チップの面に達しない量であることを特徴とする請求項１記載の積層型半導体モジュール。
- 各半導体モジュールは互いに積層した場合に、前記半導体チップが実装された空間が開放構造となっていることを特徴とする請求項１記載の積層型半導体モジュール。
- 立体回路基板と該立体回路基板に実装された半導体チップとを有する半導体モジュールが互いに電気的導通を保ちつつ積層された積層型半導体モジュールの製造方法であって、
前記立体回路基板は、
型内に溶融樹脂を射出して基板素体を成形する射出成形工程と、
前記基板素体の表面にめっき用の下地層を形成するめっき下地形成工程と、
前記めっき下地層から回路パターンと非回路パターンとの境界領域のめっき下地層を除去するパターン形成工程と、
回路パターンとなる領域のめっき下地層にめっきを施すめっき工程とにより形成され、
前記半導体モジュールは、
前記立体回路基板の回路パターンに対応する電極部を有する半導体チップを該回路パターンと該電極部とを電気的に接触させて前記半導体チップを実装することにより形成され、
各半導体モジュールは、実装された前記半導体チップが一層上又は下の半導体モジュールにより積層方向に圧接される状態で、積層されることを特徴とする積層型半導体モジュールの製造方法。 - 前記半導体モジュールを互いに導通させながら積層することを特徴とする請求項８記載の積層型半導体モジュールの製造方法。
- 前記積層する上下の各半導体モジュールの対向する併せ面の対応する位置に備えた回路パターンの一部から成る積層電極部を接合して互いに導通させるとき、当該接合部に超音波振動を付与して接合することを特徴とする請求項９記載の積層型半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373202A JP4023313B2 (ja) | 2002-12-24 | 2002-12-24 | 積層型半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373202A JP4023313B2 (ja) | 2002-12-24 | 2002-12-24 | 積層型半導体モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207406A true JP2004207406A (ja) | 2004-07-22 |
| JP4023313B2 JP4023313B2 (ja) | 2007-12-19 |
Family
ID=32811572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002373202A Expired - Fee Related JP4023313B2 (ja) | 2002-12-24 | 2002-12-24 | 積層型半導体モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023313B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
| JP2009004622A (ja) * | 2007-06-22 | 2009-01-08 | Sony Corp | 半導体装置 |
-
2002
- 2002-12-24 JP JP2002373202A patent/JP4023313B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
| JP2009004622A (ja) * | 2007-06-22 | 2009-01-08 | Sony Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4023313B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
| JP5195422B2 (ja) | 配線基板、実装基板及び電子装置 | |
| JP4772048B2 (ja) | 中継基板とそれを使用した立体配線構造体 | |
| US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| US20100242272A1 (en) | Method of manufacturing printed circuit board | |
| WO2003071603A1 (fr) | Piece de module | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2006520093A (ja) | 電子モジュールの製造方法 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP2004319848A (ja) | 半導体装置およびその製造方法 | |
| JP5279631B2 (ja) | 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法 | |
| JP4864810B2 (ja) | チップ内蔵基板の製造方法 | |
| JP5009576B2 (ja) | 半導体装置の製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| JP3907845B2 (ja) | 半導体装置 | |
| KR20040014166A (ko) | 회로장치의 연결 방법 및 이 회로장치의 어셈블리 | |
| JP4023313B2 (ja) | 積層型半導体モジュール及びその製造方法 | |
| JPH07231050A (ja) | チップパッケージ，チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、ならびにチップパッケージ実装体 | |
| JP4942452B2 (ja) | 回路装置 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP3496598B2 (ja) | 半導体チップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |