JP2006156636A - 半導体装置およびこれを用いた半導体装置の実装構造 - Google Patents

Abstract

【課題】 外部接続端子配設エリアを確保し、半導体素子と外部接続端子を接続する配線を短縮させると共に等長にすることで、電気的特性の優れた半導体装置を提供する。
【解決手段】 表面に接続端子３２と外部接続端子４０が、裏面に接続端子３２と電気的に接続する配線パターンが各々形成された配線パターンフィルム３０に、配線パターンを介して半導体素子１０が搭載された半導体装置５０であって、接続端子３２が、フィルム基板の一半部と他半部に各々設けられ、半導体素子１０が配線パターンフィルムの一半部に搭載され、他半部が半導体素子１０の裏面に折り返されて両外面に接続端子３２が露出し、半導体素子１０の側壁部の配線パターンフィルム３０の外面に、フィルム基板に設けられた配線パターンを介して半導体素子１０と電気的に接続された外部接続端子４０を設けた。
【選択図】 図１

Description

本発明は、複数の半導体素子を電気的に接続した状態で積み重ねて一体化可能とした半導体装置、およびこれらの半導体装置を複数個組み合わせた半導体装置の実装構造に関する。

半導体装置の高集積化および半導体装置の小型化とともに、１つのパッケージに複数個の半導体素子を搭載した半導体装置が提供されるようになってきた。複数個の半導体素子を半導体装置に搭載する場合に、半導体素子を積み重ねるようにして搭載する方法は、半導体装置の高集積化を図る方法として従来から行われてきた。

半導体素子を積み重ねるようにして搭載する方法として、配線パターンフィルムを介在させて半導体素子を積み重ねるように搭載する方法が提案されている（特許文献１参照）。この半導体装置は、配線内蔵絶縁性フィルムに複数個の半導体素子を搭載し、半導体素子ごとに配線内蔵絶縁性フィルムを交互に１８０度折り返して、半導体素子を積み重ねるようにして搭載したものである。最下段の半導体素子の外面には、積み重ねられている各々の半導体素子と電気的に接続される外部接続端子が設けられる。
特開２０００−１２６０６号公報

しかしながら、特許文献１記載の半導体装置は、複数の半導体素子を積み重ねて構成され、実装基板に対しては、最下段の接続領域内に設けられた外部接続端子を介して接続されるから、積み重ねる半導体素子の数が増えると、実装基板に接続される外部接続端子の数が増え、外部接続端子を配置する領域が制約されて所要数の外部接続端子を形成することが困難になるという問題がある。
また、半導体素子と最下段の接続領域に設けられた外部接続端子とは配線内蔵絶縁性フィルムに設けられた配線パターンを介して電気的に接続されることになるが、半導体素子の積み重ね数が増えると、半導体素子と外部接続端子とを接続する配線の長さ（回路長）が長くなり、また、回路長がまちまちとなって、高周波信号の伝播に支障が生じるという問題があった。

本発明は、これらの課題を解決すべくなされたものであり、半導体素子を積み重ねるようにして搭載することが容易に可能で、実装用の外部接続端子を配置するスペースを確実に確保して組み立てることができ、半導体素子と外部接続端子までの回路長を短縮して、高周波信号を扱う製品として好適に使用することができる半導体装置およびこの実装構造を提供することを目的とする。

本発明は、上記目的を達成するため次の構成を備える。
すなわち、フィルム基板の一方の面に接続端子と外部接続端子とが形成され、他方の面に前記接続端子と電気的に接続する配線パターンが形成された配線パターンフィルムに、前記配線パターンと電気的に接続して半導体素子が搭載された半導体装置であって、前記接続端子が、前記フィルム基板の一半部と他半部に各々設けられ、前記半導体素子が前記配線パターンフィルムの一半部に搭載されるとともに、前記配線パターンフィルムの他半部が、前記他方の面を内側にして前記半導体素子の裏面に折り返されて両外面に前記接続端子が露出して設けられ、前記半導体素子の側壁部を覆う前記配線パターンフィルムの外面に、フィルム基板に設けられた配線パターンを介して前記半導体素子と電気的に接続された外部接続端子が設けられていることを特徴とする。

また、前記配線パターンフィルムの一半部と他半部に設けられた接続端子が、半導体素子に対して配線パターンフィルムを折り返した状態で接続端子の平面配置位置が一致するように配列されていることにより、複数の半導体装置を位置合わせして積み重ねるようにして接合するだけで、半導体装置を相互に電気的に導通させることが可能となる。
また、フィルム基板の一半部と他半部に設けられた接続端子のうち、電源ライン、接地ライン、信号ラインの共通ラインに接続されるものについては、前記一半部に形成された接続端子と他半部に設けられた接続端子とが、配線パターンを介して電気的に接続されていることを特徴とする。また、前記同一の共通ラインに接続される接続端子が、半導体装置の両外面で同一の平面配置位置に設けられていることにより、電源ライン、接地ライン等の複数の半導体素子に共通に接続される共通ラインについては、複数の半導体装置で導通されて、実装基板の電源ライン、接地ライン等に簡単に接続することが可能になる。

また、前記配線パターンフィルムが、半導体素子の２以上の側壁面を折り返し面として折り返して半導体装置を構成することも可能である。
また、前記半導体素子の裏面に放熱板が装着されていることにより、熱放散性のすぐれた半導体装置として提供することが可能になる。

また、前記半導体装置を実装基板に実装してなる半導体装置の実装構造であって、前記半導体装置の外部接続端子を前記実装基板の接続電極に接続して、実装基板に起立した状態で半導体装置を実装したことを特徴とする。半導体装置の側壁面に形成した外部接続端子を介して半導体素子と実装基板とを電気的に接続することによって、確実にかつ容易に半導体素子と実装基板とを電気的に接続することができる。また、実装基板に起立させた状態で実装することによって、省スペース化および放熱効率の向上を図ることが可能となる。
また、複数の半導体装置を相互に位置合わせして隣接させ、隣接する半導体装置の接続端子を相互に接合して半導体装置を一体化するとともに、半導体装置を互いに電気的に接続した状態で実装することにより、各々の半導体装置の半導体素子と実装基板との間の回路長を効果的に短縮して、電気的特性のすぐれた半導体装置の実装構造として提供することが可能になる。

本発明に係る半導体装置によれば、半導体装置をコンパクトに形成することを可能にするとともに、半導体装置を積み重ねるようにして相互に電気的に接続して実装することが可能になる。また、本発明に係る半導体装置の実装構造によれば、実装基板に容易に実装することができるとともに、複数個の半導体装置を積み重ねるようにして相互に電気的に導通させて実装することができ、きわめてコンパクトな半導体装置の実装構造にできるとともに、各々の半導体素子と実装基板との回路長を短縮でき、回路長のばらつきを防止して、電気的特性のすぐれた半導体装置の実装構造とすることができる。

図１は、本発明に係る半導体装置５０及びこの半導体装置５０を用いて構成した半導体装置の実装構造１００を示す。本実施形態の半導体装置の実装構造１００は、半導体素子１０の表面と裏面に、半導体素子１０の一つの側壁面を折り返し面として配線パターンフィルム３０を折り返して接着することによって形成された半導体装置５０を、互いに隣接して接合することによって形成されている。

本実施形態の半導体装置５０は、半導体素子１０の裏面側に金属からなる放熱板２０が接着剤２２を介して接着され、半導体素子１０と放熱板２０とが配線パターンフィルム３０によって挟まれた形態となっている。放熱板２０は、半導体素子１０と同幅に形成され、端部が半導体素子１０の端縁部から延出するように設けられている。接着剤２２は半導体素子１０と放熱板２０との間の熱応力を緩和する作用をなすものが好ましい。具体的には、熱膨張係数が半導体素子１０の熱膨張係数と放熱板２０の熱膨張係数の中間付近の値を有する接着剤２２を用いることが好適である。

図２(a)に、半導体素子１０を搭載する配線パターンフィルム３０の断面図、図２(b)に配線パターンフィルム３０の平面図を示す。配線パターンフィルム３０は、フィルム基板３１の一方の面３０Ａに、スタック用の接続端子３２を設け、フィルム基板３１の他方の面３０Ｂに、半導体素子１０の電極端子１２に接続される配線パターン３４を設けたものである。接続端子３２と配線パターン３４とはフィルム基板３１に設けられたビア３５を介して電気的に接続される。
接続端子３２は接続用のランドに、はんだをバンプ状に接合したものである。配線パターン３４には、半導体素子１０の電極端子１２と接続されるパッド部３４ａが、電極端子１２の平面配置に合わせて形成されている。

フィルム基板３１の一方の面３０Ａに設けられるスタック用の接続端子３２は、配線パターンフィルム３０を半導体素子１０の表裏面へ折り返して接合した際に、半導体装置５０の表面側と裏面側に各々所定配列で配置されるようにフィルム基板３１上における配置位置が決められる。この接続端子３２は、フィルム基板３１の一方の面３０Ａにおいて、フィルム基板３１の一半部と他半部に各々形成される。本実施形態では一半部と他半部で接続端子３２の平面配置が同一になるように設けている。電源ラインあるいは接地ラインのような共通ラインに接続される接続端子３２については、フィルム基板３１の一半部と他半部の接続端子３２が配線パターン３３を介して電気的に接続される。図２(b)に、一半部の接続端子３２と他半部の接続端子３２とを導通させる配線パターン３３ａを例示する。配線パターン３３ａは、外部接続端子４０またはセレクト端子４２の配列位置に対して、フィルム基板３１の一半部と他半部に対称となる位置に設けられた接続端子３２どうしを電気的に接続している。

また、配線パターンフィルム３０の一方の面３０Ａで、フィルム基板３１の一半部と他半部の中央部には、半導体装置５０を実装基板に実装する際に用いられる外部接続端子４０が、フィルム基板３１の幅方向に一列状に配列して設けられている。外部接続端子４０はフィルム基板３１の一方の面３０Ａに形成された配線パターンの一部を構成するランドにはんだボールを接合して形成される。本実施形態の半導体装置５０では、接続端子３２にくらべて外部接続端子４０を若干大径に形成している。なお、外部接続端子４０を複数列に設けることももちろん可能である。

外部接続端子４０を介して実装基板に設けられた接続電極と電気的に接続される接続端子３２については、配線パターン３３ｂを介して外部接続端子４０に電気的に接続される。図２(b)に、外部接続端子４０と接続端子３２とを接続する配線パターン３３ｂの例を示す。
なお、本実施形態においては、外部接続端子４０に当該半導体素子１０を識別するためのセレクト端子４２が設けられている。

図２に示す配線パターンフィルム３０はフレキシブル配線基板等の通常の配線パターンフィルムを形成する方法によって製造することができる。たとえば、片面に銅箔を貼着した樹脂フィルムを使用し、銅箔をエッチングしてフィルム基板３１の他方の面３０Ｂに配線パターン３４を形成し、レーザ加工によりフィルム基板３１にビア穴を形成し、セミアディティブ法等の公知の方法を用いて配線パターン３３およびビア３５を形成し、配線パターンに形成したランドに接続端子３２あるいは外部接続端子４０を形成する。接続端子３２ははんだ印刷あるいははんだボールを用いてはんだリフローすることによって形成される。

図３に、配線パターンフィルム３０に半導体素子１０を搭載して半導体装置５０を形成した状態の断面図を示す。
半導体装置５０は、配線パターンフィルム３０の一半部に半導体素子１０を搭載し、半導体素子１０の裏面に接着剤２２により放熱板２０を接着し、配線パターンフィルム３０の他半部を折り返して放熱板２０の裏面に貼着することによって形成することができる。半導体素子１０を配線パターンフィルム３０に搭載する際には、異方導電性接着剤３６を用いることにより、半導体素子１０を配線パターンフィルム３０に接着するとともに、半導体素子１０と配線パターンフィルム３０とを電気的に接続することができる。半導体素子１０の電極端子１２がバンプ状に突出して形成されているから、半導体素子１０と配線パターンフィルム３０に形成されているパッド部３４ａとを位置合わせし、半導体素子１０を配線パターンフィルム３０に対して押接することにより、電極端子１２とパッド部３４ａとの間でのみ電気的に導通される。なお、放熱板２０の裏面と配線パターンフィルム３０との間も異方導電性接着剤３６により接続される。

こうして、半導体装置５０は、半導体素子１０と放熱板２０の一方の側壁部で配線パターンフィルム３０が折り返され、両面に接続端子３２が露出し、側壁部で配線パターンフィルム３０が折り返された部位には外部接続端子４０が配置された形態の電子部品として構成される。外部接続端子４０は半導体装置５０の厚さ範囲内に設けられる。
前述したように、半導体装置５０の一方の外面に設けられた接続端子３２と他方の外面に設けられた接続端子３２で共通ラインに接続されるものは配線パターン３３ａを介して電気的に接続され、所要の接続端子３２と外部接続端子４０とが配線パターン３３ｂを介して電気的に接続される。
また、半導体素子１０の電極端子１２と配線パターン３３とはビア３５を介して電気的に接続され、半導体素子１０と接続端子３２とが電気的に接続される。

なお、本実施形態では、配線パターンフィルム３０に半導体素子１０を搭載する方法として異方導電性接着剤３６を利用したが、配線パターンフィルム３０に半導体素子１０を搭載する方法は、異方導電性接着剤３６を使用する方法に限るものではない。たとえば、半導体素子１０の電極端子１２にはんだや金からなるバンプを設け、このバンプと配線パターンフィルム３０に設けられたパッド部３４ａとを位置合わせし、フリップチップ接続により半導体素子１０を搭載することも可能である。この場合、絶縁性接着剤により、配線パターンフィルム３０と、半導体素子１０、放熱板２０が接着される。

図１は、上述した半導体装置５０を複数個、隣接させて相互に電気的に接続した状態で実装基板６０に実装し、半導体装置の実装構造１００を構成した状態を示す。半導体装置５０は単体で実装基板６０に搭載することも可能であるが、図１に示すように、本実施形態の半導体装置５０は、複数個の半導体装置５０を接続端子３２を互いに接合させるようにしてスタックさせ（集合させ）、一体化して実装基板６０に搭載することが容易に可能である。
前述したように、半導体装置５０の両面には所定配置にしたがって接続端子３２が設けられており、接続端子３２の平面配置を共通にすることによって、任意数の半導体装置５０を互いに電気的に接続した状態で積み重ねるようにして一体化することができる。

本実施形態の半導体装置５０では接続端子３２をはんだバンプによって形成しているから、半導体装置５０を相互に位置合わせし、はんだバンプを溶融することにより、半導体装置５０を一体化するとともに相互に電気的に接続することができる。
半導体装置５０に形成されている接続端子３２のうち、電源ラインあるいは接地ライン等の共通ラインに接続される接続端子３２については、半導体装置５０を接合して一体化することによって共通の電源ラインあるいは接地ライン等に接続されることになる。したがって、各々の半導体装置５０では、電源ラインあるいは接地ライン等の共通ラインに接続される接続端子３２の配置位置をあらかじめ設計しておき、半導体装置５０を積み重ねた際に、電源ラインあるいは接地ラインに接続される接続端子３２同士が接合されるようにする。この場合、電源ラインあるいは接地ライン等の共通のラインに接続される接続端子３２について、半導体装置５０の両面で同一の平面配置位置とすることにより、半導体装置５０を位置合わせして積み重ねて接合することによって、自動的に電気的に共通ラインに接続される。

こうして、複数の半導体装置５０を積み重ねて一体化することにより、電源ラインあるいは接地ライン等の共通ラインに接続される接続端子３２については、すべて電気的に導通された状態でスタックされることになる。したがって、これらの電源ラインあるいは接地ラインを、何れかの半導体装置５０で実装基板６０の電源ラインあるいは接地ラインに接続することにより、実装基板６０に実装されたすべての半導体素子１０について、電源ラインおよび接地ラインに接続することができる。
電源ラインおよび接地ラインと実装基板６０における電源ラインおよび接地ラインとの回路長を短くする場合には、個々の半導体装置５０の外部接続端子４０に実装基板６０の電源ラインと接地ラインに接続する端子を設けるようにすればよい。

また、個々の半導体装置５０の信号ラインに接続される接続端子３２については、外部接続端子４０と当該接続端子３２とを電気的に接続しておき、半導体装置５０を実装基板６０に実装した際に、外部接続端子４０が実装基板６０の信号ラインに接続されるようにしておけばよい。
図１では、実装基板６０に設けた接続電極６２に外部接続端子４０を接合して、半導体装置５０が実装基板６０上に起立するようにして搭載されている。外部接続端子４０のうちセレクト端子４２も実装基板６０の接続電極６２に接合されている。

本実施形態の半導体装置の実装構造１００によれば、個々の半導体装置５０の形態を共通化しておくことによって、任意の数の半導体装置５０を実装することが可能になる。
また、半導体装置５０に搭載されている半導体素子１０と実装基板６０とを接続する回路長については、個々の半導体装置５０に設けられた外部接続端子４０を介して実装基板６０の接続電極６２と半導体素子１０とを電気的に接続することによって、最短とすることができ、個々の半導体装置５０について回路長がばらつくといった問題を解消することが可能になる。
また、本実施形態では、個々の半導体装置５０に放熱板２０を設ける構成としたことによって半導体装置５０および半導体装置の実装構造における熱放散性を向上させることが可能になる。

図４は、半導体装置５０を構成する配線パターンフィルム３０の他の構成例を示す。すなわち、上記実施形態の半導体装置５０は、図２(b)に示すように平面形状が長方形状の配線パターンフィルム３０を用いて形成したが、図４に示すように平面形状が三角形状の配線パターンフィルム３０を用いて半導体装置５０を形成することもできる。図４では、配線パターンフィルム３０を展開した状態と、折り返した状態を示している。配線パターンフィルム３０の一方の面に接続端子３２と外部接続端子４０を形成し、他方の面に半導体チップ１０の電極端子１２に接続される配線パターン３４を形成する構成については前述した配線パターンフィルム３０と同様である。

本実施形態の配線パターンフィルム３０では、配線パターンフィルム３０に半導体素子１０を搭載した後、３つの折り返し片３０ｃ、３０ｄ、３０ｅを折り返して半導体素子１０の裏面に接着することによって、半導体素子１０の外面が配線パターンフィルム３０によって覆われるように配線パターンフィルム３０の平面形状が設定されている。
本実施形態の配線パターンフィルム３０を用いて半導体装置５０を形成した場合も、図３に示す半導体装置５０と同様に、側壁面に外部接続端子４０が設けられ、半導体装置５０の厚さ方向の両外面に接続端子３２が形成された半導体装置５０が得られる。

以上の本発明にかかる半導体装置５０および半導体装置の実装構造について実施の形態に基づいて詳細に説明してきたが、本願発明は以上の実施形態に限定されるものではないのはもちろんである。
例えば、接続端子３２および共通端子４０にははんだバンプを採用しているが、はんだバンプの他に金バンプを採用することもできる。ここで、金バンプの形状は、先鋭に形成されたものが好ましい。このような金バンプを用いれば、半導体装置５０どうしをスタックさせる際に、異方性導電接着剤３６を介して対向する接続端子どうしを導通させることができ、効率的な生産が可能になるため好適である。

また、いずれか一方の半部における接続端子３２を、フィルム基板３１に形成した貫通孔に異方性導電ペーストを充てんすることにより形成する形態とすることもできる。これによれば、他方の半部においてはんだバンプや金バンプにより形成された接続端子３２が異方性導電ペーストに押接し、電気的接続をとることができ、半導体装置５０どうしを簡易にスタックさせることが可能になる。

本発明に係る半導体装置の実装構造の一実施形態を示す説明図である。 配線パターンフィルムの構成を示す断面図および平面図である。 半導体装置の構成を示す断面図である。 配線パターンフィルムの他の構成例を示す平面図である。

符号の説明

１０ 半導体素子
１２ 電極端子
２０ 放熱板
２２ 接着剤
３０ 配線パターンフィルム
３１ フィルム基板
３２ 接続端子
３３、３３ａ、３３ｂ 配線パターン
３４ 配線パターン
３４ａ パッド部
３５ ビア
３６ 異方導電性接着剤
４０ 外部接続端子
４２ セレクト端子
５０ 半導体装置
６０ 実装基板
６２ 接続電極
１００ 半導体装置の実装構造

Claims (8)

1. フィルム基板の一方の面に接続端子と外部接続端子とが形成され、他方の面に前記接続端子と電気的に接続する配線パターンが形成された配線パターンフィルムに、前記配線パターンと電気的に接続して半導体素子が搭載された半導体装置であって、
   前記接続端子が、前記フィルム基板の一半部と他半部に各々設けられ、
   前記半導体素子が前記配線パターンフィルムの一半部に搭載されるとともに、前記配線パターンフィルムの他半部が、前記他方の面を内側にして前記半導体素子の裏面に折り返されて両外面に前記接続端子が露出して設けられ、
   前記半導体素子の側壁部を覆う前記配線パターンフィルムの外面に、フィルム基板に設けられた配線パターンを介して前記半導体素子と電気的に接続された外部接続端子が設けられていることを特徴とする半導体装置。
2. 前記配線パターンフィルムの一半部と他半部に設けられた接続端子が、半導体素子に対して配線パターンフィルムを折り返した状態で接続端子の平面配置位置が一致するように配列されていることを特徴とする請求項１記載の半導体装置。
3. フィルム基板の一半部と他半部に設けられた接続端子のうち、電源ライン、接地ライン、信号ラインの共通ラインに接続されるものについては、前記一半部に形成された接続端子と他半部に設けられた接続端子とが、配線パターンを介して電気的に接続されていることを特徴とする請求項１または２記載の半導体装置。
4. 前記同一の共通ラインに接続される接続端子が、半導体装置の両外面で同一の平面配置位置に設けられていることを特徴とする請求項３記載の半導体装置。
5. 前記配線パターンフィルムが、半導体素子の２以上の側壁面を折り返し面として折り返されていることを特徴とする請求項１〜４のいずれか一項記載の半導体装置。
6. 前記半導体素子の裏面に放熱板が装着されていることを特徴とする請求項１〜５のいずれか一項記載の半導体装置。
7. 請求項１〜６のいずれか一項記載の半導体装置を実装基板に実装してなる半導体装置の実装構造であって、
   前記半導体装置の外部接続端子を前記実装基板の接続電極に接続して、実装基板に起立した状態で半導体装置を実装したことを特徴とする半導体装置の実装構造。
8. 複数の半導体装置を相互に位置合わせして隣接させ、隣接する半導体装置の接続端子を相互に接合して半導体装置を一体化するとともに、半導体装置を互いに電気的に接続した状態で実装することを特徴とする請求項７記載の半導体装置の実装構造。

Images