JP2008542733A - 電気化学センサ - Google Patents

Abstract

ＦＥＴ基礎構造を有するＩＳＦＥＴを備えた電気化学センサであって、ソース領域（２５）と、ドレイン領域（２６）と、ソース領域（２５）とドレイン領域（２６）との間に配置された導電性チャンネル（１３）と、を含み、かつ、ＦＥＴ基礎構造上に直接形成され、かつ、ＦＥＴ基礎構造を完全に覆う第１の層（２１）と、第１の層（２１）の頂部上に形成されたイオン感応層（１１７、２１７）と、測定媒体に対してＩＳＦＥＴを封鎖するが、ゲート領域（１１９、２１９、３１９）を覆われないまま残すＥＳＤ保護層（１１８、２１８）とをさらに含む電気化学センサにおいて、ＦＥＴ基礎構造と第１の層（２１）との間の第１の境界面、および、第１の層（２１）とイオン感応層（１１７、２１７）との間の第２の境界面は、平面的表面領域において実質的に平坦であり、前記平面的表面領域（２４）は、ソース領域（２５）、ドレイン領域（２６）、および、導電性チャンネル（１３）の平面的表面領域への突出により画定される内部表面領域（２８）を超えて延在することを特徴とする電気化学センサ。
【選択図】図３ｄ

Description

本発明は、イオン感応電界効果トランジスタ（ＩＳＦＥＴ）を備えた電気化学センサに関する。

ＩＳＦＥＴをセンサ要素として備えた電気化学センサは、大きな機械強度により、かつガラス電極と比較してほとんど破損しないことにより際立っている。これらの特性により、このタイプのセンサは、例えば食品産業および医薬品産業などの分野における用途に好まれている。これらのセンサを好む特定の理由は、法的要件に基づき、ガラス電極の使用が、違法とされたか、または、ガラスの破損のリスクのためにいくつかの産業部門で、少なくとも疑問とされたことである。

センサの設計によっては、ＩＳＦＥＴを備えた電気化学センサは、様々な物質を検出するために使用でき、かつ、特に、ｐＨの決定に使用することができる。

通常、ＩＳＦＥＴは、ＦＥＴの基礎構造（ＦＥＴ、電界効果トランジスタ）、および、基礎構造上の各層に堆積された別の材料からなる。ＦＥＴの基礎構造は、基板、例えば、ソース領域、ドレイン領域、および、それらの間に配置された導電性チャンネルが形成されたシリコン単結晶を含む。

ＩＳＦＥＴを使用することにより液体のイオン活動度を測定するための方法および回路配置は、ＤＥ ３ １１６ ８８４ Ａ１に開示されている。ＩＳＦＥＴは、媒体に向かって対面するイオン感応ゲート領域が導電性チャンネルの上方に形成されるように、イオン感応層の機能を実行し、かつ、導電性チャンネルを覆う絶縁層を有する。

少なくとも１つのゲート領域を除いて媒体に対してセンサをしっかりと封鎖し、かつ、同時に、ＩＳＦＥＴの応力のない配置を可能にするセンサ筐体を備えたセンサは、例えば、ＥＰ １ ３９６ ７１８ Ａ１に開示されている。

イオン感応電界効果トランジスタの製造は高価なプロセスであり、かつ、様々な材料、特に酸化物性および金属性の材料の層ごとの堆積を伴う。個々の層は、例えば、湿潤化学エッチングまたはフォトリソグラフィの各プロセスなどにより、材料の次の層を載せる前に少なくとも一部が処理および／または構造化されている。ＩＳＦＥＴの異なった各層のこの機能関連構造は、特化し、かつ、複雑なマスクの使用を必要とする。イオン感応電界効果トランジスタを備えたセンサの分野におけるさらなる開発は、主に、ＩＳＦＥＴのために使用される層材料の多様性に基づく。

層の厚さとともに連続的に変化する金属酸化物および金属窒化物の混合物のイオン選択性層を備えたｐＨセンサのためのＩＳＦＥＴは、例えば、ＷＯ ２００４／０７９３５５ Ａ１に記載されている。

ＩＳＦＥＴを備えたｐＨセンサは、米国特許第５８１４２８０Ａ号明細書に開示され、そこで、イオン感応層は、ドーピング層を除去した後に、ソース領域およびドレイン領域を含むＦＥＴ基礎構造の領域上に堆積された酸化アルミニウム層である。

電界効果トランジスタを備えたセンサのさらなるタイプは、所謂バイオセンサである。これらのセンサは、多くの場合、溶液中の特定の生物学的および／または生化学的な物質に感応するバイオフィルムまたは生体膜である層を、ゲート領域に有する。ゲート領域に追加の生物学的または生化学的な膜を含むバイオセンサを作成する方法は、ＤＥ ４１ １５ ３９８ Ａ１に開示されている。同方法で使用されている感応性の膜は、主に極端に薄く、かつ、繊細なラングミュアブロジェットフィルムであり、このフィルムは、フィルムが断裂するのを防止するために、ゲート領域内に平面になったシリコン窒化物層上に定置されている。ソース領域およびドレイン領域は、ここでは、基板内へのイオン注入プロセスにより形成される。

ＩＳＦＥＴは、通常、ＦＥＴ基礎構造上に堆積された材料のいくつかの層を有する。材料層は、ほとんどの場合、フィールド酸化物層、ならびに、イオン感応性および／または絶縁性を有する層を含んでいる。フィールド酸化物層は、ＦＥＴ基礎構造上に直接に堆積され、次の工程として、イオン感応層が少なくともゲート領域上に堆積される。

ＩＳＦＥＴを備えた知られている最先端のセンサが全般に機械的に安定している一方、これらのセンサは、腐食性の媒体、特に強力な塩基により腐食され、それにより、センサは破壊されることさえある。この挙動特質は、特に、強力な塩基が、技術的な設備の洗浄のための慣習的手段であることより、従来のＩＳＦＥＴセンサの使用において問題および限界を提示している。強力な塩基は、例えば、ＣＩＰ（現場洗浄）プロセスにおいて使用されている。特に、ＣＩＰの、または、同じくＳＩＰ（現場殺菌）のプロセスは、数サイクルで従来のＩＳＦＥＴを破壊し得るものである。

センサの破壊を遅延または回避さえするために、例えば、洗浄プロセス中は洗浄溶液から保護するためにセンサが生産設備から取り外され、かつ、別個の室内に収納されることを可能にする技術的に精緻な交換用取付具を使用する。プロセス設備の内部の直接洗浄に比較して、このタイプのデバイスは、技術的に複雑であり、比較的高価であり、かつ、単純な取付具よりも大きなスペースを占有する。さらに、交換用取付具は制御されることを必要とし、かつ、室およびセンサは異なった方法で別個に洗浄されなければならない。

したがって、電気化学センサ、および、ほとんど全てのイオン感応性電界効果トランジスタを、センサがプロセス条件下で洗浄できるように設計することが有利となる。

このことは、腐食性の媒体、特に塩基に対して、より強い耐性を有するＩＳＦＥＴを備えた電気化学センサを開発するという課題につながる。

驚いたことに、ＩＳＦＥＴを備えた電気化学センサに、形状的構成、特にＦＥＴ基礎構造上に堆積される材料の層の構造および配置を変更することにより、塩基に対して、かなりより強い耐性をもたせることができることが見出されている。

本発明による電気化学センサは、ソース領域と、ドレイン領域と、ソース領域とドレイン領域との間に配置された導電性チャンネルとを有するＦＥＴ基礎構造を有するＩＳＦＥＴを含む。第１の層はＦＥＴ基礎構造上に直接に形成され、ＦＥＴ基礎構造を完全に覆っており、かつ、第１の層の頂部上にイオン感応性層が形成されている。ＥＳＤ（静電気放電）保護層がＩＳＦＥＴと測定媒体との間の境界面を形成し、ゲート領域を形成する導電性チャンネルの上方のＥＳＤ保護層内の窓を備え、これにより、ゲート領域は測定媒体と直接接触することができる。

ＦＥＴ基礎構造上に形成された層は、ＦＥＴ基礎構造と第１の層との間の第１の境界面、第１の層とイオン感応性層との間の第２の境界面、および、イオン感応性層の頂部表面が、少なくとも平面的表面領域において実質的に平坦であるように配置されている。表面を平坦であるとして言及することは、境界面および頂部表面が段差およびエッジ部がなく、かつ、少なくとも平面的表面領域では表面粗さが非常に低いことを示唆している。平面的表面領域は、ソース領域（２５）、ドレイン領域（２６）、および、導電性チャンネル（１３）の平面的表面領域への突出により画定された内部表面領域を超えて延在している。

各境界面およびイオン感応性層の頂部表面は、それ自体の平面的表面領域を有する。しかし、境界面および頂部表面ならびにそれらの個々の平面的表面領域を形成する層が互いに積層されているため、用語「平面的表面領域」は、以下、単数形で使用される。

驚いたことに、ゲート領域に比較して大きな平面的表面領域を有するＩＳＦＥＴを備えた電気化学センサが、特に高濃度塩基に対して、大きな耐化学性を有し、これはなぜなら、平面的表面領域において平坦である異なった層について、第１の層もイオン感応層も、媒体と接触する領域にエッジ部も段差も有さないためであるからであることが見出されている。最先端ＩＳＦＥＴは、通常、多くの場合にその後に載せられる層により完全には覆われていないエッジ部および／または段差を有し、そのため、例えば、毛筋ほどの割れおよび／または隙間が形成され、これが媒体にとっての腐食の点となり得る。平坦さにより、腐食性媒体の腐食のこれらの領域は強力に低減され、かつ、センサの耐性は有意に改善される。

本発明によるセンサは、少なくとも平面的表面領域において、層、主に第１の層、イオン感応層、および、ＥＳＤ層が互いを、および、ＦＥＴ基礎構造を基準として平行な平面内に延在するという事実によりさらに際立っている。

平面平行配置は、これらの層の平坦な境界領域および頂部表面の利益を促進し、かつ、したがって、ＩＳＦＥＴのより大きな化学耐性を達成するうえで有益な効果を有する。

好ましい実施形態において、ＩＳＦＥＴは、イオン感応層とＥＳＤ保護層との間に配置されたバッファ層をさらに有する。このバッファ層の目的は、ＥＳＤ保護層とＦＥＴ基礎構造との間の距離を広げることであり、それにより、測定信号の品質が改善される。バッファ層はイオン感応層上に形成されるが、ゲート領域からは除去され、それにより、バッファ層は、バッファ層の層厚と等しい高さをもつゲート領域の周囲に段差を形成する。測定媒体からＩＳＦＥＴを封鎖するＥＳＤ層は、バッファ層を完全に覆い、それにより、ゲート領域は、バッファ層およびＥＳＤ保護層が境界をなす凹み内に横たわっている。バッファ層は、好ましくは二酸化シリコンを含むが、例えば、酸化マグネシウム、酸化チタン、窒化アルミニウム、窒化シリコン、および／または、ポリマー化合物などの他の絶縁物質を使用することも可能である。

電気化学センサは、好ましくは筐体キャップを備えたセンサ筐体を有する。筐体キャップはセンサ筐体に堅固に接続され、かつ、ＩＳＦＥＴが筐体キャップにより収容され、かつ、媒体と接触している表面領域を除いて媒体から封止されるように、ＩＳＦＥＴに関連して配置されている。

媒体が実質的には入り込めない電気化学センサの封止された容器は、センサを、例えば測定用または洗浄用の媒体により進入されることから主に保護し、したがって、破壊のリスクから保護する。ゲート領域も含む媒体と接触している表面領域のための筐体キャップにおける窓は、測定を実行するための能力のために必要である。なぜなら、この窓は、測定媒体がゲート領域およびイオン感応層と相互作用することを可能にするからである。

有利な実施形態において、ゲート領域、ソース領域、および、ドレイン領域の平面的表面領域上への突出により画定される内部表面領域は、媒体に露出される表面領域の一部を構成している。筐体キャップにおける切り抜き窓により画定される媒体と接触する領域は、平面的表面領域の一部を代表し、それにより、平面の平坦な表面領域は、筐体キャップの内部に少なくとも一部は配置されている。

一実施形態のさらなる実施例において、ＩＳＦＥＴは、平面的表面領域の外側が厚さを増しており、それにより、ＩＳＦＥＴと接触するためのダイオードを形成することができる。ダイオードは、ＥＳＤ保護層において発生する電位が流れ去ることを可能にする。媒体に向かって対面しているＩＳＦＥＴの表面における、厚さを増加させた結果として発生した段差またはエッジ部は、平面的表面領域の周囲に境界を構成する。ＩＳＦＥＴは、ＩＳＦＥＴが備え付けられた後、段差が好ましくはセンサ筐体の内部、あるいは、少なくともセンサ筐体および／または封止材の下方に所在し、かつ、測定媒体との接触に露出されていない形で、センサ筐体内に配置されている。

ＦＥＴ基礎構造上に直接に形成された第１の層は、１つまたは複数の部分層、特に誘電体および／または絶縁性部分層を含むことができる。誘電体部分層は、その後の高温での堆積プロセス中に基板内のＦＥＴドーピングのさらなる拡散を防止するように機能する。

１つまたは複数の部分層は、例えば適した堆積プロセスまたは酸化などにより形成することができる。層の材料のためには、例えば、二酸化シリコンなどの異なった金属酸化物、金属窒化物、半導体酸化物、および、半導体窒化物を使用することができる。なぜなら、この材料は誘電体部分層およびフィールド酸化物部分層のために使用できるからである。

第１の層は、好ましくは、例えば二酸化シリコンなどの絶縁体として、かつ、誘電体部分層としても機能できる材料の均一な層として形成される。

好ましい実施形態における電気化学センサは、酸化アルミニウムを好ましくは含むｐＨ感応層を備えたＩＳＦＥＴを含む。さらなる適したイオン感応性材料は、例えば、タンタル五酸化物、酸化スズ、酸化ジルコニウム、二酸化シリコン、および、酸化ハフニウムなどの金属酸化物、炭素窒化物、金属窒化物、シリコン窒化物、珪酸金属、非晶質炭素、ならびに、ダイアモンド状炭素、さらに、これらの材料の混合物を含む。

ＥＳＤ保護層は、通常、静電気の影響をＩＳＦＥＴから、および、特にゲートから導電して消し去るように機能する金属性層である。この層のために使用される材料は、例えば、銀、白金、チタン、金、および、それらの混合物などの特に化学的および機械的に安定した金属である。好ましいものは、チタンと白金の合金であり、この場合、より良好な接着を達成するために純粋なチタンの層が先ず堆積され、次いで、この層がチタンと白金の合金で覆われる。

電気化学センサのためのＩＳＦＥＴの製造プロセスは複数の工程を含む。先ず、酸化を介して基板の表面にフィールド酸化物層が作成される。この層の頂部に、ドーピング層が形成され、かつ、構造化される。ドーピングが、好ましくは焼き戻しにより行なわれる。ドーピングの後、平面的表面領域が、ドーピング層およびフィールド酸化物層を完全に除去することにより基板上に形成される。次に、平面的表面領域において平坦な第１の層が、１つまたは複数の部分層から形成される。平面的表面領域において同じく平坦なイオン感応層が、この第１の層の上に堆積される。

この場合のドーピング層は、通常、少なくとも１つの構造化されたｎ型ドープ層および少なくとも１つの構造化されたｐ型ドープ層（１５）から形成されている。

本発明の一実施形態において、イオン感応層は、媒体に対してＩＳＦＥＴを封鎖するＥＳＤ保護層で覆われており、静電気の影響に対する遮蔽をもたらすが、ゲート領域は露出したままに残す。

さらなる実施形態において、バッファ層が先ずイオン感応層上に堆積され、再びゲート領域を開放されたままに残し、かつ、第２の工程において、バッファ層はＥＳＤ保護層で完全に覆われる。

ＣＶＤ（化学気相成長法）、ＰＥＣＶＤ（プラズマ促進化学気相成長法）、熱蒸着、スパッタ、反応性スパッタ、反応性蒸着、レーザアブレーション、および、エピタクティック結晶成長法などの様々な堆積技術により様々な層を載せることができる。

ＩＳＦＥＴを備えた電気化学センサの異なった実施形態は、添付の図面に示され、本発明のより良好な理解のために、同図面は一部極端に拡大され、かつ、縮尺に応じては描かれていない。

センサ内のＩＳＦＥＴの配置のより良好な理解のために、図１は従来技術のセンサの媒体浸漬部分を示す断面図である。センサは、測定媒体２に浸漬された、例えば、ポリエーテルエーテルケトン（ＰＥＥＫ）または金属などのポリマーまたは他の適した材料から作成された基本的に円筒形のセンサ筐体１を含む。センサには、ディスク状のイオン感応電界効果トランジスタ３が装備され、同トランジスタ３は、本実施形態において、測定媒体２から離れて対面する背面上にソース端子４およびドレイン端子５を有し、測定媒体２に向かって対面する前面上に、ゲート領域を含み、かつ、測定媒体２と接触する媒体露出表面領域６を有する。

媒体露出表面領域６が測定媒体２と接触し、かつ、同時にＩＳＦＥＴ３が筐体キャップ７内に応力のないように配置されるように、ＩＳＦＥＴ３が２つの封止材８と９の間の筐体キャップ７内に着座されている。筐体キャップ７は、好ましくはセンサ筐体１と同じ材料からなり、かつ、センサ筐体１と、例えば超音波溶接、レーザ溶接、または、他の種類の振動溶接などの適した技術を介して堅固に接続されている。封止材８、９は、好ましくは円形のＯリングとして構成される。封止材９は測定媒体２に対してＩＳＦＥＴ３を封止する一方、少なくとも媒体露出表面領域６を開いたままに残す。第２の封止８はＩＳＦＥＴ３とセンサ筐体１との間に横たわり、ソース端子４およびドレイン端子５を測定媒体２の可能な進入に対して再封止し、かつ、ＩＳＦＥＴ３をセンサ内に応力のないように保持するように機能してもいる。

ソース端子４およびドレイン端子５は、センサ筐体１に向かって対面する側のＩＳＦＥＴ３の中心領域に配置され、かつ、ワイヤリード１０および１１にそれぞれ接続されている。ワイヤリード１０、１１はセンサ筐体１内の開口部を介して図示されていない測定デバイスに通過する。

図２は長手方向の断面において示されたセンサ筐体内の最先端イオン感応性電界効果トランジスタ３の構造を示す。明確さのために、ＩＳＦＥＴ３は、測定媒体に向かって対面している筐体キャップ７の一部に関連して大幅に拡大されて示されている。図面の倍率は縮尺に合っていず、かつ、筐体キャップ７の位置は部分的な輪郭によってのみ示されている。媒体浸透不能容器の場合、筐体キャップ７の封止材９は、媒体の進入を防止するためにＩＳＦＥＴと接触する。

ＩＳＦＥＴ３はＦＥＴ基礎構造上の層内に構築されている。ｎ型ドープソース領域２５、ｎドープドレイン領域２６、および、ｐ型ドープ領域２７は、導電性チャンネル１３がソース領域２５とドレイン領域２６との間に延びるように、基板内に形成されている。最先端ＦＥＴ基礎構造は、基板１２としてドーピング済みシリコン単結晶をしばしば含み、ドーピングはｎｐｎ型およびｐｎｐ型のものとすることができる。ＩＳＦＥＴを支援するための詳細な回路については、Ｐ． Ｂｅｒｇｖｅｌｄ、Ｔｈｉｒｔｙ Ｙｅａｒｓ ｏｆ ＩＳＦＥＴＯＬＯＧＹ、Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ｂ、８８、１〜２０（２００３）、および、同書に引用された出版物などの最先端文献を参照されたい。

ＦＥＴ基礎構造は、約４０と約１５０ｎｍの間の層厚をもつ二酸化シリコンからなるフィールド酸化物層１４を基板１２の表面全体に形成することにより作成された。フィールド酸化物層１４は、例えば、酸化を通じて、または、適した堆積技術により作成することができる。次の工程として、構造化されたドーピング層が形成された。ドーピング層は、例えばリンまたはホウ素がドープされた二酸化シリコンなどを含む少なくとも１つのｐ型ドープ層１５および１つのｎ型ドープ層１６を含む。ｐ型ドープ層１５は、媒体に向かって対面する基板１２の表面全体に第１の工程において形成された。さらなる操作において、この層は構造化され、プロセス中に再び部分的に除去された。次に、構造化されたｐ型ドープ層１５の頂部に、ｎ型ドープ層１６が堆積され、かつ、同様に構造化された。層１５、１６の構造化を介して、ｎ型ドープ領域およびｐ型ドープ領域および凹みが基板の表面上に形成された。図中、凹みは導電性チャンネル１３の上方に所在し、かつ、ゲート領域１９の位置を示している。ドーピング層１５、１６の各々の層厚は、全般に１５０と３００ｎｍとの間である。さらなる工程において、基板１２がドーピングされ、これにより、ソース領域２５、ドレイン領域２６、および、ｐ型ドープ領域２７を形成した。ドーピングは基板１２および基板１２上に形成された層１５、１６の加熱により行なわれた。その後、このようにして作成されたＦＥＴ基礎構造上にさらなる層が堆積された。

均一な厚さのイオン感応層１７がＦＥＴ基礎構造上に堆積された。イオン感応層は、好ましくは酸化アルミニウムからなり、かつ、５０と１００ｎｍとの間の厚さを有する。イオン感応層１７は、ゲート領域１９およびゲート領域１９の境界を定めているエッジ部を覆っている。導電性チャンネル１３の頂部に堆積された層の合計の厚さはＩＳＦＥＴの動作中に形成される電界に影響を及ぼす。

破壊的な静電気放電からＩＳＦＥＴ３を遮蔽するために、ゲート領域１９を除いて、イオン感応層１７は金属性ＥＳＤ（静電気放電）保護層１８で覆われた。ＥＳＤ保護層１８は、この層がゲート領域１９の境界をなすように構成されている。

ＩＳＦＥＴを保護するために、ＥＳＤ層１８上に追加して、酸化物層および／またはポリマー層を堆積することができる。

ＩＳＦＥＴ３を封止および封入するために、ＩＳＦＥＴ３は、センサ筐体内に定置され（図１を参照）、同図では、この筐体の筐体キャップ７のみが図示されている。筐体キャップ７は、媒体が進入不能である障壁でＩＳＦＥＴ３を収容し、かつ、ゲート領域１９が測定媒体と接触ことを可能にもする少なくとも１つの封止材９を有する。封止材９は、例えば、媒体との接触に露出される領域を画定するＯリングである。

現実において見出されているように、イオン感応電界効果トランジスタを備えた最先端センサは、腐食性の化学媒体、特に高濃度の塩基により腐食される。驚いたことに、このような状況に対するＩＳＦＥＴセンサの耐性は、イオン感応電界効果トランジスタの修正により、特に、形状的構成、層の順序、および、層の構造化の各修正の組合せにより影響され得る。改良されたセンサおよび同センサの製造のための中間工程のいくつかが図３から５に示され、図中、各図間で同一物は、同じ参照符号で示す。

図３ａは、図２に示されたＩＳＦＥＴのＦＥＴ基礎構造に実質的に同じであるＩＳＦＥＴのＦＥＴ基礎構造を示している。基板１２内に形成されたものは、ソース領域２５、ドレイン領域２６、ｐ型ドープ領域２７、および、導電性チャンネル１３である。基板１２上には、フィールド酸化物層１４が作成され、同層１４はドーピング層１５および１６により覆われ、ゲート領域１１９は覆われないまま残されている。

本発明によるセンサを作成するために、ＦＥＴ基礎構造上に堆積された層１４、１５、１６は、次の工程として、完全に除去され、そのため、極端に低い表面粗さの平坦な平面的表面領域３０が作成され（図３ｂを参照）、同領域３０は、基本的に、ドープ基板１２のみを含む。ドーピング層１５、１６およびフィールド酸化物層１４の除去は、例えば、化学エッチングにより行なわれる。

この平坦な平面的表面３０上には、第１の層が作成され、この場合、第１の層は、誘電体部分層３１および絶縁部分層３２を含む（図３ｃを参照）。部分層３１、３２は、例えば、ＣＶＤ（化学気相成長法）、ＰＥＣＶＤ（プラズマ促進化学気相成長法）、熱蒸着、スパッタ、反応性スパッタ、反応性蒸着、レーザアブレーション、および、エピタクティック結晶成長法などの適した堆積プロセスにより載せられる。２つの部分層３１、３２は、好ましくは二酸化シリコンを含む。２つの部分層３１、３２を含む第１の層は、約５０ｎｍと約１００ｎｍとの間の均一な層厚を有する。

図３ｄに示されたさらなる工程において、第１の層３１、３２は、約５０から１００ｎｍの層厚をもつ酸化アルミニウムを好ましくは含むイオン感応層１１７で覆われる。

部分層３１、３２およびイオン感応層１１７は、第１に、これらの層が互いに、かつ、基板１２に対して平面平行であるという事実、および、第２に、これらの層が平坦な境界面または頂部表面を有するという事実により際立っている。これらの層が平坦な平面的表面３０上に堆積されているため、個々の層の表面粗さは、基本的に堆積技術によって決定され、かつ、１０ｎｍ未満、好ましくは３ｎｍ未満の範囲でさえある。

静電遮蔽板として、イオン感応層１１７は、ゲート領域１１９を除いて、ＥＳＤ保護層１１８で覆われる（図３ｅを参照）。ＥＳＤ保護層１１８は、好ましくは、約３０と３００ｎｍとの間の厚さをもつチタン／白金／チタン層であり、この層は、チタン層および白金とチタンの合金層を含んでいる。この場合、チタンはイオン感応層１１７とチタン／白金の合金との間の一種の接着仲介物として機能している。

測定機能を果たすために、ＩＳＦＥＴは、図１に示されたようにセンサ筐体内に備え付けられている。配置をより明確に示すために、図３ｅは、改良されたＩＳＦＥＴに関連して筐体キャップ７の位置を示している。図の比率は、縮尺に従ってはいない。

筐体キャップ７の封止材９はＩＳＦＥＴ上に、より詳細には、ＥＳＤ層１１８上に配置され、そのため、媒体は全く筐体キャップ７内に進入できない。封止材９は、例えば、ゲート領域１１９を含む媒体露出表面領域１０６、および内部表面領域を内径が区切るＯリングである。この場合、内部表面領域はソース領域２５、ドレイン領域２６、および、導電性チャンネル１３を含んでいる（図５も参照）。

図３ｅに示された改良されたセンサを図２の従来技術のセンサに比較すると、第１の層の部分層３１、３２およびイオン感応層１１７は平坦であり、かつ、媒体と接触している領域１０６においてエッジ部も段差も有さず、そのため、ＩＳＦＥＴと接触している媒体に対して腐食のいかなる可能性もほとんどないことを見出す。

センサのさらなる好ましい実施形態が図４ａおよび４ｂに示されている。図４ａおよび４ｂは、各々の半分を示す非常に類似した構成の２つのセンサの断面詳細図であり、以下の説明は基本的にこれらの双方に適用される。

図３ａから３ｅにおいて既に示されたように、ＩＳＦＥＴはＦＥＴ基礎構造からなり、図４ａおよび４ｂにはソース領域３３またはドレイン領域３３のいずれかが示されている。しかし、ドーピング層１５、１６およびフィールド酸化物層は完全には除去されていないが、平坦な平面的表面領域のみが作成された。ドーピング層１５、１６の残り部分は平面的表面領域と境界をなし、かつ、ＩＳＦＥＴの厚さを横方向領域において増大させている。横方向領域において最小限の層厚を提供することは、主に、ＩＳＦＥＴの外部境界におけるダイオードの形成のために重要である。ダイオードは、平面的表面領域の外に配置されている。

平面的表面領域が作成された後、二酸化シリコンを含む均一な第１の層２１がＦＥＴ基礎構造上に作成され、かつ、酸化アルミニウム含有イオン感応層２１７が載せられる。

平面的表面領域において、イオン感応層２１７は平坦であり、かつ、基板および第１の層に対して平面平行となっている。同時に、イオン感応層２１７はドーピング層１５、１６の残り部分を覆い、段差２０を形成する。

ＥＳＤ保護層２１８が載せられる前に、イオン感応層２１７はバッファ層２３により覆われるが、ゲート領域２１９は覆わずに残す。バッファ層２３は厚さが５００と９００ｎｍとの間にあり、かつ、好ましくは二酸化シリコンからなる。バッファ層２３は、ＥＳＤ保護層２１８とＦＥＴ基礎構造との間の不十分な距離により引き起こされ得る測定結果への悪影響を最小に抑えるように機能する。

媒体に対して対面する容器として、ゲート領域２１９を除いたＩＳＦＥＴは、好ましい組成が既に説明された金属性ＥＳＤ保護層２１８で再び覆われる。ＥＳＤ保護層は約４０から６０ｎｍの層厚を有する。

図４ａおよび４ｂは、ＥＳＤ保護層２１８を備えた２つのタイプのＩＳＦＥＴおよび筐体キャップ７に関連したＩＳＦＥＴの配置を示している。ＩＳＦＥＴは非常に拡大されて示されている一方、筐体キャップ７の位置は部分的な輪郭においてのみ示されている。動作状態において、筐体キャップ７の封止材９は、ＩＳＦＥＴと接触しており、これにより、媒体は筐体キャップ７に進入することを防止されている。

図４ａにおいて、ＥＳＤ保護層２１８はバッファ層２３を完全に覆っている。ゲート領域２１９はバッファ層２３およびＥＳＤ層２１８により境界をなされている。ＩＳＦＥＴと接触する媒体に対して可能な限り少ない腐食点を提示するために、ＩＳＦＥＴは、段差２０が封止材９の背後に、かつ、そのため、筐体キャップ７の内部に横たわるように、筐体キャップ７により収容されている。

図４ｂは、ＩＳＦＥＴのためのさらなる有利な構成を示している。この場合、ＥＳＤ保護層２１８は、僅かに修正されたマスクを使用して堆積され、そのため、ＥＳＤ保護層２１８はバッファ層２３を完全に覆うだけでなく、ゲート領域２１９の境界を形成するバッファ層２３のエッジ部を付加的に覆う。この実施形態において、ＥＳＤ保護層２１８、および、ゲート領域２１９内に形成されたイオン感応層２１７の一部のみが媒体との接触に露出される。したがって、金属性ＥＳＤ保護層２１８は、腐食性媒体に対してバッファ層２３の追加の保護を提示する。

図４ｂは、センサ筐体内にＩＳＦＥＴを備え付けるための代替的な可能性をさらに示している。図示の筐体キャップ７の封止材９は段差２０の上方に直接に配置され、そのため、動作状態において、段差２０は封止材９の下方に横たわっている。封止材９との比較における段差２０の小さな寸法により、この配置におけるＩＳＦＥＴは、同様に、基本的に媒体からきつく封鎖されている。平面的表面領域の小さな部分のみが筐体キャップ７の下方または内部に横たわっている。

ＩＳＦＥＴの異なった表面領域の配置をさらに示すために、図５はＩＳＦＥＴの概略平面図を示している。この場合、様々な表面領域は楕円形を以って示されているが、それらの領域は、原則として、いかなる所望の形状も有することができる。生産プロセスのためには、円形または楕円形のデザインが好ましい。様々な表面領域は互いの内部に入れ子状に収められる。ゲート領域３１９の周囲には、ソース領域およびドレイン領域を含む内部表面領域２８が配置され、かつ、平面的表面領域へのこれらの領域の突出として画定されている。内部表面領域２８は、媒体と接触している表面領域３０６の一部を再び提示し、かつ、筐体キャップ、特に封止材の位置により画定されている（図３ｄ、４ａ、および、４ｂを参照）。第１の層およびイオン感応層が実質的に平坦である平面的表面領域３４は、媒体と接触している表面領域３０６を覆って延在し、かつ、電気化学センサ内に、少なくとも一部が筐体キャップ内に配置されている。

以下は、本発明によるＩＳＦＥＴの製造プロセスの説明である。ＦＥＴ基礎構造は、従来技術から知られているＩＳＦＥＴに類似したやり方で作成される。基板表面上、特に、ドーピングされていないか、または、ｎ型ドーピングされたシリコン単結晶の表面上に、フィールド酸化物層が第１の工程で形成される。次に、連続して、ドーピング層が形成され、かつ、構造化される。ドーピング層は、少なくとも２つの異なったドープ二酸化シリコン層の堆積により作成され、同層の各々はターゲット化学エッチングまたはフォトリソグラフィプロセスにより構造化される。

ドーピング層は、同じく構造化された少なくとも２つの層で形成される。ｐ型ドーピング層が載せられ、例えばフォトリソグラフィ技術および／または化学エッチングなどにより構造化され、それにより、島状ｐ型ドープ領域が基板表面上に残る。

次に、ｎ型ドープ層が同じ技術およびプロセス工程を使用することにより形成され、それにより、ドープ層は、この時点で、ｎ型ドープ領域およびｐ型ドープ領域を含む。従来技術から知られているように、リンまたはホウ素がドーピングされた二酸化シリコンは、ドーピング層のための材料としてしばしば使用されている。

ドーピングを実現させるために、基板表面の１つに形成されているドーピング層とともに、基板が焼き戻しされ、これにより、ドーピング層のドーピング原子は、基板内に少なくとも一部は拡散させられる。加熱中に起きる基板内へのドーピング原子の拡散を介して、少なくとも１つの画定済みソース領域および画定済みドレイン領域が形成されるように、ドーピング層が構造化される。

本発明によるＩＳＦＥＴにおいて、ＦＥＴ基礎構造上に平坦な平面的表面領域を作成するために、ドーピング層は、例えば化学エッチングにより再び除去される。各層は、完全に除去されるか、または、平面的表面領域の少なくとも内部となる。

次に、特に平面的表面領域において、基板と平面平行、エッジ部および段差がなく、かつ、実質的に平坦である第１の層が１つまたは複数の部分層の形態で堆積される。

第１の層の頂部上に直接に、酸化アルミニウムを含むイオン感応層が形成される。ＦＥＴ基礎構造上に堆積された第１の層およびイオン感応層の頂部表面および境界面の粗さ値は非常に小さく、かつ、使用された堆積プロセスにより主に決定される。これらの２つの層は、通常、構造化されていないか、または、さらなる処理がされていない。堆積プロセスによっては、表面領域の粗さは、１０ｎｍ未満であり、かつ、好ましくは３ｎｍ未満とさえなる。

ＥＳＤ保護層は、イオン感応層上に直接に、または、バッファ層の後のいずれかに堆積される。これらの層は、導電性チャンネルの上方に形成されたゲート領域が覆われずに残り、そのため、同領域が直接に媒体と相互作用できるように載せられている。

上述の実施例において説明されたイオン感応電界効果トランジスタは、シリコン基部上のＦＥＴ基礎構造を含んでいる。しかし、原則として、他の最先端ＦＥＴ基礎構造を使用することも可能である。

個々の層は、様々な技術により堆積することができ、酸化物層のためにはＣＶＤプロセスが好ましく、金属性層のためにはスパッタが好ましい。個々の層は、例えば、適したマスクを使用すること、湿潤化学エッチング、および／または、フォトリソグラフィ法により個々の堆積プロセス中に既に構造化されている。本明細書において使用されている用語「構造化」は、所定のパターンに堆積すること、ならびに、個々の層に凹みおよび窓を作成することを含む。

図１に示されたＩＳＦＥＴを備えたセンサの従来技術の設計は背面にコンタクト端子を有し、媒体から離れて対面するＩＳＦＥＴの側面に接触端子があることを意味している。本明細書に提示されたイオン感応電界効果トランジスタが前面に接触端子を有すること、または、端子がＩＳＦＥＴの他の知られている位置に配置されることも当然可能である。

図１に示されたＩＳＦＥＴを備えたセンサの最先端の実施形態は、例示としてのみ使用される。本明細書に提示されたイオン感応電界効果トランジスタが他のセンサ筐体およびセンサに備え付けられ得ること、ならびに、同トランジスタが測定媒体に対して他のやり方で封止できることは、自明であると考えられる。

従来技術の電気化学センサを示す断面図である。 センサ筐体内の従来のＩＳＦＥＴを示す断面図である。 図３ａは製造プロセスの異なった段階におけるＩＳＦＥＴの概略断面図である。 図３ｂは製造プロセスの異なった段階におけるＩＳＦＥＴの概略断面図である。 図３ｃは製造プロセスの異なった段階におけるＩＳＦＥＴの概略断面図である。 図３ｄは製造プロセスの異なった段階におけるＩＳＦＥＴの概略断面図である。 図３ｅは平面的表面領域を有するＩＳＦＥＴおよび筐体キャップに関連したＩＳＦＥＴの配置を示す断面図である。 図４ａは平面的表面領域および追加のバッファ層を有するＩＳＦＥＴならびに筐体キャップに関連したＩＳＦＥＴの配置を示す断面図である。 図４ｂは平面的表面領域および追加のバッファ層を有するＩＳＦＥＴならびに筐体キャップに関連したＩＳＦＥＴの配置を示す断面図である。 本発明によるＩＳＦＥＴの非常に概略的な平面図である。

符号の説明

１ センサ筐体
２ 測定媒体
３ ＩＳＦＥＴ
４ ソース端子
５ ドレイン端子
６、１０６、３０６ 媒体と接触している表面領域
７ 筐体キャップ
８ 封止材
９ 封止材
１０ ワイヤリード
１１ ワイヤリード
１２ 基板
１３ 導電性チャンネル
１４ フィールド酸化物層
１５ ドーピング層（ｐ型二酸化シリコン）
１６ ドーピング層（ｎ型二酸化シリコン）
１７、１１７、２１７ イオン感応層
１８、１１８、２１８ ＥＳＤ保護層
１９、１１９、２１９、３１９ ゲート領域
２０ 段差
２１ 第１の層
２３ バッファ層
２５ ソース領域
２６ ドレイン領域
２７ ドープ領域（ｐ型二酸化シリコン）
２８ 内部表面領域
３０ 平面的表面領域
３１ 誘電体部分層
３２ 絶縁部分層
３３ ソースまたはドレイン領域
３４ 平面的表面領域

Claims (13)

1. ＦＥＴ基礎構造を有するＩＳＦＥＴを備えた電気化学センサであって、
   ソース領域（２５）と、
   ドレイン領域（２６）と、
   前記ソース領域（２５）と前記ドレイン領域（２６）との間に配置された導電性チャンネル（１３）と、を含み、かつ、
   前記ＦＥＴ基礎構造上に直接形成され、かつ、前記ＦＥＴ基礎構造を完全に覆う第１の層（２１）と、
   前記第１の層（２１）の頂部上に形成されたイオン感応層（１１７、２１７）と、
   測定媒体に対して前記ＩＳＦＥＴを封鎖するが、ゲート領域（１１９、２１９、３１９）を覆われないまま残すＥＳＤ保護層（１１８、２１８）と、をさらに含む電気化学センサにおいて、
   前記ＦＥＴ基礎構造と前記第１の層（２１）との間の第１の境界面、および、前記第１の層（２１）と前記イオン感応層（１１７、２１７）との間の第２の境界面は、平面的表面領域において実質的に平坦であり、
   前記平面的表面領域（２４）は、前記ソース領域（２５）、前記ドレイン領域（２６）、および、前記導電性チャンネル（１３）の前記平面的表面領域への突出により画定される内部表面領域（２８）を超えて延在することを特徴とする電気化学センサ。
2. 前記第１の層（２１）、前記イオン感応層（１１７、２１７）、および、前記ＥＳＤ層（１１８、２１８）は、少なくとも前記平面的表面領域（３４）内で、互いに、および、前記ＦＥＴ基礎構造に平面平行に配置されていることを特徴とする請求項１に記載の電気化学センサ。
3. 前記ＩＳＦＥＴは、前記イオン感応層（２１７）と前記ＥＳＤ保護層（２１８）との間に配置されたバッファ層（２３）を含むことを特徴とする請求項１または２に記載の電気化学センサ。
4. 前記電気化学センサは筐体キャップ（７）を備えたセンサ筐体（１）を含み、
   前記筐体キャップ（７）は、前記ＩＳＦＥＴが収容され、かつ、前記媒体と接触している表面領域（１０６、３０６）を除いて前記媒体から封止されるように、前記ＩＳＦＥＴに関連して配置されていることを特徴とする請求項１から３の一項に記載の電気化学センサ。
5. 前記平面的表面領域（３４）は、前記内部表面領域（２８）、および、前記媒体と接触している前記表面領域（１０６、３０６）を含むことを特徴とする請求項１から４の一項に記載の電気化学センサ。
6. 前記ＩＳＦＥＴは、前記平面的表面領域（３４）の外側が、前記ＩＳＦＥＴのコンタクトのために厚さを増していることを特徴とする請求項１から５の一項に記載の電気化学センサ。
7. 前記第１の層は１つまたは複数の部分層（３１、３２）を含むことを特徴とする請求項１から６の一項に記載の電気化学センサ。
8. 前記イオン感応層（１１７、２１７）は酸化アルミニウムを含むことを特徴とする請求項１から７の一項に記載の電気化学センサ。
9. 前記ＥＳＤ保護層（１１８、２１８）は金属系層であることを特徴とする請求項１から８の一項に記載の電気化学センサ。
10. 請求項１から９の一項に記載の電気化学センサのためのＩＳＦＥＴを製造する方法であって、少なくとも
    基板（１２）上にフィールド酸化物層（１４）を作成する工程と、
    前記基板（１２）の表面上にドーピング層（１５、１６）を形成し、かつ、構造化する工程と、
    前記基板（１２）および前記基板（１２）上に形成された前記ドーピング層（１５、１６）を焼き戻しすることにより前記基板（１２）にドーピングする工程と、
    平面的表面領域（３０）を作成するために、前記ドーピング層（１５、１６）および前記フィールド酸化物層（１６）を除去する工程と、
    １つまたは複数の部分層（３１、３２）から構成される第１の層（２１）を作成する工程と、
    イオン感応層（１１７、２１７）を堆積する工程と、を含む方法。
11. 前記ドーピング層は、少なくとも１つの構造化されたｎ型ドープ層（１６）および少なくとも１つの構造化されたｐ型ドープ層（１５）から形成されていることを特徴とする請求項１０に記載の方法。
12. ＥＳＤ保護層（１１８）は前記イオン感応層（１１７）上に堆積され、ゲート領域（１１９）を覆われずに残すことを特徴とする請求項１０または１１に記載の方法。
13. バッファ層（２３）およびＥＳＤ保護層（２１８）は前記イオン感応層（２１７）上に堆積され、ゲート領域（２１９）を覆われずに残すことを特徴とする請求項１０から１２の一項に記載の方法。

Images