JPH09508207A - Ｉｓｆｅｔセンサの静電放電保護 - Google Patents

Abstract

(57)【要約】 液体（２９９）中のイオンを選択的に測定するために使用するイオン感応電界効果トランジスタ（ＩＳＦＥＴ）ベースの装置（２５０）に静電放電（ＥＳＤ）保護を与える方法、装置、およびチップ製作技法を開示する。本発明の一形態によると、従来の保護要素（２０１、２０２、２０６）で構成されたＥＳＤ保護回路を、ＩＳＦＥＴ（２５０）が形成されている同一シリコン・チップ上に、被測定液休（２９９）と接触し、ＩＳＦＥＴ（２５０）と液体（２９９）との間に直流漏れ電流の経路を開かないインタフェース（２０３）とともに集積する。本発明の好ましい実施形態によれば、保護回路（２０１、２０２、２０６）と液体試料（２９９）との間のインタフェース（２０３）としてキャパシタ構造体を使用する。本発明の他の形態は、前記のインタフェース手段（２０３）（たとえばキャパシタ構造体）を使用するＩＳＦＥＴセンサに本質的にＥＳＤ保護を与える方法と、シリコン・ウエハ上に新規なインタフェースを製作する工程とを対象とする。

Description

【発明の詳細な説明】 ＩＳＦＥＴセンサの静電放電保護 発明の背景 １．発明の分野 本発明は一般には、シリコン・ウエハ上における静電放電保護回路を含む、（ ａ）液体中のイオンの測定と、（ｂ）静電放電の作用からの前記装置の保護と、 （ｃ）前記装置の製作のための方法および装置に関する。 本発明は特に、液体中のイオンを選択的に測定するのに使用するイオン感応性 電界効果トランジスタ（ＩＳＦＥＴ）ベース・デバイスの静電放電（ＥＳＤ）保 護方法、装置、およびチップ製作技法に係わる。 本発明の一態様によると、ＩＳＦＥＴが形成されている同一シリコン・チップ 上に従来の保護要素で構成されたＥＳＤ保護回路を、新規なインタフェースと共 に集積する。本発明によると、この新規なインタフェースは、被測定液体と接触 してＩＳＦＥＴと液体との間に直流漏れ電流の経路を開かない構造体である。 本発明の好ましい実施態様によると、保護回路と液体試料との間のインタフェ ースとしてキャパシタ構造体を使用する。 本発明の他の態様は、本質的に前述のインタフェース手段（たとえばキャパシ タ構造体）を使用してＩＳＦＥＴセンサにＥＳＤ保護を設ける方法と、この新規 なインタフェースをシリコン・ウエハ上に作製する工程とを対象とする。 ２．関連技術の説明 当業者には、ＩＳＦＥＴを使用して液体中のイオンを測定する方法および装置 は周知である。たとえば、ジョンソンは米国特許第４０２０８３０号で、コネリ ー等は米国特許第４８５１１０４号で、このような装置の使用を提案しており、 両方とも最新技術を例示するために参照により本明細書に組み込まれる。このよ うな装置は、一般に、液体中のイオンの活量を選択的に測定するために、測定回 路と、液体中に浸されるＩＳＦＥＴとを備える。 前述の装置には、たとえば、ｐＨ、ｐＫ、およびｐＮａなどの様々なイオンの 活量の測定のために様々なＩＳＦＥＴを使用することが周知である、医学および 生物医学分野における用途を含む多くの応用分野がある。 半導体ＦＥＴ形の構造体はＥＳＤの影響を受けやすいことが周知であるが、（ １）ＩＳＦＥＴ構造体は金属化ゲート電極（通常は静電破壊に直接関与する）を 含んでおらず、（２）そのような装置を多くの人が静電破壊の形跡なしに取り扱 うことができることを長年の経験が示しているため、最近まで多くの人がＩＳＦ ＥＴ構造体はＥＳＤ作用に対して十分に不感応であると信じていた。しかし、Ｉ ＳＦＥＴ電極の試験により、ＥＳＤ事象の後で大きな素子位置ずれが生じる場合 があることが判明している。 ＩＳＦＥＴベースのセンサにおけるＥＳＤ破壊を防止する問題に対処するため に多くの試みがなされたきたが、この問題を解決するための周知の手法は、特に このセンサをシリコンウエハ上に作製する場合には、本質的な限界を含んでいる ことを当業者ならわかるであろう。 これらの限界について説明する前に、本発明によって検討されるタイプのＥＳ Ｄ保護方法および装置と比較するために、ＩＳＦＥＴベースのセンサをＥＳＤ事 象から保護する最新技術の装置の例を示す。 本明細書では、ＥＳＤ事象中に試料中に電荷を蓄積させると同時に、電荷をＩ ＳＦＥＴのソース、ドレイン、および基板に移動させる（ＩＳＦＥＴベースのプ ローブ・アセンブリ内の）保護回路を使用して、（本発明の教示に従って）ＥＳ Ｄ破壊を保護することができることを明らかにする。 ＥＳＤ保護を設けるこの手法は、ＥＳＤ事象中に絶縁体の両側の電荷を急速に 等化することによってトランジスタの絶縁構造体に生じる電界を最小限にする。 以下で図面を参照しながら詳述するように、上記の機能を実行するＥＳＤ破壊 保護回路は、たとえば被験液体とトランジスタのソース、ドレイン、および基板 導線の間に接続された高速双方向ツェナー・ダイオードを使用することができる 。 被験液体との電気接点は、前記で参照により本明細書に組み込まれる前記米国 特許第４８５１１０４号に記載されている対向電極などの対向電極を使用して実 現することができる。 液体中のイオンの選択的測定とＥＳＤ事象に対する保護を行う最新技術の装置 の他の例は、リグテンバーグ等による米国特許第４５８９９７０号に記載されて いる。この特許第４５８９９７０号は、ＩＳＦＥＴベースのセンサで使用するＥ ＳＤ保護回路の説明に関して、参照により本明細書に組み込まれる。 この組込まれた特許第４５８９９７０号で教示されているＥＳＤ保護回路は、 低インピーダンス接点を介して被験液体と接続され、高電圧に対して低インピー ダンスを有し、低電圧に対して高抵抗を有する保護要素によってＩＳＦＥＴに結 合された少なくとも１つの電極を含む。 組込まれた特許第４５８９９７０号では、単方向ツェナー・ダイオードと、キ ャパシタと、機械スイッチと、高しきい値電圧ＭＯＳＦＥＴを、双方向ツェナー ・ダイオードの代わりに使用して、または併用して、ＥＳＤ事象から保護するこ とができると述べられている。 組込まれた特許第４５８９９７０号では、プローブ・パッケージに装着された 個別部品を使用して保護回路を形成したり、ＩＳＦＥＴのシリコン基板上に回路 を集積することが提案されている。 前記で言及した限界について言えば、組込まれた特許第４５８９９７０号に記 載されている保護回路（および同様の回路）をＩＳＦＥＴのシリコン基板上に集 積する場合の１つの障害は、液体との信頼性のある低インピーダンス接点を実現 する金属電極を作成する困難さである。 組み込まれた特許第４５８９９７０号は、接点を形成するためにアルミニウム 膜またはポリシリコン膜の使用を提案しているが、この両方の膜は、ＩＳＦＥＴ で測定される液体の多くで化学的破壊作用を受ける。 代替策は、金またはプラチナなどの貴金属から成る膜を接点として付着させる ことであろう。しかし残念ながら、金およびプラチナの膜は通常、チタンやクロ ムなどを使用して基板への良好な接着を実現する中間層を必要とする。したがっ て、貴金属膜にピンホールが発生する場合には特に、この追加的な膜の付加によ って電極の耐化学性が損なわれる可能性がある。 被験液体（試料）と保護回路の間に低インピータンス金属接点を使用する場合 のもう１つの懸念は、試料とＩＳＦＥＴのソース、ドレイン、および基板との間 に保護膜を介して直流漏れ電流の経路が開かれることである。 したがって、（ａ）ＩＳＦＥＴが形成されている同一シリコンチップ上に集積 された従来の保護要素で構成されたＥＳＤ保護回路と、（２）被測定液体と接触 してＩＳＦＥＴと液体との間に直流漏れ電流の経路を開かないインタフェース手 段とを使用して、液体中のイオンを選択的に測定するために使用するＩＳＦＥＴ ベースの装置にＥＳＤ保護を与える方法および装置があれば望ましいであろう。 さらに、液体との信頼性のある低インピーダンス接点として機能する金属電極 を作成する困難さを回避するようにして、前記保護回路をＩＳＦＥＴのシリコン 基板上に集積することができるようにする製作技法を実現することが望ましいで あろう。 さらに、貴金属および膜と基板の良好な接着を行う中間層の使用に頼らなくて も、ＩＳＦＥＴによって測定されることになる液体の多くにおける化学的破壊作 用に対する耐性のある接触膜を使用した装置を実現することが望ましいであろう 。 発明の概要 したがって、本発明の目的は、液体中のイオンを測定し、静電放電の作用から 装置を本質的に保護する方法および装置を提供することである。 本発明の他の目的は、前記装置（すなわち、静電放電保護回路と共に集積され た、液体中のイオンを測定する装置）をシリコン・ウエハ上に製作する技法を提 供することである。 特に、本発明の目的は液体中のイオンを選択的に測定するために使用するＩＳ ＦＥＴベースの装置に静電放電保護を与えることである。 さらに、本発明の目的は、（ａ）ＩＳＦＥＴが形成されている同一シリコンチ ップ上に集積された従来の保護要素で構成されたＥＳＤ保護回路と、（２）被測 定液体と接触してＩＳＦＥＴと液体との間に直流漏れ電流の経路を開かないイン タフェース手段とを使用して、液体中のイオンを選択的に測定するために使用さ れるＩＳＦＥＴベースの装置にＥＳＤ保護を設ける方法および装置を提供するこ とである。 さらに、本発明の目的は、液体との信頼性のある低インピーダンス接点として 機能する金属電極を作成する困難さを回避するようにして、前記保護回路をＩＳ ＦＥＴのシリコン基板上に集積することができるようにする製作技法を提供する ことである。 さらに、本発明の目的は、化学的破壊作用に対して耐性のある非金属接触膜を 使用し、膜と基板との良好な接着を実現するための中間層の使用を必要としない 、液体中のイオンを測定するＩＳＦＥＴベースの装置を提供することである。 本発明の一態様によれば、従来の保護要素で構成されたＥＳＤ保護回路を、Ｉ ＳＦＥＴが形成されている同一シリコン・チップ上に、新規なインタフェースと 共に集積する。この新規なインタフェースは、被測定液体と接触してＩＳＦＥＴ と液体との間に直流漏れ電流の経路を開かない構造体である。 本発明の好ましい実施態様によると、保護回路と液体試料との間のインタフェ ースとしてキャパシタ構造体を使用する。 本発明の一態様によると、液体中のイオンを選択的測定する装置は、（ａ）シ リコン基板上に形成されたイオン感応性電界効果トランジスタ（ＩＳＦＥＴ）の 形態の、化学的感知イオン・センサを備える測定回路と、（ｂ）基板上に集積さ れた静電放電（ＥＳＤ）保護回路と、（Ｃ）基板上に集積され、保護回路と液体 の間をインタフェースさせるインタフェース手段であって、ＩＳＦＥＴと液体と の間に直流漏れ電流の経路を開くことなく液体との接触を実現することを特徴と するインタフェース手段とを備える。 本発明の好ましい実施態様によると、インタフェース手段は、（ａ）保護回路 と電気的に接触する電極と、（ｂ）電極および被測定液と接触するキャパシタ誘 電体とを備えるキャパシタ構造体である。 さらに、本発明の好ましい実施態様によると、（ａ）前記電極は、その酸化膜 が絶縁体であるという特性を示す金属膜（好適な金属膜の例としてはアルミ、ア ンチモン、ハフニウム、ニオブ、タンタル、タングステン、イットリウム、およ びジルコニウムがある）であり、前記キャパシタ誘電体は電極として使用するた めに選定された金属の酸化膜である。以下で使用する「金属膜」という用語は、 その酸化膜が絶縁体であるという特性を示す金属膜を意味するものと定義する。 さらに、本発明の好ましい実施態様によると、保護回路は、ＥＳＤ事象の結果 として被験液体試料内に蓄積された電荷を移動する手段を備える。（センサに組 み込まれたＩＳＦＥＴのソース、ドレイン、および基板に）電荷を移動させる手 段は、（ａ）前記インタフェース手段とＩＳＦＥＴのソースとの間の第１の双方 向ツェナー・ダイオードと、（ｂ）インタフェース手段とＩＳＦＥＴのドレイン との間の第２の双方向ツェナー・ダイオードと、（ｃ）インタフェース手段と基 板との間の単方向ツェナー・ダイオードとを備える。 本発明の他の態様は、本質的に、前述のインタフェース手段（たとえばキャパ シタ構造体）を使用してＩＳＦＥＴセンサにＥＳＤ保護を与える方法と、シリコ ン・ウエハ上に新規なインタフェースを製作する工程とを対象とする。 特に、本発明の他の態様は、イオン感応性電界効果トランジスタ（ＩＳＦＥＴ ）ベースのイオン選択電極に静電放電（ＥＳＤ）保護を与える方法であって、（ ａ）シリコン・チップ上にＩＳＦＥＴ回路を形成するステップと、（ｂ）ＩＳＦ ＥＴが形成されているチップ上に保護回路を集積するステップと、（ｃ）インタ フェースがＩＳＦＥＴと液体との間に直流漏れ電流の経路を開かずに液体との接 触を実現する、保護回路と液体との間のインタフェースをチップ上に集積するス テップとを含む方法を対象とする。 本発明の他の態様によって検討される製作工程は、被測定液体とイオン感応性 電界効果トランジスタ（ＩＳＦＥＴ）チップ上に組み込まれた保護回路との間の インタフェースとして機能するキャパシタを製作する工程を含み、ＩＳＦＥＴチ ップが液体中のイオンを測定するために使用されることを特徴とし、さらに前記 チップがシリコン基板と、フィールド酸化膜層と、少なくとも１つの化学障壁層 と、キャパシタを保護回路に接続する拡散Ｐ＋領域とを備えることを特徴とする 、（ａ）フィールド酸化膜と少なくとも１つの化学障壁層にビアを開けるステッ プと、（ｂ）チップ上に金属膜をスパッタ付着させてキャパシタの下部電極を作 成するステップと、（ｃ）ビアを介して前記膜を拡散Ｐ＋領域に接続するステッ プと、（ｄ）キャパシタの誘電体として機能するように前記金属膜の酸化膜を形 成するステップとを含む。 本発明は、本発明の教示によって製作し、センサ・プローブとして使用したと きに、ＩＥＣ ８０１−２標準に従って試験して２０，０００ボルトのレベルの ＥＳＤに複数回さらされても耐えることができたＩＳＦＥＴサブアセンブリを特 徴とする。さらに、本発明は、被験液体試料との信頼性のある低インピーダンス 接点として機能する金属電極を作成する困難さを回避するようにして、前記保護 回路をＩＳＦＥＴの基板上に集積することができるチップ製作技法を特徴とする 。さらに、本発明の企図に従って非金属接触膜を使用することにより、化学的破 壊作用に耐え、基板に対する膜の良好な接着を得るために中間層を使用する必要 がない。 本発明の上記およびその他の目的、実施態様、および特徴と、それらを実現す る方式は、以下の詳細な説明を添付図面を参照しながら読めば、当業者には明ら かになるであろうし、本発明自体を最もよく理解できるであろう。 図面の簡単な説明 第１図は、ＥＳＤ事象中に液体試験サンプル中に電荷を蓄積させると同時に、 ＩＳＦＥＴのソース、ドレイン、および基板にその電荷を移動させることができ るようにするＩＳＦＥＴベースのプローブ・アセンブリ内の保護回路の例を示す 図である。 第２図は、本発明の好ましい実施形態によって検討されるタイプのキャパシタ 構造体の形態のインタフェース手段を備えるＩＳＦＥＴベースのセンサのための 保護回路を示す図である。 第３図は、シリコン・ウエハ上に製作された本発明の一形態によって検討され るタイプのインタフェース・キャパシタ例の構造を示す図である。 第４図は、シリコン基板上に、ＩＳＦＥＴ、保護回路、およびインタフェース 手段を組み合わせたものをどのようにして実装することができるかを例示する図 である。 詳細な説明 上記のように、ＥＳＤ事象中に試料中に電荷を蓄積させると同時に、電荷をＩ ＳＦＥＴのソース、ドレイン、および基板に移動させることができるようにする （ＩＳＦＥＴベースのプローブ・アセンブリ内の）保護回路を使用して、ＥＳＤ 破壊を防止することができることが知られている。このような手法は、ＥＳＤ事 象中に絶縁体の両側の電荷を急速に等化することによってトランジスタの絶縁体 構造中に生じる電界を最小限にする。 ＥＳＤ事象中に試験資料中に電荷を蓄積させると同時に、その電荷をＩＳＦＥ Ｔのソース、ドレイン、および基板に移動させることができるようにする（ＩＳ ＦＥＴベースのプローブ・アセンブリ内の）保護回路の例を、第１図に示す。 第１図に示すように、この例示の保護回路（これは組み込まれた特許第４５８ ９９７０号に記載されている回路と同様である）は、試験液１９９とＩＳＦＥＴ １５０のソース（１５１）、ドレイン（１５２）、および基板（１５３）導線に 接続された高速ツェナー双方向ダイオード１０１〜１０３を使用する。試験液１ ９９との電気的接触は、前述のように、前に参照により本明細書に組み込んだ米 国特許第４８５１１０４号の教示に従って実現可能な対向電極（１８５）を使用 して得る。 第１図に図示する保護回路例の動作は以下のように要約することができる。Ｅ ＳＤ発生の場合には、ツェナー破壊電圧に達するまで試験試料１９９中に電荷が 蓄積されると予想することができる。 デバイスを破壊するのに必要な値よりも実質的に低い値の双方向ツェナー電圧 を仮定した場合、その電圧を超えると、第１図に図示する対向電極１８５とＩＳ ＦＥＴのソース、ドレイン、および基板の間でいずれかの方向に電荷が流れる。 差分絶縁体電圧がツェナー破壊電圧までに制限されているため、絶縁体とＩＳＦ ＥＴセンサ自体が保護される。 当業者なら、ツェナー・ダイオード１０１〜１０３を介したソース、ドレイン 、および基板導線と液体接点の間の相互接続距離が重要であることがわかるであ ろう。ＥＳＤ事象の存続期間は、１ナノ秒当たり３８．４８ｃｍ（１フィート） というほぼ光の速さで３０ナノ秒程度であるため、対向電極１８５とシリコン端 子との間の経路の距離は６．０９６ｃｍ（２．４インチ）程度までに制限しなけ ればならない。この概算距離を超えると、絶縁体電界が２００ボルトに制限され るために、対向電極とシリコン電極の間の電荷の移動に使用可能な時間が不十分 になる。 この距離要件は、電極の外側にツェナーを配置する可能性を排除し、シリコン ・チップ上またはシリコン・チップ内に近接して機能を集積する強力な論拠とな る。 前述のように、（前に参照により本明細書に組み込んだ）リグテンバーグ等の 米国特許第４５８９９７０号には、第１図に図示したものと同様の回路の使用に ついて記載されている。この組み込まれた特許第４５８９９７０号では、双方向 ツェナーの代わりに、またはそれと併用して、単方向ツェナー・ダイオード、キ ャパシタ、機械スイッチ、および高しきい値電圧ＭＯＳＦＥＴを使用することが できるということも述べられている。 さらに、前述のように、プローブ・パッケージ内に装着された個別構成要素を 使用して保護回路を形成したり、回路をＩＳＦＥＴのシリコン基板上に集積した りすることも組み込まれた特許第４５８９９７０号によって提案されている。 発明の背景の項で指摘したように、組み込まれた特許第４５８９９７０号に記 載されている保護回路（およびあらゆる同様の回路）をＩＳＦＥＴのシリコン基 板に集積する方法に関する重大な問題は、液体との信頼性のある低インピーダン ス接点を実現する金属電極を作成する困難さである。 組み込まれた特許第４５８９９７０号は、アルミニウム膜またはポリシリコン 膜を使用して接点を形成することを提案している。しかし、上記で指摘したよう に、両方の膜は、ＩＳＦＥＴで測定される多くの液体中で化学的破壊作用を受け る。 接点として貴金属から成る膜を付着させるという代替案と、基板への良好な接 着を実現するためにチタンまたはクロムなどの金属を使用した中間層を設けるな ど、その代替案に関連する要件は（前述のように貴金属接点を使用することに伴 うその他の問題とともに）、貴金属による代替案の採用に不利に働く。 その代わりに、本発明の一形態によると、インタフェース手段（キャパシタ構 造体であることが好ましい）を使用して試験液と従来の回路要素から成る保護回 路との間にインタフェースを設ける。 第２図を参照すると、前述のように、本発明によって検討されるインタフェー ス手段を備える保護回路が、第１図を参照しながら説明したのと同じ回路要素の 大部分と組み合わされて図示されている。これらの要素の中には、それぞれイン タフェース手段２０３（好適なインタフェース・キャパシタとして図示されてお り、以下インタフェース・キャパシタ２０３と呼ぶ）と、ソース２０４と、ドレ イン２０５の間に図示されている双方向ツェナー・ダイオード２０１および２０ ２と、インタフェース・キャパシタ２０３と基板（２０７）の間に図示されてい る単方向ツェナー・ダイオード２０６が含まれる。 第１図を参照しながら前述したように、ＥＳＤ事象中、被験液（第２図で２９ ９として図示されている）中に電荷が蓄積される。インタフェース・キャパシタ ２０３がＥＳＤパルスをツェナー２０１、２０２、および２０６に結合する。ツ ェナーの電圧がそれぞれの破壊電圧を超えると、このパルスはさらにＩＳＦＥＴ ２５０のソース、ドレイン、および基板に結合される。ＩＳＦＥＴ２５０ゲート 領域の電界は最小化される。 キャパシタを使用して液体と保護回路の間にインタフェースを設ける主たる利 点は、液体と接触する金属電極がないことである。 適合する接触金属または金属の組合せを選定する問題がなくなる。キャパシタ を使用するもう１つの利点は、保護回路を介して液体とＩＳＦＥＴのソース、ド レイン、または基板との間に存在する可能性がある直流漏れ電流経路が実質的に なくなる点である。 次に第３図を参照すると、本発明の一形態によって第２図に図示する他のＥＳ Ｄ保護要素とともにシリコン基板３４０上に集積された例示のインタフェース・ キャパシタ（キャパシタ３００）の構造が示されている。 本発明の好ましい実施形態によれば、キャパシタの下部電極３００（すなわち 電極３０１）はスパッタ付着金属膜から成る。第３図で、この金属膜はフィール ド酸化膜（層３０２）および化学障壁として使用されるその他の付着膜（層３０ ３）内に開けられたビアを介してチップ上の他の回路要素に接続されている様子 が図示されている。金属膜の化学酸化または陽極酸化によって、キャパシタ誘電 体として機能する酸化膜層（３０４）を形成することができる。本発明の好まし い実施形態によると、試験液３９９はキャパシタ誘電体と接触する。 次に第４図を参照すると、本発明により検討されるＩＳＦＥＴおよび保護回路 の構造をシリコン基板上４００にどのように実装することができるかを示す図が 示されている。 第４図には、硼素拡散Ｐ＋領域のうちの２つの領域４０１および４０２が、そ れぞれ図のＩＳＦＥＴのソースとドレインの両方として機能する様子が図示され ている。領域４０１および４０２は、第２図に図示されている保護ツェナー・ダ イオードの陽極としても機能する。第４図に図示されている他の２つの硼素拡散 Ｐ＋領域（領域４０３および４０４）は、第２図に図示されている双方向ツェナ ーおよび単方向ツェナーの両方の陽極として機能する。 ツェナーの陰極すなわち裏面は、燐拡散Ｎ領域４０５および４０６によって実 現される。Ｎ領域のドーパント表面濃度および接合深さの選択によって、ツェナ ー破壊電圧が決まる。ＩＳＦＥＴのソース、ドレイン、および基板の端子は、基 板の裏面に設けられる。 当業者は、以上で（第２図〜第４図を参照して）本発明の一形態によれば、液 体中のイオンを選択的に測定する装置が、（ａ）シリコン基板上に形成されたイ オン感応電界効果トランジスタ（ＩＳＦＥＴ）の形態の化学的感応イオン・セン サを含む測定回路（ＩＳＦＥＴは第４図に図示する基板上に形成することができ る）と、（ｂ）基板（第４図の例として示した）上に集積された（第２図を参照 しながら説明したタイプの）静電放電（ＥＳＤ）保護回路と、（ｃ）基板上に集 積され、保護回路と液体の間にインタフェースを設けるインタフェース手段とを 備え、インタフェース手段がＩＳＦＥＴと液体の間に直流漏れ電流の経路を開く ことなく液体との接触を実現することを特徴とすることを容易に理解するであろ う。 また、第３図〜第４図を参照すると、好ましい実施形態によれば、本発明は（ ａ）測定する液体（第３図に示す液体３９９など）と保護回路との間のインタフ ェースとして機能するキャパシタと、（ｂ）イオン感応電界効果トランジスタ（ ＩＳＦＥＴ）チップ（第４図に図示するチップなど）上に実装された前記保護回 路とを製作する工程であって、ＩＳＦＥＴチップが液体中のイオンを測定するた めに使用されることを特徴とし、チップが、シリコン基板（たとえば第３図の基 板３４０として図示されている）と、フィールド酸化膜層（第３図の３０２） と、少なくとも１つの化学障壁層（第３図の３０３）と、キャパシタを保護回路 に接続する拡散Ｐ＋領域（第３図の３０４）とを備えることをさらに特徴とし、 （ａ）フィールド酸化膜と少なくとも１つの化学障壁層内にビアを開くステップ と、（ｂ）チップ上に金属膜をスパッタ付着させてキャパシタの下部電極を作成 するステップと、（ｃ）ビアを通して膜を拡散Ｐ＋領域に接続するステップと、 （ｄ）キャパシタの誘電体として機能する金属膜の酸化膜を形成するステップと を含むことがわかるであろう。前記ステップはすべて本明細書で第３図を参照し ながら前述した。 以上、前述の目的のすべてを満たす方法、装置、およびチップ製作技法につい て詳述した。前述のように、以上の説明は単に例示と説明のために示したに過ぎ ないことを当業者は理解するであろう。以上の説明は網羅的であることや本発明 に開示されている厳密な形態に限定することを意図したものではなく、上記の教 示に照らせば多くの修正および変更が可能であることが明らかである。 本明細書に記載されている実施形態および例は、本発明の原理とその実際の応 用を最もわかりやすく説明し、それによって当業者が本発明を様々な実施形態に おいて、企図した特定の使用に適合させた様々な修正を加えて最も有効に利用す ることができるように示したものである。 したがって、上記に鑑みて、本明細書に付された請求の範囲はそのようなすべ ての修正および変更を含めることを意図したものであり、それらは本発明の真の 範囲および精神の範囲に含まれる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ， ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ， ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＳ，ＵＺ， ＶＮ (72)発明者 フォーゲル，ジョン・ディ アメリカ合衆国 19473 ペンシルヴェニ ア州・シュウェンクスヴィル・ラーソン ロード・1038 (72)発明者 シルバーソーン，スペンサー・ダブリュ アメリカ合衆国 18944 ペンシルヴェニ ア州・パーカシー・ハーベスト レイン・ 34

Claims (1)

1. 【特許請求の範囲】 １．液体中のイオンを選択的に測定する装置であって、 （ａ）シリコン基板上に形成されたイオン感応電界効果トランジスタ（ＩＳＦ ＥＴ）の形態の化学的に感知するイオン・センサを含む測定回路と、 （ｂ）前記基板上に集積された静電放電（ＥＳＤ）保護回路と、 （ｃ）前記基板上に集積され、前記保護回路と前記液体との間にインタフェー スを形成するインタフェース手段と を備え、前記インタフェース手段がＩＳＦＥＴと前記液体との間に直流漏れ電流 の経路を開くことなく前記液体との接点を行うことを特徴とする装置。 ２．前記インタフェース手段がキャパシタ構造体をさらに備えることを特徴とす る請求項１に記載の装置。 ３．前記キャパシタ構造体が、 （ａ）前記保護回路と電気的に接触する電極と、 （ｂ）前記電極および被測定液体と接触するキャパシタ誘電体とをさらに備え ることを特徴とする請求項２に記載の装置。 ４．前記電極が金属膜であることを特徴とする請求項３に記載の装置。 ５．前記キャパシタ誘電体が前記金属膜の酸化物であることを特徴とする請求項 ３に記載の装置。 ６．前記保護回路が、 （ａ）前記インタフェース手段と前記ＩＳＦＥＴのソースとの間の第１の双方 向ツェナー・ダイオードと、 （ｂ）前記インタフェース手段と前記ＩＳＦＥＴのドレインとの間の第２の双 方向ツェナー・ダイオードと、 （ｃ）前記インタフェース手段と前記基板との間の単方向ツェナー・ダイオー ドとをさらに備える請求項１に記載の装置。 ７．前記インタフェース手段がキャパシタ構造体をさらに備えることを特徴とす る請求項６に記載の装置。 ８．液体中のイオンの活量を測定するために使用するイオン感応電界効果トラン ジスタ（ＩＳＦＥＴ）ベースの測定装置に静電放電（ＥＳＤ）保護を与える装置 であって、 （ａ１）前記ＩＳＦＥＴのソースに結合された第１の双方向ツェナー・ダイ オードと、 （ａ２）前記ＩＳＦＥＴのドレインに結合された第２の双方向ツェナー・ダ イオードと、 （ａ３）前記基板に結合された単方向ツェナー・ダイオードと を有する（ａ）シリコン基板上に製作されたＥＳＤ保護回路と、 （ｂ）ＩＳＦＥＴと前記液体との間に直流漏れ電流の経路を開くことなく前記保 護回路と前記液体との間にインタフェースを形成する、前記基板上に前記ＥＳＤ 保護回路と共に集積されたインタフェース手段と を備える装置。 ９．前記インタフェース手段が前記第１の双方向ツェナー・ダイオード、前記第 ２の双方向ツェナー・ダイオード、および前記単方向ツェナー・ダイオードのそ れぞれと直列に接続されていることを特徴とする請求項８に記載の装置。 １０．液体試料中のイオンの活量を測定するために使用するイオン感応電界効果 トランジスタ（ＩＳＦＥＴ）ベースのセンサ・チップに静電放電（ＥＳＤ）保護 を形成する装置であって、 （ａ）ＥＳＤ現象の結果として前記液体試料中に蓄積された電荷を前記ＩＳＦ ＥＴのソース、ドレイン、および基板に移動させる手段と、 （ｂ）ＩＳＦＥＴと前記液体の間に直流漏れ電流の経路を開くことなく前記保 護回路と前記液体との間にインタフェースを形成する、前記チップ上に前記電荷 移動手段と共に集積されたインタフェース手段と を備える装置。 １１．前記インタフェース手段がキャパシタ構造体をさらに備えることを特徴と する請求項１０に記載の装置。 １２．イオン感応電界効果トランジスタ（ＩＳＦＥＴ）ベースのイオン選択電極 に静電放電（ＥＳＤ）保護を与える方法であって、 （ａ）シリコン・チップ上にＩＳＦＥＴ回路を形成するステップと、 （ｂ）前記ＩＳＦＥＴが形成されている前記チップ上に保護回路を集積するス テップと、 （ｃ）ＩＳＦＥＴと前記液体との間に直流漏れ電流の経路を開くことなく前記 液体との接点を行う、前記保護回路と前記液体との間のインタフェースを前記チ ップ上に集積するステップとを含む方法。 １３．前記チップ上に集積されたインタフェースがキャパシタ構造体であること を特徴とする請求項１２に記載の方法。 １４．シリコン基板と、フィールド酸化膜層と、少なくとも１つの化学障壁層と 、キャパシタを保護回路に接続する拡散Ｐ＋領域とを有するイオン感応電界効果 トランジスタ（ＩＳＦＥＴ）チップが液体中のイオンを測定するために使用され る際に、被測定液体と前記ＩＳＦＥＴチップに組み込まれた前記保護回路との間 のインタフェースとして機能するキャパシタを製作する方法であって、 （ａ）前記フィールド酸化膜と前記少なくとも１つの化学障壁層の中にビアを 開けるステップと、 （ｂ）前記チップ上に金属膜をスパッタ付着させて前記キャパシタの下部電極 を作成するステップと、 （ｃ）前記ビアを通して前記膜を前記拡散Ｐ＋領域に接続するステップと、 （ｄ）前記キャパシタの誘電体として機能するように前記金属膜の酸化膜を形 成するステップと を含む方法。 １５．酸化膜を形成する前記ステップが前記金属膜を化学酸化させることによっ て行われることを特徴とする請求項１４に記載の方法。 １６．酸化膜を形成する前記ステップが前記金属膜を陽極酸化させることによっ て行われることをさらに特徴とする請求項１４に記載の方法。 １７．液体試料中のイオンの活量を測定するために使用するイオン感応電界効果 トランジスタ（ＩＳＦＥＴ）ベースのセンサ・チップに静電放電（ＥＳＤ）保護 を与える方法であって、 （ａ）ＥＳＤ現象中に前記試料中に電荷を蓄積するステップと、 （ｂ）前記ＥＳＤ現象の結果として前記液体試料中に蓄積された電荷を同時に ＩＳＦＥＴのソース、ドレイン、および基板に移動させるステップと を含む方法。 １８．液体試料中のイオンの活量を測定するために使用するイオン感応電界効果 トランジスタ（ＩＳＦＥＴ）ベースのセンサ・チップに静電放電（ＥＳＤ）保護 を与える装置であって、 （ａ）ＥＳＤ現象中に前記試料中に電荷を蓄積する手段と、 （ｂ）前記ＥＳＤ現象の結果として、前記液体試料中に蓄積された電荷をＩＳ ＦＥＴのソース、ドレイン、および基板に移動させる手段と を備える装置。 １９．電荷を蓄積する前記手段と電荷を移動させる前記手段が前記チップ上に集 積されていることを特徴とする請求項１８に記載の装置。