JP2008541460A - シリコン基板内のビアを封止する材料及び方法 - Google Patents
シリコン基板内のビアを封止する材料及び方法 Download PDFInfo
- Publication number
- JP2008541460A JP2008541460A JP2008511413A JP2008511413A JP2008541460A JP 2008541460 A JP2008541460 A JP 2008541460A JP 2008511413 A JP2008511413 A JP 2008511413A JP 2008511413 A JP2008511413 A JP 2008511413A JP 2008541460 A JP2008541460 A JP 2008541460A
- Authority
- JP
- Japan
- Prior art keywords
- polymeric material
- semiconductor chip
- sealing
- polyimide
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 無溶剤で低粘度の高温安定性高分子又は低粘度の高固形分含有量高分子溶液を用いてビアを封止する方法であって、ここで高分子材料は上昇された温度でビア内に含浸する方法が提供される。上昇された温度で、典型的には高分子材料を液化するのに十分に高い温度で高分子材料を塗布するために、チャンバが導入される。高分子材料は、ポンプ、ピストン、又はチャンバ内で維持される真空による力の下で、加熱された供給ラインを通って導入される。
【選択図】 図9
Description
12:Marimid(登録商標)層
100:ペースト充填ビア、シリコン・ウエーハ
200:ポリイミド溶液、ポリマー封止キャップ
300:ペースト充填ビア、ペースト
310:構造体
320:複合体、ポリイミド・シール
350:ビア
400:固体金属、BEOL
500:底部シール
605:一次熱源
600:機械式チャック
610:供給管
620:ボウル
625:接点
630:供給チャンバ
635:ピン
640:バルブ
650:チャンバ
670:出力ポート
690:支持回転軸
Claims (28)
- 基板と、
少なくとも1つの半導体チップと、
少なくとも1つの露出端部とその中に充填された多孔質材料とを有する、前記基板内の少なくとも1つの電気伝導性ビアと、
前記少なくとも1つの電気伝導性ビアの前記多孔質材料を封止するシーラントと、
を含む、半導体チップ・パッケージ組立体。 - 前記シーラントが高分子材料を含む、請求項1に記載の半導体チップ・パッケージ組立体。
- 前記高分子材料が、ポリイミド材料又は高い熱安定性の熱硬化性材料を含む、請求項2に記載の半導体チップ・パッケージ組立体。
- 前記高分子材料が、ポリイミド前駆体溶液を含む、請求項2に記載の半導体チップ・パッケージ組立体。
- 前記ポリイミド前駆体溶液が、高濃度の固形分を含み、1cPから150cPまでの粘度を有する、請求項4に記載の半導体チップ・パッケージ組立体。
- 前記ポリイミド材料が、その前駆体状態において低粘度及び低融点のニートな熱硬化性材料である、請求項3に記載の半導体チップ・パッケージ組立体。
- 前記熱安定性の熱硬化性材料が、Matrimid(登録商標)、PMDA‐ODA、BPDA‐PDA、又はPI2562を含む、請求項3に記載の半導体チップ・パッケージ組立体。
- 前記シーラントが堆積された銅被覆を含む、請求項1に記載の半導体チップ・パッケージ組立体。
- 半導体チップ・パッケージ組立体内の半導体基板内の、上端部及び下端部を有するビアを封止する方法であって、高分子材料の含浸が上昇された温度で行われるように前記高分子材料で前記ビアの前記上端部を封止するステップを含む方法。
- 前記基板を薄くして前記ビアの前記下端部を露出させるステップと、前記高分子材料を用いて前記ビアの前記下端部を封止するステップとをさらに含む、請求項9に記載の方法。
- 前記高分子材料が無溶剤で低粘度の高温安定性高分子を含む、請求項9に記載の方法。
- 導電性成分を有する多孔質複合ペースト材料で前記ビアを充填するステップと、前記ビアを焼結して、前記ペースト材料の前記導電性成分を稠密化するステップとを含む、請求項9に記載の方法。
- 前記高分子材料が、ポリイミド材料又は高い熱安定性の熱硬化性材料を含む、請求項9に記載の方法。
- 前記高分子材料が、ポリイミド前駆体溶液を含む、請求項9に記載の方法。
- 前記ポリイミド前駆体溶液が、高濃度の固形分を含み、1cPから150cPまでの粘度を有する、請求項14に記載の方法。
- 前記ポリイミド材料が、その前駆体状態において低粘度及び低い融点のニートな熱硬化性材料である、請求項13に記載の方法。
- 前記熱安定性の熱硬化性材料が、Matrimid(登録商標)、PMDA‐ODA、BPDA‐PDA、又はPI2562を含む、請求項13に記載の方法。
- 前記ビアの前記上端部を、前記ビアを含浸するために低い粘度を有する高固形分含有量の高分子溶液で封止するステップをさらに含む、請求項9に記載の方法。
- 半導体基板内のペースト充填されたビアにシーラント材料を塗布するときの周囲条件を制御するための装置であって、
高分子材料を液化することができる温度まで加熱するための熱的に密閉されたチャンバと、
前記チャンバの温度で前記高分子材料を送達するための熱的に隔離された供給管と、
前記高分子材料の流動を可能にする前記供給管内のバルブと、
前記チャンバ内への前記高分子材料の流入を制御する供給ノズルと、
前記基板を取り付け、且つ保持するようにされた機械式チャックであって、抵抗加熱又は放射加熱される機械式チャックと、
を含む装置。 - 前記バルブが開いているときに前記高分子材料が減圧下で前記供給管を通って前記供給チャンバに流入するように、前記チャンバと流体連通している真空ポンプを含む、請求項19に記載の装置。
- 前記供給管を通り前記チャンバ内へと流入する高分子材料の流れを促進するためのポンプ又はピストンのいずれかを含む、請求項19に記載の装置。
- 前記基板を固定するために前記機械式チャックに取り付けられた接続ピンを含む、請求項19に記載の装置。
- 基板内のペースト充填されたビアを封止する方法であって、
液化温度まで高分子材料を加熱するステップと、
前記液化温度又はそれに近い温度に保たれたチャンバに供給管を通じて前記加熱された高分子材料を供給するステップと、
前記高分子材料を前記ビアの上部に塗布し、それによって上部封止面で該ビアを含浸するステップと、
を含む方法。 - 前記高分子材料が無溶剤で低粘度の高温安定性高分子を含む、請求項23に記載の方法。
- 前記高分子材料の塗布ステップに先立って、導電性成分を有する多孔質複合ペースト材料で前記ビアを充填するステップと、前記ビアを焼結して、前記ペースト材料の前記導電性成分を稠密化するステップとを含む、請求項23に記載の方法。
- 前記高分子材料が、ポリイミド材料又は高い熱安定性の熱硬化性材料を含む、請求項23に記載の方法。
- 前記高分子材料が、ポリイミド前駆体溶液を含む、請求項23に記載の方法。
- 前記高分子材料を塗布するステップが、前記ビアの上部に数十マイクロメートルの厚さの高分子層を形成するステップを含む、請求項23に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/908,480 US7199450B2 (en) | 2005-05-13 | 2005-05-13 | Materials and method to seal vias in silicon substrates |
PCT/US2006/018458 WO2006124607A2 (en) | 2005-05-13 | 2006-05-12 | Materials and method to seal vias in silicon substrates |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008541460A true JP2008541460A (ja) | 2008-11-20 |
JP2008541460A5 JP2008541460A5 (ja) | 2009-07-23 |
JP4563483B2 JP4563483B2 (ja) | 2010-10-13 |
Family
ID=37418363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008511413A Expired - Fee Related JP4563483B2 (ja) | 2005-05-13 | 2006-05-12 | 半導体チップ・パッケージ組立体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7199450B2 (ja) |
EP (1) | EP1883961A4 (ja) |
JP (1) | JP4563483B2 (ja) |
CN (1) | CN101176203B (ja) |
TW (1) | TWI406365B (ja) |
WO (1) | WO2006124607A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090083977A1 (en) * | 2007-09-28 | 2009-04-02 | Andre Hanke | Method for Filling Via Holes in Semiconductor Substrates |
US9666514B2 (en) | 2015-04-14 | 2017-05-30 | Invensas Corporation | High performance compliant substrate |
EP3542395A4 (en) * | 2016-11-18 | 2020-06-17 | Samtec, Inc. | FILLING MATERIALS AND METHODS FOR FILLING THROUGH HOLES OF A SUBSTRATE |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02106956A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH05198697A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法 |
US5904502A (en) * | 1997-09-04 | 1999-05-18 | International Business Machines Corporation | Multiple 3-dimensional semiconductor device processing method and apparatus |
JP2002260444A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
JP2003309261A (ja) * | 2002-04-17 | 2003-10-31 | Toshiba Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4126758A (en) * | 1973-12-03 | 1978-11-21 | Raychem Corporation | Method for sealing integrated circuit components with heat recoverable cap and resulting package |
US5139851A (en) * | 1988-03-11 | 1992-08-18 | International Business Machines Corporation | Low dielectric composite substrate |
US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
US5998292A (en) * | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
US6100114A (en) * | 1998-08-10 | 2000-08-08 | International Business Machines Corporation | Encapsulation of solder bumps and solder connections |
US6555762B2 (en) * | 1999-07-01 | 2003-04-29 | International Business Machines Corporation | Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition |
US6593644B2 (en) * | 2001-04-19 | 2003-07-15 | International Business Machines Corporation | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face |
-
2005
- 2005-05-13 US US10/908,480 patent/US7199450B2/en active Active
-
2006
- 2006-05-05 TW TW095116152A patent/TWI406365B/zh active
- 2006-05-12 JP JP2008511413A patent/JP4563483B2/ja not_active Expired - Fee Related
- 2006-05-12 CN CN2006800162315A patent/CN101176203B/zh active Active
- 2006-05-12 WO PCT/US2006/018458 patent/WO2006124607A2/en active Application Filing
- 2006-05-12 EP EP06759690A patent/EP1883961A4/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02106956A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH05198697A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法 |
US5904502A (en) * | 1997-09-04 | 1999-05-18 | International Business Machines Corporation | Multiple 3-dimensional semiconductor device processing method and apparatus |
JP2002260444A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
JP2003309261A (ja) * | 2002-04-17 | 2003-10-31 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4563483B2 (ja) | 2010-10-13 |
US7199450B2 (en) | 2007-04-03 |
WO2006124607A2 (en) | 2006-11-23 |
EP1883961A2 (en) | 2008-02-06 |
WO2006124607A3 (en) | 2007-04-12 |
CN101176203A (zh) | 2008-05-07 |
EP1883961A4 (en) | 2012-12-05 |
CN101176203B (zh) | 2011-02-09 |
US20060255480A1 (en) | 2006-11-16 |
TW200707674A (en) | 2007-02-16 |
TWI406365B (zh) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7276787B2 (en) | Silicon chip carrier with conductive through-vias and method for fabricating same | |
US6235624B1 (en) | Paste connection plug, burying method, and semiconductor device manufacturing method | |
US10849240B2 (en) | Contact structures with porous networks for solder connections, and methods of fabricating same | |
US4880684A (en) | Sealing and stress relief layers and use thereof | |
EP2201600B1 (en) | Method for producing through-substrate vias | |
TWI377651B (en) | A suspension for filling via holes in silicon and method for making the same | |
CN102883991A (zh) | 灵敏的微米系统和纳米系统的连接方法 | |
US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
JP4563483B2 (ja) | 半導体チップ・パッケージ組立体 | |
TW201519465A (zh) | 由金屬膏所形成之太陽能電池接觸結構 | |
US8492242B2 (en) | Dry flux bonding device and method | |
JP2011054907A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
TWI659508B (zh) | 貫通孔的密封構造及密封方法,以及用以密封貫通孔的轉印基板 | |
Suni et al. | Wafer-level AuSn and CuSn bonding for MEMS encapsulation | |
EP4324020A1 (fr) | Procédé de fabrication d'une structure multicouche | |
US11749639B2 (en) | Die-substrate assemblies having sinter-bonded backside via structures and associated fabrication methods | |
JP2021170587A (ja) | 樹脂含浸方法、波長変換モジュールの製造方法及び波長変換モジュール | |
US20230137460A1 (en) | Method for producing a via in a carrier layer produced from a ceramic and carrier layer having a via | |
KR100485555B1 (ko) | 반도체 기판 상으로의 공중 금속 배선의 형성 방법 | |
US20230005834A1 (en) | Electrically conductive vias and methods for producing same | |
CN205773305U (zh) | 适用于射频mems器件应用的横向互连低温圆片级封装结构 | |
JP2016145136A (ja) | 混合粒子、混合粒子を含むスラリー、および接合体 | |
CN117581334A (zh) | 用于填充半导体组件的背侧空穴的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090220 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090508 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4563483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |