CN101176203B - 密封硅衬底中的过孔的材料和方法 - Google Patents

密封硅衬底中的过孔的材料和方法 Download PDF

Info

Publication number
CN101176203B
CN101176203B CN2006800162315A CN200680016231A CN101176203B CN 101176203 B CN101176203 B CN 101176203B CN 2006800162315 A CN2006800162315 A CN 2006800162315A CN 200680016231 A CN200680016231 A CN 200680016231A CN 101176203 B CN101176203 B CN 101176203B
Authority
CN
China
Prior art keywords
via hole
polymeric material
record
paste
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800162315A
Other languages
English (en)
Other versions
CN101176203A (zh
Inventor
约汉·A.·卡塞伊
迈克尔·伯格
莉娜·P.·布奇沃尔特
多纳尔德·F.·卡纳佩利
雷蒙德·R.·霍顿
阿努莱格·简恩
埃里克·D.·皮尔菲克托
詹姆斯·A.·托尔尼罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101176203A publication Critical patent/CN101176203A/zh
Application granted granted Critical
Publication of CN101176203B publication Critical patent/CN101176203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

利用无溶剂的、低粘滞度的、高度温度稳定的聚合物或者低粘滞度的高固体成份聚合物溶液来密封过孔，其中聚合材料在提高的温度下被注入过孔(100)。提供供给室(630)以在提高的温度下处理聚合材料，典型地足够高至使聚合材料液化的温度下。聚合材料经加热的供给管在来自泵、活塞或者保持在所述供给室内的真空的力量作用下被导入。

Description

密封硅衬底中的过孔的材料和方法 
技术领域
本发明涉及集成电路，特别涉及用于安装和封装多个集成电路芯片和/或其他器件的基于半导体或者玻璃衬底的载体。 
背景技术
利用目前现有的工艺很难得到在用于封装用途的硅衬底中的深的过孔(via)的形成和金属化。障碍之一在于用于封装用途的过孔的尺寸要求，通常大于用于VLSI器件中的过孔。在过孔的金属化后，大尺寸的过孔会在周围结构内造成高的热-机械应力。硅中的过孔的金属化通常利用例如等离子气相淀积(PVD)、等离子增强化学气相淀积(PECVD)、化学镀之类的金属淀积获得，或者利用这些技术的组合获得。得到的过孔利用实质上纯的金属或者金属合金进行金属化。金属的较高的热膨胀系数(CTE)和较高的弹性模量导致过孔和周围硅内的高的热-机械应力。高的应力水平会在周围的硅内形成裂缝和/或导致过孔金属/硅界面处的界面失效。 
解决这个问题的方法之一为利用较低CTE的合成材料填充过孔。利用合成材料填充硅中的过孔的孔包括制造合成膏剂或者悬浮液，然后利用膏剂/悬浮液填充过孔。需要烧结步骤以使合成过孔的导电成分“稠密化”。由于合成膏剂或悬浮液由颗粒构成，不可能对过孔进行彻底、坚实的填充。通常，合成膏剂填充的过孔的孔隙率约为40％至50％。这意味着过孔会在其小孔网络中留存液体和污染物。留存的材料最终会释气并在随后的工艺步骤中挥发，产生严重的问题。这样就需要一种对过孔的多孔性进行密封方法以防止液体和污染物的进入。此外，密封的过孔必须能够承受用于制造半导体载体以及芯片贴装所需的所有下游工艺。图1给出了膏剂填充的过孔300在没有过 孔密封的覆盖式(blanket)金属化后碎裂的部分。结构310在后金属化期间产生高温偏移，其中液体渗入物携带膏剂成分被挥发，膏剂成分然后在高温偏移过程中固化在表面上。 
发明内容
鉴于现有技术的问题和缺陷，本发明的目的在于提供一种利用无溶剂的、低孔隙率的、高度温度稳定的聚合物来密封过孔的方法。 
本发明的目的在于密封硅结构中的多孔的过孔。 
本发明的另一目的在于提供一种向硅衬底内的膏剂填充的深的过孔注入低孔隙率的高固体成份聚合物溶液的方法。 
本发明的再一目的在于为多孔的过孔提供一种可渗入过孔结构的小孔中的密封溶液。 
本发明的另一目的在于为多孔的过孔提供一种能够承受高于360℃的加工温度的密封溶液。 
本发明的又一目的在于为多孔的过孔提供一种与低CTE过孔材料、硅、过孔内衬材料具有良好的粘着特性的密封溶液。 
本发明的其他目的和优点通过本说明书而变得部分地明显和部分地清晰。 
以上以及其他目的对于本领域技术人员是明显的，并在本发明中得以实现，本发明提供一种半导体芯片封装组件，包括：衬底；至少一个半导体芯片；在所述衬底中的至少一个导电过孔，所述导电过孔具有至少一个露出端和填入其中的多孔材料；和密封所述至少一个导电过孔处的所述多孔材料的密封剂。所述密封剂包括聚合材料。所述聚合材料包括聚酰亚胺材料或者高度热稳定的热固材料。所述聚合材料还可以包括聚酰亚胺前体溶液。所述聚酰亚胺前体溶液包括具有约1cP至约150cP的粘滞度的高百分比浓度的固体。聚酰亚胺材料是在其前体态下具有低粘滞度和低熔点的纯的热固材料。所述热稳定的热固材料包括Matrimid
Figure 2006800162315_2
、PMDA-ODA、BPDA-PDA、或者PI2562。所述密封还可以包括淀积的铜涂层。 
在第二方面，本发明提供一种对在半导体芯片封装组件中的半导体衬底内的、具有顶端和底端的过孔进行密封的方法，包括：利用聚合材料密封所述过孔的所述顶端，以便在提高的温度下进行所述聚合材料的注入。该方法还包括减薄所述衬底以露出所述过孔的所述底端，和利用所述聚合材料密封所述过孔的所述底端。该方法还可以包括利用包括无溶剂的、低粘滞度的、高度温度稳定的聚合物的所述聚合材料密封所述过孔的所述顶端。该方法还可以包括利用具有导电成分的多孔的合成膏剂材料填充所述过孔，和烧结所述过孔以使所述膏剂材料的所述导电成分稠密化。该方法还包括利用高固体成份的聚合物溶液密封所述过孔的所述顶端，所述聚合物溶液具有低粘滞度以注入所述过孔。 
在第三方面，本发明提供一种用于在对半导体衬底内的被膏剂填充的过孔施加密封剂材料时控制周围环境条件的装置，该装置包括：热包封的供给室，用于加热到能够使聚合材料液化的温度；热隔离的供给管，用于在接近所述供给室的温度下输送所述聚合材料；在所述供给管中的阀，用于允许聚合材料流过；供给喷嘴，用于控制所述聚合材料流入所述供给室；适用于安装和支撑所述衬底的机械卡盘，所述卡盘被电阻加热或者辐射加热。该装置包括与所述供给室成流体连通的真空泵，以便当所述阀打开时，所述聚合材料在真空压力下流经所述供给管进入所述供给室。该装置还可以包括泵或者活塞以推动聚合材料流经所述供给管进入所述供给室。 
在第四方面，本发明提供一种密封衬底内的被膏剂填充了的过孔的方法，包括：将聚合材料加热至液化温度；经供给管供给所述加热后的聚合材料进入保持在或者接近所述液化温度的供给室；在所述过孔的顶部施加所述聚合材料，从而注入具有被顶部密封的表面的所述过孔。该方法还包括利用所述聚合材料密封过孔，所述聚合材料包括无溶剂的、低粘滞度的、高度热稳定的聚合物。此外，该方法还可以包括在施加所述聚合材料之前利用具有导电成分的多孔的合成膏剂材料填充所述过孔，和烧结所述过孔以将所述膏剂材料的所述导电成 分稠密化。 
附图说明
本发明的特征被确信是新颖的，本发明的要素的特征在所附的权利要求中具体提出。附图仅用于说明的目的，未按比例画出。但发明本身的组织和操作方法，可通过参考所述详细说明并结合附图得到最佳的理解，其中： 
图1给出了无过孔密封的覆盖式金属化后被膏剂填充的过孔的碎裂部分。 
图2给出了Matrimid密封的多孔的过孔。 
图3给出了膏剂填充的过孔，使用无溶剂的、低粘滞度的聚酰亚胺密封。 
图4给出了图3中的深的膏剂填充的过孔内的染料曝光的低粘滞度聚酰亚胺密封的荧光显微图像。 
图5给出了固化和化学机械加工后的聚酰亚胺溶液密封的过孔的自上而下的视图。 
图6给出了以本发明的方式密封的、内衬固体金属并以聚酰亚胺溶液密封的膏剂填充的过孔。 
图7给出了图6中的样本的亮场和荧光显微图像。 
图8为在膏剂填充的过孔底部研磨并在顶部和底部密封的硅晶片的示意图。 
图9给出了利用封闭系统中的加热了的晶片旋转装置施加热的、低粘滞度材料的装置，该装置允许控制环境中的压力。 
图10给出了作为密封剂的厚铜涂层。 
具体实施方式
在对本发明的优选实施方式的说明中，将参考图1-10，其中相似的附图标记代表本发明的相似特征。可以理解，本发明不仅限于图中所给出的内容。 
本发明涉及具有深穿通的过孔的硅载体。硅载体通常用于将不同工艺的多个芯片结合起来，使它们看上去如同一个芯片。然后该封装通过深穿通的过孔通过硅载体被结合在具有电气连接的二级封装上。 
根据以下因素选择用于膏剂密封的过孔的密封材料：a)以数十微米深的量级密封过孔的顶层的能力；b)对膏剂的良好的粘着特性；c)过孔侧壁金属化；d)固体含量的百分比；e)机械特性；f)良好的热稳定性；g)良好的化学机械抛光特性。 
在第一实施方式中，本发明提供了一种使用高度温度稳定的材料密封过孔的方法，该高度温度稳定的材料例如聚酰胺-胺型聚合物(Polyamidoamine)材料，即Matrimid
Figure 2006800162315_4
或者其他类似材料。该材料可加热使用或与20％至50％程度的浓度的n-甲基-2-吡咯烷酮(n-methyl-2-pyrollidone；NPM)混合使用。当与NMP一起使用时，溶液可在室温下真空注入多孔结构而NMP随后蒸发。推荐的材料然后暴露在其熔点下，该熔点在Matrimid
Figure 2006800162315_5
或其他类似材料的情形中为130℃至150℃，使其熔化并获得比水低的粘滞度。这将促进材料的回流以及对多孔网络的额外渗入。可以使用聚酰亚胺前体以允许更高的固体含量，同时仍然保持相当低的粘滞度。聚酰亚胺前体的一类是PI2562型材料。 
在固化之前，材料的热塑行为对于获得多孔网络的稠密、气密的密封是重要的。Matrimid和类似材料的固化可以通过将材料在130℃至150℃下保持一小时、然后在330℃下进行额外固化来获得，。 
表I列出了一些符合这些要求的聚酰亚胺材料的特性。对于可以使用的这些材料的类型并无限制，表I列出的材料并非包括以该方式使用的所有种类的可能材料。 
表I 
Figure DEST_PATH_GA20171767200680016231501D00011
这些类型的低粘滞度材料可在环境压力下热施加在衬底上，据此促进了过孔的密封。图2给出了 
Figure DEST_PATH_GA20171767200680016231501D00012
密封的多孔的过孔10。 层12的渗入深度被控制在约70μm。优选地，渗入深度在数十微米量级。一旦被密封，过孔可被暴露于化学机械抛光(CMP)和金属镀敷工艺下，而加工溶剂不会进入原来的多孔的过孔。图3给出了膏剂填充的过孔100的一例，是利用无溶剂的、低粘滞度的聚酰亚胺密封的。施加聚酰亚胺使得其渗透顶部约70μm，并在膏剂300和聚酰亚胺之间形成深度大约为100μm的合成物320。图4给出了图3的膏剂填充的过孔300中的染料曝光的低粘滞度聚酰亚胺密封320的荧光显微图像。 
图5给出了固化和化学机械加工后的聚酰亚胺溶液密封的过孔350的自上而下的视图。图6给出了以本发明的方式密封得、内衬固体金属400并以聚酰亚胺溶液200密封的膏剂填充的过孔300。过孔然后被固化并受进行化学机械加工，得到与硅晶片100的主表面共面的聚酰亚胺层。 
图7给出了图6中的样本的亮场和荧光显微图像。在图7A中可看见聚合物密封盖200，呈高亮色彩。图7B证明了在化学机械加工后没有染料渗透进入树脂密封的过孔中。 
在另一个实施方式中，图8给出了在膏剂填充的过孔300底部被研磨了的硅晶圆100的示意图。膏剂填充的过孔300被聚酰亚胺溶液200顶部密封。在底部研磨后，过孔中的多孔膏剂在BEOL加工400在前侧结束后被暴露出来。然后，利用聚酰亚胺密封工艺对新从底部暴露的多孔膏剂进行密封，接着进行化学机械加工。这获得了底部密封500(过孔侧壁和底部金属化在图中未示出，而是可以在本实施方式中实施的常规工序)。另外，由于反应离子刻蚀滞后问题，并不总能够在过孔底部的内衬金属处形成密封，存在背面暴露过孔中多孔膏剂的可能性。 
在另一个实施方式中，利用封闭系统中的加热的晶片旋转装置，可以采用用于施加热的、低粘滞度材料的装置和方法，该晶片旋转装置允许控制环境中的压力，见图9所示。利用封闭于受控环境内的旋转装置，可以得到作为室的真空的功能的、溶液的不同深度的渗透。 
图9A给出了用于密封剂材料的受控周围环境应用工具的示意图。密封的供给室630被加热至所需温度以液化并降低所选择的聚酰亚胺的粘滞度。供给管610和供给喷嘴被热隔离以便将其温度控制得接近供给室的温度。支撑具有膏剂填充的深的过孔的晶片的机械卡盘600在室650内旋转并通过其支撑轴690被电阻加热或者由主热源605辐射加热。通过连接至真空泵的输出端口670可以得到用于增加渗透深度的降低的室压力。多余的材料被收集在卡盘下方的凹碗620内，该凹碗620也是可移除的。在管610上安装阀640以控制聚合物流至晶片的表面上。如果不利用室排空(真空)，可以需要泵装置(未示出)或者活塞结构(未示出)以使聚合物流至晶片表面上。 
图9B详细给出了图9A中的机械卡盘600的上表面。所示的机械卡盘600具有3个接触点625和一个销635以配合晶片的缺口并在施加聚合物期间将晶片支撑在合适的位置。接触点和销均延伸至卡盘600表面上方至大约等于所用晶片厚度的高度。 
作为一种替代聚合物密封剂的方法，图10给出了厚的铜涂层作为密封剂的情形。该涂层利用等离子喷射淀积技术导入，尽管其他淀积方法也可以使用，但方法不限于任何特定淀积方法。图10A给出了 由喷射铜密封的过孔曝光的荧光染料的亮场图像。图10B是通过荧光光线显示的图10A的过孔的荧光显微图像，其中染料完全渗透进入了整个过孔中。 
尽管对本发明结合具体优选实施方式进行了详细说明，但对于本领域技术人员而言，根据前述说明，很多替代、修正或者改变是明显的。因此可理解的是，所附的权利要求包含任何这样的替换、修正或者改变，它们都落入本发明的范畴和主旨之内。 

Claims (28)

1.一种半导体芯片封装组件，包括：
衬底；
至少一个半导体芯片；
在所述衬底中的至少一个导电过孔，所述导电过孔具有至少一个露出端和填入其中的多孔材料；和
回流并渗入所述至少一个导电过孔的所述多孔材料中、并密封所述多孔材料的密封剂。
2.权利要求1中记载的半导体芯片封装组件，其中，
所述密封剂包括聚合材料。
3.权利要求2中记载的半导体芯片封装组件，其中，
所述聚合材料包括聚酰亚胺材料或者热稳定的热固材料。
4.权利要求2中记载的半导体芯片封装组件，其中，
所述聚合材料包括聚酰亚胺前体溶液。
5.权利要求4中记载的半导体芯片封装组件，其中，
所述聚酰亚胺前体溶液的粘滞度为约1cP至约150cP。
6.权利要求3中记载的半导体芯片封装组件，其中，
所述热稳定的热固材料包括
Figure FA20171767200680016231501C00011
PMDA-ODA、BPDA-PDA、或者PI2562。
7.权利要求3中记载的半导体芯片封装组件，其中，所述热稳定的热固材料是纯固体的
Figure FA20171767200680016231501C00012
8.权利要求1中记载的半导体芯片封装组件，其中，
所述密封剂包括淀积的铜涂层。
9.一种对在半导体芯片封装组件中的半导体衬底内的、具有顶端和底端的过孔进行密封的方法，包括：
在提高的温度下使聚合材料回流并渗入所述过孔的所述顶端以密封所述过孔的所述顶端。
10.权利要求9中记载的方法，
还包括减薄所述衬底以露出所述过孔的所述底端，和利用所述聚合材料密封所述过孔的所述底端。
11.权利要求9中记载的方法，
还包括利用包括无溶剂的、低粘滞度的、高度温度稳定的聚合物的所述聚合材料密封所述过孔的所述顶端。
12.权利要求9中记载的方法，
包括利用具有导电成分的多孔的合成膏剂材料填充所述过孔；和烧结所述过孔以使所述膏剂材料的所述导电成分稠密化。
13.权利要求9中记载的方法，其中，
所述聚合材料包括聚酰亚胺材料或者高度热稳定的热固材料。
14.权利要求9中记载的方法，其中，
所述聚合材料包括聚酰亚胺前体溶液。
15.权利要求14中记载的方法，其中，
所述聚酰亚胺前体溶液包括具有约1cP至约150cP的粘滞度的高百分比浓度的固体。
16.权利要求13中记载的方法，其中，
所述聚酰亚胺材料是在其前体态下具有低粘滞度和低熔点的纯的热固材料。
17.权利要求13中记载的方法，其中，
所述热稳定的热固材料包括
Figure FA20171767200680016231501C00021
PMDA-ODA、BPDA-PDA或者PI2562。
18.权利要求9中记载的方法，
还包括利用高固体成份的聚合物溶液密封所述过孔的所述顶端，所述聚合物溶液具有低粘滞度以注入所述过孔。
19.一种用于在对半导体衬底内的被膏剂填充的过孔施加密封剂材料时控制周围环境条件的装置，该装置包括：
热包封的供给室，用于加热到能够使聚合材料液化的温度；
热隔离的供给管，用于在接近所述供给室的温度下输送所述聚合材料；
在所述供给管中的阀，用于允许聚合材料流过；
供给喷嘴，用于控制所述聚合材料流入所述供给室；
适用于安装和支撑所述衬底的机械卡盘，所述卡盘被电阻加热或者辐射加热，
其中，在所述供给室的温度下使液化了的所述聚合材料回流并渗入所述过孔的所述膏剂中以密封所述过孔的所述膏剂。
20.权利要求19中记载的装置，
包括与所述供给室成流体连通的真空泵，以便当所述阀打开时，所述聚合材料在真空压力下流经所述供给管进入所述供给室。
21.权利要求19中记载的装置，
包括泵或者活塞以推动聚合材料流经所述供给管进入所述供给室。
22.权利要求19中记载的装置，
包括附着在所述机械卡盘上以保护所述衬底的接触销。
23.一种密封衬底内的被膏剂填充了的过孔的方法，包括：
将聚合材料加热至液化温度；
经供给管供给所述加热后的聚合材料进入保持在或者接近所述液化温度的供给室；
在所述过孔的顶部施加所述聚合材料，从而使所述聚合材料回流并渗入具有被顶部密封的表面的所述过孔。
24.权利要求23中记载的方法，
还包括利用所述聚合材料密封所述过孔，所述聚合材料包括无溶剂的、低粘滞度的、高度热稳定的聚合物。
25.权利要求23中记载的方法，
包括在施加所述聚合材料之前利用具有导电成分的多孔的合成膏剂材料填充所述过孔，和烧结所述过孔以将所述膏剂材料的所述导电成分稠密化。
26.权利要求23中记载的方法，其中，
所述聚合材料包括聚酰亚胺材料或者高度热稳定的热固材料。
27.权利要求23中记载的方法，其中，
所述聚合材料包括聚酰亚胺前体溶液。
28.权利要求23中记载的方法，其中，
施加所述聚合材料的步骤包括在所述过孔的顶上形成约数十微米厚的聚合物层。
CN2006800162315A 2005-05-13 2006-05-12 密封硅衬底中的过孔的材料和方法 Active CN101176203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/908,480 US7199450B2 (en) 2005-05-13 2005-05-13 Materials and method to seal vias in silicon substrates
US10/908,480 2005-05-13
PCT/US2006/018458 WO2006124607A2 (en) 2005-05-13 2006-05-12 Materials and method to seal vias in silicon substrates

Publications (2)

Publication Number Publication Date
CN101176203A CN101176203A (zh) 2008-05-07
CN101176203B true CN101176203B (zh) 2011-02-09

Family

ID=37418363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800162315A Active CN101176203B (zh) 2005-05-13 2006-05-12 密封硅衬底中的过孔的材料和方法

Country Status (6)

Country Link
US (1) US7199450B2 (zh)
EP (1) EP1883961A4 (zh)
JP (1) JP4563483B2 (zh)
CN (1) CN101176203B (zh)
TW (1) TWI406365B (zh)
WO (1) WO2006124607A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
US9666514B2 (en) * 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
WO2018094177A1 (en) 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6740931B2 (en) * 2002-04-17 2004-05-25 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126758A (en) * 1973-12-03 1978-11-21 Raychem Corporation Method for sealing integrated circuit components with heat recoverable cap and resulting package
US5139851A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
JPH02106956A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体装置及びその製造方法
JPH05198697A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
US6100114A (en) * 1998-08-10 2000-08-08 International Business Machines Corporation Encapsulation of solder bumps and solder connections
US6555762B2 (en) * 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
JP4576728B2 (ja) * 2001-03-06 2010-11-10 ソニー株式会社 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法
US6593644B2 (en) 2001-04-19 2003-07-15 International Business Machines Corporation System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6740931B2 (en) * 2002-04-17 2004-05-25 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
TW200707674A (en) 2007-02-16
TWI406365B (zh) 2013-08-21
WO2006124607A3 (en) 2007-04-12
US20060255480A1 (en) 2006-11-16
US7199450B2 (en) 2007-04-03
CN101176203A (zh) 2008-05-07
EP1883961A4 (en) 2012-12-05
JP2008541460A (ja) 2008-11-20
WO2006124607A2 (en) 2006-11-23
JP4563483B2 (ja) 2010-10-13
EP1883961A2 (en) 2008-02-06

Similar Documents

Publication Publication Date Title
CN100378974C (zh) 散热器和使用了该散热器的半导体元件和半导体封装体
US5783867A (en) Repairable flip-chip undercoating assembly and method and material for same
Bai et al. Low-temperature sintered nanoscale silver as a novel semiconductor device-metallized substrate interconnect material
US6235624B1 (en) Paste connection plug, burying method, and semiconductor device manufacturing method
King et al. 3D stacking of chips with electrical and microfluidic I/O interconnects
US20160300991A1 (en) Wafer Level Packaging of Electronic Devices
CN101176203B (zh) 密封硅衬底中的过孔的材料和方法
US7338842B2 (en) Process for exposing solder bumps on an underfill coated semiconductor
KR20140016192A (ko) 표면 탑재 모듈을 위한 확산 장벽
KR20170041688A (ko) 웨이퍼 레벨 z-축 서멀 인터포저를 위한 광패턴화가능한 실리콘
CN101939379A (zh) 焊剂活化剂、粘接剂树脂组合物、粘接糊、粘接膜、半导体装置的制造方法以及半导体装置
US5574285A (en) Electromagnetic radiation detector and its production process
JP5911807B2 (ja) ｌｏｗ−ｋ誘電体含有半導体デバイスのためのアンダーフィルシーラントとして有用な硬化性樹脂組成物
KR20130033955A (ko) 반도체 기판, 전자 디바이스 및 그 제조방법
Syed-Khaja Diffusion soldering for the high-temperature packaging of power electronics
JP2002313841A (ja) フリップチップ実装方法
Greve et al. Microstructural evolution of transient liquid phase sinter joints in high temperature environmental conditions
DE102008040727A1 (de) Verfahren und Vorrichtung zur Ermittlung der Rotortemperatur einer permanenterregten Synchronmaschine
Ueno et al. Water vapor corrosion behavior of lutetium silicates at high temperature
Knechtel Glass frit wafer bonding
CN101553910B (zh) 密封材料以及使用该密封材料的安装方法
US11749639B2 (en) Die-substrate assemblies having sinter-bonded backside via structures and associated fabrication methods
Yukimaru et al. Encapsulation processes and materials for advanced package
US20060292740A1 (en) High Temperature Packaging for Electronic Components, Modules and Assemblies
CN205773305U (zh) 适用于射频mems器件应用的横向互连低温圆片级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant