CN205773305U - 适用于射频mems器件应用的横向互连低温圆片级封装结构 - Google Patents
适用于射频mems器件应用的横向互连低温圆片级封装结构 Download PDFInfo
- Publication number
- CN205773305U CN205773305U CN201620511313.8U CN201620511313U CN205773305U CN 205773305 U CN205773305 U CN 205773305U CN 201620511313 U CN201620511313 U CN 201620511313U CN 205773305 U CN205773305 U CN 205773305U
- Authority
- CN
- China
- Prior art keywords
- layer
- cover plate
- substrate
- applicable
- mems device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Micromachines (AREA)
Abstract
本实用新型涉及一种适用于射频MEMS器件应用的横向互连低温圆片级封装结构,包括有衬底,其特点是:衬底上方设置有盖板,盖板上设置有封装腔,盖板与衬底的接触端从上至下依次设置有粘附层、阻挡层、金属层、In层,衬底与盖板的接触端从下至上依次设置有粘附层、阻挡层、金属层,盖板与衬底的结合处的外围分布有密封组件,密封组件上连接有导通组件,衬底上分布有键合对准标记。由此,满足低温键合的需要,可实现低温封装,不会影响射频器件的正常使用。同时,通过密封组件与导通组件的相互配合,解决了引线横向互连的问题,封装还具有良好的机械强度与气密性。
Description
技术领域
本实用新型涉及一种封装结构,尤其涉及一种适用于射频MEMS器件应用的横向互连低温圆片级封装结构。
背景技术
通过微型化和高度集成来开发出具有新功能的元器件或微系统,从而形成一种新的技术产业领域是MEMS发展的主要目标,而MEMS封装对这一目标的实现起着决定性的作用。封装是决定商用MEMS体积、成本及可靠性的最为关键的技术。射频MEMS器件就是一种对封装性能要求极高的MEMS器件,是MEMS封装的关键领域之一。在射频MEMS器件中至少会用到一种金属(金或铝)作为结构材料,因此对射频器件的封装必须是低温封装;由于射频MEMS器件中包含有可动悬臂梁或者双端固支梁结构,容易受到外界环境中水汽及一些杂质的影响而发生粘连失效,所以针对射频MEMS芯片的封装必须是气密性的;由于MEMS器件要实现与外界信号的交互,因此封装也必须能实现与外界的电气连接。
目前,适用于MEMS封装的具有多种工艺,如硅-玻璃等材料的阳极键合工艺、金-硅等材料的共晶键合工艺、硅硅熔融键合工艺、等离子或化学试剂处理后的低温键合工艺、玻璃浆料键合工艺、环氧树脂粘接工艺等。阳极键合一般只限于硅-玻璃键合,键合温度通常为300~400℃,偏压通常为800~2000V,同时阳极键合对圆片的表面平整度要求很高,一般达到了纳米量级。虽然阳极键合具有十分良好的机械强度和气密性,但是键合所加的高电压及高温,会对射频器件造成严重的影响甚至导致芯片的失效。焊料焊接的工艺温度较低,常用的金属焊料由于具有较低的硬度能够有效缓和热应力。但是焊接工艺较大的塑性易导致焊接界面产生疲劳失效,回流焊工艺产生的气孔也无法保证真空封装的气密性。同时焊料添加的有机物质在焊接的过程中会释放到封装腔体内,气密性无法保证。
表面活化低温键合是利用化学方法使待键合硅表面活化处理,进而实现硅硅的低温键合。但表面活化低温键合工艺时间长(一般为几小时到几十小时),效率较低,退火温度高且易形成空洞,由于涉及表面处理,难以满足含图形电路和圆片键合的要求。粘接键合的介质层薄膜主要为有机材料(环氧树脂)、玻璃浆料等,但是有机物的易老化性和较差的热稳定性会造成器件性能的漂移,而玻璃浆料所使用的丝网印刷方法限制了结构的特征尺寸,造成封装成本的提高。
MEMS器件导线互连通常有两种方法,即纵向通孔型(TSV技术)和横向埋线型两种。TSV技术实现的垂直方式的导线互连技术虽然能大大提高引线的密度,但TSV技术的成本较高,对于引线密度要求不高的器件来说并没有太大优势,同时也造成了衬底材料较大的应力。横向引线互连的结构简单,成本相对较低,非常适用于射频MEMS器件的封装,但横向引线互连的封装材料必须是绝缘性的材料。有鉴于上述的缺陷,本设计人,积极加以研究创新,以期创设一种针对射频MEMS器件应用的横向互连低温圆片级封装方法,使其更具有产业上的利用价值。
进一步结合现有技术的缺陷来看,
1.现有技术中,低温封装易受待衬底材料的限制,如阳极键合封装工艺,其键合过程中要有钠离子迁移,通常只能用于硅-玻璃衬底间的键合;如表面活化低温键合封装工艺,通常只能实现硅-硅之间的直接键合封装。
2.现有技术中,低温封装工艺易受衬底表面的平整度的限制,如阳极键合,Au/Si共晶键合,硅硅键合等封装工艺,键合表面的平整度通常要求小于1um,这大大增加了工艺难度及工艺成本。
3.现有技术中,低温封装不易于图形化,如表面活化低温封装工艺。本发明中,键合线可以通过光刻形成图形掩模,利用薄膜沉积工艺形成Au、In金属薄膜及有机粘结剂材料,键合线线条均匀,键合界面不受图形的限制。
4.现有技术中,有机粘结剂键合封装工艺可以实现低温封装及引线的横向互连,但有机材料封装的强度及气密性均无法保证;采用金属封装时虽然可以保证封装的强度及气密性,但无法实现引线的横向互连,必须与通孔工艺相结合,这必然增加了封装的难度及封装成本。
有鉴于上述的缺陷,本设计人,积极加以研究创新,以期创设一种适用于射频MEMS器件应用的横向互连低温圆片级封装结构,使其更具有产业上的利用价值。
实用新型内容
为解决上述技术问题,本实用新型的目的是提供一种适用于射频MEMS器件应用的横向互连低温圆片级封装结构。
本实用新型的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,包括有衬底,其中:所述衬底上方设置有盖板,所述盖板上设置有封装腔,所述盖板与衬底的接触端从上至下依次设置有粘附层、阻挡层、金属层、In层,所述衬底与盖板的接触端从下至上依次设置有粘附层、阻挡层、金属层,所述盖板与衬底的结合处的外围分布有密封组件,所述密封组件上连接有导通组件,所述衬底上分布有键合对准标记。
进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述盖板为硅片盖板,或是为玻璃盖板,或是为GaN盖板,所述盖板上设置有封装腔预留槽。
更进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述封装腔的截面为矩形,或是为梯形。
更进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述粘附层为20至50nm厚度的Ti层,所述阻挡层为50至100nm厚度的Cu层,所述金属层为电镀式Au层,所述In层为电镀式In层。
更进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述电镀式In层上设置有Au沉积层。
更进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述键合对准标记的深度为2至5um。
更进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述密封组件为密封环,所述密封环上间隔分布有有机密封线与金属密封线。
更进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述有机密封线与金属密封线上设置有厚度为12um的BCB材料层。
再进一步地,上述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其中,所述导通组件为金属引线,包括有引线主体,所述引线主体的一端与密封环相连,所述引线主体的另一端设置有触头,所述触头与衬底相接触。
借由上述方案,本实用新型至少具有以下优点:
1、集成化的通过盖板、衬底、封装腔的相互配合,满足低温键合的需要,可实现低温封装,不会影响射频器件的正常使用。
2、通过密封组件与导通组件的相互配合,解决了引线横向互连的问题,同时封装还具有良好的机械强度与气密性。
3、采用Cu作为金In等温凝固反应的阻挡层材料,配合In层表层沉积的Au层,防止In表层被氧化。
4、密封环的构造可集中在盖板上,减少后续封装对衬底芯片的性能影响。
上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,并可依照说明书的内容予以实施,以下以本实用新型的较佳实施例并配合附图详细说明如后。
附图说明
图1是盖板、衬底结合示意图。
图2是适用于射频MEMS器件应用的横向互连低温圆片级封装结构的正面结构示意图。
图中各附图标记的含义如下。
1衬底 2盖板
3封装腔 4粘附层
5阻挡层 6金属层
7In层 8Au沉积层
9有机密封线 10金属密封线
11金属引线
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型,但不用来限制本实用新型的范围。
如图1至2的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,包括有衬底1,其与众不同之处在于:为了满足后续MEMS器件的正常应用,本实用新型在衬底1上方设置有盖板2,且盖板2上设置有封装腔3。考虑到射频器件的电性应用,盖板2与衬底1的接触端从上至下依次设置有粘附层4、阻挡层5、金属层6、In层7。与之对应的是,衬底1与盖板2的接触端从下至上依次设置有粘附层4、阻挡层5、金属层6。同时,盖板2与衬底1的结合处的外围分布有密封组件。并且,为了在实际使用器件保证拥有较佳的射频通讯效果,在密封组件上连接有导通组件。再者,考虑到加工制造的便利,在衬底1上分布有深度为2至5um键合对准标记。
结合本实用新型一较佳的实施方式来看,为了适应不同的应用需要,盖板2为硅片盖板2,或是为玻璃盖板2,或是为GaN盖板2均可。同时,在盖板2上设置有封装腔3预留槽,这便于后续腔体结构的制作成型,满足湿法腐蚀,或是干法腐蚀,或是激光烧结的实施需要。并且,结合实际制造来看,最终成型的封装腔3的截面为矩形,或是为梯形。
进一步来看,考虑到制造中Au/In等温凝固及有机材料在键合的过程中熔化成液体,使键合具有液态流动特性,采用的粘附层4为20至50nm厚度的Ti层。同时,阻挡层5为50至100nm厚度的Cu层,金属层6为电镀式Au层,In层7为电镀式In层7。并且,为了防止表层被氧化影响键合的效果,在电镀式In层7上设置有Au沉积层8。
再进一步来看,本实用新型采用的密封组件为密封环,密封环上间隔分布有有机密封线9与金属密封线10。同时,有机密封线9与金属密封线10上设置有厚度为12um的BCB材料层(图中未示出),保证后续的封装到位。
同时,本实用新型采用的导通组件为金属引线11,其包括有引线主体,引线主体的一端与密封环相连,引线主体的另一端设置有触头,触头与衬底1相接触。
通过上述的文字表述并结合附图可以看出,采用本实用新型后,拥有如下优点:
1、集成化的通过盖板、衬底、封装腔的相互配合,满足低温键合的需要,可实现低温封装,不会影响射频器件的正常使用。
2、通过密封组件与导通组件的相互配合,解决了引线横向互连的问题,同时封装还具有良好的机械强度与气密性。
3、采用Cu作为金In等温凝固反应的阻挡层材料,配合In层表层沉积的Au层,防止In表层被氧化。
4、密封环的构造可集中在盖板上,减少后续封装对衬底芯片的性能影响。
以上所述仅是本实用新型的优选实施方式,并不用于限制本实用新型,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为本实用新型的保护范围。
Claims (9)
1.适用于射频MEMS器件应用的横向互连低温圆片级封装结构,包括有衬底(1),其特征在于:所述衬底(1)上方设置有盖板(2),所述盖板(2)上设置有封装腔(3),所述盖板(2)与衬底(1)的接触端从上至下依次设置有粘附层(4)、阻挡层(5)、金属层(6)、In层(7),所述衬底(1)与盖板(2)的接触端从下至上依次设置有粘附层(4)、阻挡层(5)、金属层(6),所述盖板(2)与衬底(1)的结合处的外围分布有密封组件,所述密封组件上连接有导通组件,所述衬底(1)上分布有键合对准标记。
2.根据权利要求1所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述盖板(2)为硅片盖板(2),或是为玻璃盖板(2),或是为GaN盖板(2),所述盖板(2)上设置有封装腔(3)预留槽。
3.根据权利要求1所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述封装腔(3)的截面为矩形,或是为梯形。
4.根据权利要求1所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述粘附层(4)为20至50nm厚度的Ti层,所述阻挡层(5)为50至100nm厚度的Cu层,所述金属层(6)为电镀式Au层,所述In层(7)为电镀式In层(7)。
5.根据权利要求4所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述电镀式In层(7)上设置有Au沉积层(8)。
6.根据权利要求1所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述键合对准标记的深度为2至5um。
7.根据权利要求1所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述密封组件为密封环,所述密封环上间隔分布有有机密封线(9)与金属密封线(10)。
8.根据权利要求7所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述有机密封线(9)与金属密封线(10)上设置有厚度为12um的BCB材料层。
9.根据权利要求1所述的适用于射频MEMS器件应用的横向互连低温圆片级封装结构,其特征在于:所述导通组件为金属引线(11),包括有引线主体,所述引线主体的一端与密封环相连,所述引线主体的另一端设置有触头,所述触头与衬底(1)相接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620511313.8U CN205773305U (zh) | 2016-05-31 | 2016-05-31 | 适用于射频mems器件应用的横向互连低温圆片级封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620511313.8U CN205773305U (zh) | 2016-05-31 | 2016-05-31 | 适用于射频mems器件应用的横向互连低温圆片级封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205773305U true CN205773305U (zh) | 2016-12-07 |
Family
ID=58138913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620511313.8U Active CN205773305U (zh) | 2016-05-31 | 2016-05-31 | 适用于射频mems器件应用的横向互连低温圆片级封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205773305U (zh) |
-
2016
- 2016-05-31 CN CN201620511313.8U patent/CN205773305U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI781061B (zh) | 形成微電子組件的方法 | |
US9406747B2 (en) | Component in the form of a wafer level package and method for manufacturing same | |
CN106098645B (zh) | 半导体器件的封装结构 | |
US8637980B1 (en) | Adhesive applications using alkali silicate glass for electronics | |
JP4977388B2 (ja) | 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ | |
US20060211177A1 (en) | Structure and process for packaging RF MEMS and other devices | |
CN102280456B (zh) | 一种红外焦平面阵列探测器集成结构及制作方法 | |
US20080064142A1 (en) | Method for fabricating a wafer level package having through wafer vias for external package connectivity | |
US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
US7498203B2 (en) | Thermally enhanced BGA package with ground ring | |
US11296015B2 (en) | Die attach methods and semiconductor devices manufactured based on such methods | |
JP2012225925A (ja) | 封止構造を有するセンサデバイス | |
TWI649257B (zh) | 具密封構造的混合積體構件 | |
CN101638212A (zh) | 微机电系统圆片级真空封装导线互连结构及其制造方法 | |
US20160300779A1 (en) | Semiconductor package and manufacturing method thereof | |
US11128268B1 (en) | Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof | |
CN110326103A (zh) | 半导体装置 | |
JP2014013810A (ja) | 基板、基板の製造方法、半導体装置、及び電子機器 | |
CN106115608B (zh) | 针对射频mems器件应用的横向互连低温圆片级封装方法 | |
CN104916592A (zh) | 半导体装置的制造方法及半导体装置 | |
TW201103107A (en) | Method for packaging micromachined devices | |
CN104851816A (zh) | 一种多芯片高密度封装方法 | |
JP2005167129A (ja) | 電子素子パッケージおよび電子素子パッケージの製造方法 | |
CN205773305U (zh) | 适用于射频mems器件应用的横向互连低温圆片级封装结构 | |
US7952188B2 (en) | Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |