JP4563483B2 - 半導体チップ・パッケージ組立体 - Google Patents

半導体チップ・パッケージ組立体 Download PDF

Info

Publication number
JP4563483B2
JP4563483B2 JP2008511413A JP2008511413A JP4563483B2 JP 4563483 B2 JP4563483 B2 JP 4563483B2 JP 2008511413 A JP2008511413 A JP 2008511413A JP 2008511413 A JP2008511413 A JP 2008511413A JP 4563483 B2 JP4563483 B2 JP 4563483B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
package assembly
chip package
polyimide
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008511413A
Other languages
English (en)
Other versions
JP2008541460A (ja
JP2008541460A5 (ja
Inventor
ケーシー、ジョン、エー
バーガー、マイケル
ブックウォルター、リーナ、ピー
カナペリ、ドナルド、エフ
ホートン、レイモンド、アール
ジェイン、アヌラグ
パーフェクト、エリック、ディー
トルネロ、ジェームズ、エー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008541460A publication Critical patent/JP2008541460A/ja
Publication of JP2008541460A5 publication Critical patent/JP2008541460A5/ja
Application granted granted Critical
Publication of JP4563483B2 publication Critical patent/JP4563483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、一般に集積回路に関するものであり、特に、多数の集積回路チップ及び/又はその他のデバイスを搭載し及びパッケージするための半導体又はガラス基板ベースのキャリアに関する。
パッケージング用途に用いられるシリコン(Si)基板における深いビアの形成及び金属化は、現在の最先端技術を駆使したプロセスでも成し遂げることが困難である。障害の1つは、パッケージング用途に必要とされるビア・サイズであり、それは典型的にはVLSIデバイス用途で用いられるビアより数段大きい。ビアが金属化された後、大きいサイズのビアは、周囲の構造内に高い熱・機械的応力を引き起こすことがある。シリコン内のビアの金属化は、典型的には、プラズマ気相成長法(PVD)、プラズマ化学気相成長法(PECVD)、化学めっき法などの金属堆積法、又はこれらの技術の組み合わせを用いて成し遂げられる。その結果得られるビアは、本質的に純金属又は金属合金で金属化されている。金属の高い熱膨張率(CTE)は、比較的高い弾性率と共に、ビア及び周囲のシリコン内に高い熱・機械的応力をもたらす。この高い応力水準は、周囲のシリコン内でクラックを形成し、及び/又はビア金属/シリコン界面で界面破壊を引き起こすことがある。
このような問題の解決策の1つは、ビアを充填するためにより低いCTEの複合材料を利用することである。シリコン内のビア・ホールを複合材料で充填するステップは、複合ペースト又は懸濁液を作るステップと、次いでビア・ホールをペースト/懸濁液で充填するステップとを含む。複合ビアの導電性成分を「稠密化する」ために、焼結ステップが必要である。複合ペースト又は懸濁液は粒子から構成されているので、ビア・ホールの完全な固体充填は不可能である。典型的には、複合ペーストで充填されたビアの多孔度は、約40パーセントから50パーセントである。このことは、ビアがその細孔ネットワークの内部に液体及び汚染物質を捕捉することがあることを意味する。捕捉された物質は、その後のプロセス・ステップにおいて、最終的にガス放出及び揮発して、深刻な問題を引き起こすことになる。それゆえ、液体及び汚染物質の進入を防ぐためにはビアの小孔を封止する方法が必要である。それに加えて、封止されたビアは、シリコン・キャリアの製造並びにチップの取り付けに必要な全ての後続プロセスに耐えることができなければならない。図1は、ビア封止無しの、ブランケット金属化後のペースト充填ビア300の部分分解図を示す。金属化後の高温暴走(high temperature excursion)の間に、液体状の浸透物が揮発して、それと一緒にペーストの成分を持ち上げ、これが次に高温暴走の間に表面上で凝固して、構造体310が発生する。
従来技術の問題点及び欠点に鑑みて、本発明の目的は、無溶剤で低粘度の高温安定性高分子を用いてビアを封止した半導体チップ・パッケージ組立体を提供することである。
本発明の目的は、シリコン構造体内の多孔質ビアを封止することである。
本発明の他の目的は、低粘度の高固形分含有量の高分子溶液を用いてシリコン基板内のペースト充填された深いビアに当該高分子溶液を含浸させた半導体チップ・パッケージ組立体を提供することである。
本発明のさらなる目的は、ビア構造体の小孔に多孔質ビア用封止溶液を浸透させた半導体チップ・パッケージ組立体を提供することである。
本発明の他の目的は、360℃を超える処理温度に耐えることができる多孔質ビア用封止溶液を用いて製造される半導体チップ・パッケージを提供することである。
本発明のさらに他の目的は、低CTEのビア材料、シリコン、及びビア・ライナ材料に対する優れた付着特性を有する多孔質ビア用封止溶液を用いて製造される半導体チップ・パッケージを提供することである。
本発明のさらに他の目的及び利点は、一部は本明細書から自明であり、且つ一部は明白であろう。
当業者には明らかである上記及びその他の目的が本発明において達成され、本発明は、基板と、少なくとも1つの半導体チップと、少なくとも1つの露出端部とその中に充填された多孔質材料とを有する、前記基板内の少なくとも1つの電気伝導性のビアと、少なくとも1つの電気伝導性ビアの多孔質材料を封止するシーラントとを含む、半導体チップ・パッケージ組立体に向けられている。シーラントは高分子材料を含む。高分子材料は、ピリイミド材料又は高い熱安定性の熱硬化性材料を含む。高分子材料はまた、ポリイミド前駆体溶液を含むこともできる。ポリイミド前駆体溶液は、高濃度の固形分を含み、約1センチポアズ(cP)から150cPまでの粘度を有する。ポリイミド材料は、その前駆対状態において低粘度及び低融点熱硬化性材料であるシーラントはまた、堆積された銅被覆を含むこともできる。
新規であると考えられる本発明の特徴及び本発明に特徴的な要素は、添付の特許請求の範囲において詳細に説明されている。図面は説明目的のためだけであり、一定の縮尺で描かれてはいない。しかしながら、本発明それ自体は、構成及び操作方法の両方に関して、添付の図面と共に、以下の詳細な説明を参照することによって最もよく理解することができる。
本発明の好ましい実施形態を説明する上で、本明細書において、図1〜10が参照され、ここで、同じ数字は本発明の同様の特徴を表している。本発明は図面に描かれた態様に限られるものではないことを理解するべきである。
本発明は、深く貫通するビアを持つシリコン・キャリアに向けられる。シリコン・キャリアは通常、多数のさまざまな技術のチップをそれらが1つのチップであるかのように接合するために使われる。次に、このパッケージは、深く貫通するビアを通してシリコン・キャリアを通る電気的接続を有する第2のレベルのパッケージに、接合される。
ペースト充填されたビアに対する封止材料の選択は、幾つかの要因、すなわちa)約数十マイクロメートルの深さでビアの上層を封止する能力、b)ペーストに対する優れた付着特性、c)ビアの側壁の金属化、d)固形分の含有率、e)機械的特性、f)優れた熱安定性、及びg)優れた化学機械研磨特性、によって左右される。
第1の実施形態において、本発明は、ポリアミドアミン材料、すなわちMatrimid(登録商標)又はその他の同様の材料のような高温安定性材料を用いてビアを封止した半導体チップ・パッケージ組立体を提供する。この材料は、加熱され、又はおよそ20%から50%までの濃度でn‐メチル‐2‐ピロリドン(NMP)と混合して用いることができる。NMPと共に使われる場合には、溶液は多孔質のビア構造体の中に室温で真空含浸することができ、NMPはその後、蒸発させられる。次に、この推奨される材料は、Matrimid(登録商標)又はその他の同様の材料の場合にはおよそ130℃から150℃までである、その融点に曝されて、融解し、水より低い粘度となる。これにより、材料のリフロー及び細孔ネットワーク内へのさらなる浸入が促進されることになる。ポリイミド前駆体を用いると、より高い固形分含有量を可能にしながら、同時に比較的低い粘性を維持することができる。ポリイミド前駆体材料の1つのタイプは、PI2562タイプ材料である。
硬化前の材料の熱可塑性の挙動は、細孔ネットワークの稠密な密封された封止達成する上で重要である。Matrimid(登録商標)等の材料の硬化は、材料を130℃から150℃で1時間保持し、その後、330℃でさらに硬化させることで達成されことができる。
表Iは、これらの要件を満たすいくつかのポリイミド材料の特性を列挙している。用いられることが可能な材料のタイプにはいかなる制限も示されておらず、表Iで挙げられたものはこのように用いられることが可能な材料の全てのタイプを含んでいるわけではない。
Figure 0004563483
これらのタイプの低粘度材料は、加熱された状態で周囲圧力で基板に塗布され、これによりビアの封止を促進する。図2は、Matrimid(登録商標)で封止された多孔質ビア10を示す。Matrimid(登録商標)層12の侵入深さは、約70μmに制御されている。好ましくは、侵入深さは、およそ数十マイクロメートルである。封止されると、ビアは、元々は多孔質であるビア内部に処理溶剤が進入することなく、化学機械研磨(CMP)及び金属めっきプロセスに供されることができる。図3は、無溶剤の低粘度ポリイミドを用いて封止された、ペースト充填ビア100の例を示す。ポリイミドは、上部のおよそ70μmに浸透するように塗布され、ペースト300とポリイミドとの間に約100μmの深さの複合体320を形成する。図4は、図3のペースト充填された深いビア300内の、染料に曝露された低粘度ポリイミド・シール320の蛍光顕微鏡写真を示す。
図5は、硬化及び化学機械プロセス後の、ポリイミド溶液で封止されたビア350の平
面図を示す。図6は、固体金属400でライニングされ、ポリイミド溶液200で封止さ
れたペースト充填ビア300を示す。次に、ビアを硬化させ、化学機械プロセスに供して、その結果、シリコン・ウエーハ100の主表面と同一平面にある高分子層としてのポリイミド層が得られる。
図6の試料の明視野及び蛍光顕微鏡写真が、図7に示される。ポリマー封止キャップ200は図7Aにおいて可視であり、より薄い色を示している。図7Bは、化学機械プロセス後に、ポリイミドで封止されたビアの内部に染料が浸透していないことを実証している。
さらに他の実施形態において、図8は、ペースト充填されたビア300の底部で研削されたシリコン・ウエーハ100を図示する。ペースト充填されたビア300は、上部がポリイミド溶液200で封止されている。底部の研削後、前面においてBEOLプロセス400が完了した後にビア内の多孔質ペーストが露出される。次に、新たに底部に露出した多孔質ペーストがポリイミド封止プロセスを用いて封止され、続いて化学機械プロセスが行われる。これにより、底部シール500がもたらされる。(ビア側壁及び底部の金属化は図中で示されていないが、この実施形態において実行できる通常のプロセス・ステップである。)また、反応性イオンエッチングの遅れ(lag)の問題のために、ビア底部のライニング金属のところで封止を形成することが常に可能であるとは限らず、背面でビア内の多孔質ペーストが露出する可能性が残っている。
他の実施形態において、図9で示されるように、高温の低粘度材料を塗布するための装置及び方法は、環境内の圧力の制御が可能な密閉系内で加熱されたウエーハ・スピナーを用いて使用されることができる。制御された環境内に密閉されたスピナーを用いることで、異なる深さの溶液の浸透をチャンバの真空の関数として達成することができる。
図9Aは、シーラント材料のための、制御された周囲の塗布ツールを図示する。密閉された供給チャンバ630は、選択されたポリイミドを液化し、かつ粘度を低下させるために必要な温度まで加熱される。供給管610及び供給ノズルは、それらの温度を供給チャンバの温度に近づけるように制御するために、熱的に隔離されている。ペースト充填された深いビアを持つウエーハを保持する機械式チャック600は、チャンバ650内で回転し、且つ、その支持回転軸690を通して抵抗加熱されるか又は一次熱源605によって放射加熱される。含浸深さを増大するためにチャンバの圧力を低下させることが、真空ポンプに連結された出力ポート670を通じて可能である。過剰の材料は、こちらもまた取り外し可能な、チャックの下のボウル620内に集められる。バルブ640は、管610に取り付けられ、ウエーハ表面上への高分子の流れを制御する。チャンバ排気(真空)を利用しない場合は、ウエーハ表面上へと高分子を流れさせるためにポンプ装備(図示せず)又はピストン構成(図示せず)が必要になることがある。
図9Bは、図9Aの機械式チャック600の上面を詳細に示す。機械式チャック600は、ウエーハのノッチに適合し、高分子の塗布の間中、ウエーハを所定の位置に保持するための3つの接点625及び1つのピン635と共に示されている。接点及びピンは全て、使用されるウエーハのおおよその厚みに等しい高さまで、チャック600の表面の上方に延びている。
高分子シーラントに対する代替アプローチとして、図10は、シーラントとして厚い銅被覆を示す。この被覆は、ジェットプラズマ堆積技術を用いて導入されたが、その他の堆積方法を利用することもでき、このアプローチは、いかなる特定の堆積方法にも限定されない。図10Aは、ジェット銅で封止されたビアに曝露された蛍光染料の明視野画像を示す。図10Bは、図10Aのビアの蛍光顕微鏡写真を示し、蛍光への曝露によって明らかなように、ビア全体にわたる染料の浸透が示されている。
本発明を特定の好ましい実施形態に関連して詳述してきたが、前述の説明に照らして、多くの選択肢、改変及び変更が当業者には明白であることが明らかである。従って、添付の特許請求の範囲は、本発明の真正な範囲及び精神に含まれるものとして、このような選択肢、改変及び変更のいかなるものをも含むことが意図される。
ビア封止無しの、ブランケット金属化後の、ペースト充填されたビアの部分分解図を示す。 Matrimid(登録商標)で封止された多孔質ビアを示す。 無溶剤で低粘度のポリイミドを用いて封止されている、ペースト充填されたビアを示す。 図3のペースト充填された深いビアにおける、染料に曝露された低粘度ポリイミド・シールの蛍光顕微鏡写真を示す。 硬化及び化学機械プロセス後の、ポリイミド溶液で封止されたビアの平面図を示す。 固体金属でライニングされ、ポリイミド溶液で封止された、本発明の方法で封止されたペースト充填ビアを示す。 図6の試料の明視野及び蛍光顕微鏡写真を示す。 ペースト充填されたビアの底部で研削され、上部及び底部が封止されたシリコン・ウエーハを図示する。 環境内の圧力の制御を可能にする密閉系において、加熱されたウエーハ・スピナーを用いて高温の低粘度材料を塗布するための装置を示す。 シーラントとしての厚い銅被覆を示す。
符号の説明
10:多孔質ビア
12:Marimid(登録商標)層
100:ペースト充填ビア、シリコン・ウエーハ
200:ポリイミド溶液、ポリマー封止キャップ
300:ペースト充填ビア、ペースト
310:構造体
320:複合体、ポリイミド・シール
350:ビア
400:固体金属、BEOL
500:底部シール
605:一次熱源
600:機械式チャック
610:供給管
620:ボウル
625:接点
630:供給チャンバ
635:ピン
640:バルブ
650:チャンバ
670:出力ポート
690:支持回転軸

Claims (7)

  1. シリコン基板と、
    少なくとも1つの半導体チップと、
    少なくとも1つの露出端部とその中に充填された多孔質材料とを有する、前記シリコン基板内の少なくとも1つの電気伝導性ビアと、
    リフローされて前記少なくとも1つの電気導電性ビアの前記多孔質材料内へ浸入し、前記多孔質材料を封止する、高分子材料を含むシーラントと、
    を含む、半導体チップ・パッケージ組立体。
  2. 前記高分子材料が、ポリイミド材料又は高い熱安定性の熱硬化性材料を含む、請求項1に記載の半導体チップ・パッケージ組立体。
  3. 前記高分子材料が、ポリイミド前駆体溶液を含む、請求項1に記載の半導体チップ・パッケージ組立体。
  4. 前記ポリイミド前駆体溶液が、高濃度の固形分を含み、1cPから150cPまでの粘度を有する、請求項3に記載の半導体チップ・パッケージ組立体。
  5. 前記ポリイミド材料が、その前駆体状態において低粘度及び低融点熱硬化性材料である、請求項2に記載の半導体チップ・パッケージ組立体。
  6. 前記熱安定性の熱硬化性材料が、130℃〜150℃の温度で融解して水より低い粘度となる、請求項2に記載の半導体チップ・パッケージ組立体。
  7. 前記シーラントが堆積された銅被覆を含む、請求項1に記載の半導体チップ・パッケージ組立体。
JP2008511413A 2005-05-13 2006-05-12 半導体チップ・パッケージ組立体 Expired - Fee Related JP4563483B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/908,480 US7199450B2 (en) 2005-05-13 2005-05-13 Materials and method to seal vias in silicon substrates
PCT/US2006/018458 WO2006124607A2 (en) 2005-05-13 2006-05-12 Materials and method to seal vias in silicon substrates

Publications (3)

Publication Number Publication Date
JP2008541460A JP2008541460A (ja) 2008-11-20
JP2008541460A5 JP2008541460A5 (ja) 2009-07-23
JP4563483B2 true JP4563483B2 (ja) 2010-10-13

Family

ID=37418363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511413A Expired - Fee Related JP4563483B2 (ja) 2005-05-13 2006-05-12 半導体チップ・パッケージ組立体

Country Status (6)

Country Link
US (1) US7199450B2 (ja)
EP (1) EP1883961A4 (ja)
JP (1) JP4563483B2 (ja)
CN (1) CN101176203B (ja)
TW (1) TWI406365B (ja)
WO (1) WO2006124607A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
CN110402616B (zh) 2016-11-18 2023-04-04 申泰公司 填充材料以及基板通孔的填充方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126758A (en) * 1973-12-03 1978-11-21 Raychem Corporation Method for sealing integrated circuit components with heat recoverable cap and resulting package
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
US5139851A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
JPH02106956A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体装置及びその製造方法
JPH05198697A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6100114A (en) * 1998-08-10 2000-08-08 International Business Machines Corporation Encapsulation of solder bumps and solder connections
US6555762B2 (en) * 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
JP4576728B2 (ja) * 2001-03-06 2010-11-10 ソニー株式会社 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法
US6593644B2 (en) 2001-04-19 2003-07-15 International Business Machines Corporation System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP1883961A4 (en) 2012-12-05
US20060255480A1 (en) 2006-11-16
JP2008541460A (ja) 2008-11-20
WO2006124607A3 (en) 2007-04-12
TWI406365B (zh) 2013-08-21
CN101176203A (zh) 2008-05-07
TW200707674A (en) 2007-02-16
US7199450B2 (en) 2007-04-03
EP1883961A2 (en) 2008-02-06
WO2006124607A2 (en) 2006-11-23
CN101176203B (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
US7276787B2 (en) Silicon chip carrier with conductive through-vias and method for fabricating same
US6235624B1 (en) Paste connection plug, burying method, and semiconductor device manufacturing method
TW577132B (en) Semiconductor device and method of manufacturing semiconductor device
US10531574B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
TWI338928B (en) Method and apparatus for filling vias
KR100883725B1 (ko) 복합재료와 웨이퍼 유지부재 및 이들의 제조방법
CN102883991B (zh) 灵敏的微米系统和纳米系统的连接方法
TW201426904A (zh) 具有金屬接合保護層之基板支撐組件
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
JP4563483B2 (ja) 半導体チップ・パッケージ組立体
US10759714B2 (en) Method for producing a metal-ceramic substrate
FR3038534A1 (fr) Assemblage d'un element avec un substrat isole electriquement et a faible resistance thermique notamment pour des applications haute temperature, ensemble comprenant ledit assemblage et un drain thermique et procede de fabrication
US8492242B2 (en) Dry flux bonding device and method
JP2011054907A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
TWI659508B (zh) 貫通孔的密封構造及密封方法,以及用以密封貫通孔的轉印基板
Suni et al. Wafer-level AuSn and CuSn bonding for MEMS encapsulation
CN102376589B (zh) 用于填充晶片中的空腔的方法、相应填充的盲孔和具有相应填充的绝缘沟槽的晶片
WO2022219283A1 (fr) Procédé de fabrication d'une structure multicouche
US11749639B2 (en) Die-substrate assemblies having sinter-bonded backside via structures and associated fabrication methods
JP2005247662A (ja) 接合体とこれを用いたウェハ保持部材及びその製造方法
CN205773305U (zh) 适用于射频mems器件应用的横向互连低温圆片级封装结构
JP2016039218A (ja) 貫通電極基板の製造方法および貫通電極基板
CN117374004A (zh) 基于金属粉末填充的互连结构制造方法
CN116322279A (zh) 硅片及其硅孔的填充方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090220

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090508

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4563483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees