TWI406365B - 用於填封矽基材中空孔的材料及方法 - Google Patents
用於填封矽基材中空孔的材料及方法 Download PDFInfo
- Publication number
- TWI406365B TWI406365B TW095116152A TW95116152A TWI406365B TW I406365 B TWI406365 B TW I406365B TW 095116152 A TW095116152 A TW 095116152A TW 95116152 A TW95116152 A TW 95116152A TW I406365 B TWI406365 B TW I406365B
- Authority
- TW
- Taiwan
- Prior art keywords
- void
- filling
- polymer
- package assembly
- polymeric material
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 title claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 3
- 229910052710 silicon Inorganic materials 0.000 title description 3
- 239000010703 silicon Substances 0.000 title description 3
- 229920000642 polymer Polymers 0.000 claims abstract description 16
- 239000007787 solid Substances 0.000 claims abstract description 12
- 239000011800 void material Substances 0.000 claims description 49
- 239000011148 porous material Substances 0.000 claims description 29
- 238000011049 filling Methods 0.000 claims description 25
- 239000002861 polymer material Substances 0.000 claims description 18
- 239000002002 slurry Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000002243 precursor Substances 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 11
- 238000004382 potting Methods 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 229920000962 poly(amidoamine) Polymers 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- NXDMHKQJWIMEEE-UHFFFAOYSA-N 4-(4-aminophenoxy)aniline;furo[3,4-f][2]benzofuran-1,3,5,7-tetrone Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1.C1=C2C(=O)OC(=O)C2=CC2=C1C(=O)OC2=O NXDMHKQJWIMEEE-UHFFFAOYSA-N 0.000 claims description 3
- 238000013007 heat curing Methods 0.000 claims description 3
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 claims description 3
- 238000005470 impregnation Methods 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims 3
- 238000007789 sealing Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 18
- 239000004642 Polyimide Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001723 curing Methods 0.000 description 4
- 239000000975 dye Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本發明大致關係於積體電路，更明確地說，有關於半導體或用以安裝或封裝多數積體電路晶片及/或其他裝置之玻璃基材載具。
用於封裝應用用途中，矽(Si)基材的深空孔之形成與金屬化難以現行製程加以完成。其中一項阻礙為封裝應用中對空孔尺寸的要求，封裝應用中的空孔通常遠大於用於VLSI裝置應用中之空孔。在空孔金屬化後，較大尺寸之空孔可能在周圍結構中造成熱機械應力。在矽中之空孔的金屬化典型使用金屬沉積，例如電漿氣相沉積(PVD)、電漿加強化學氣相沉積(PECVD)、化學電鍍或這些技術之組合加以完成。所得之空孔係以本質上純的金屬或金屬合金加以金屬化。金屬的高熱膨脹係數(CTE)與相對較高的彈性模數造成了空孔內與周圍矽內的高熱機械應力。高應力可能在周圍矽內形成裂隙及/或造成在空孔金屬/矽介面處之介面接合不良。
對此問題的一解決方案係為利用低CTE複合材料來填充空孔。以複合材料來填充矽中之空孔涉及作出一複合漿料或懸浮液，然後，以漿料/懸浮液來填充空孔。並需要一燒結步驟，來「密質化」複合孔中的導電成份。因為複合漿料或懸浮液由粒子構成，所以不可能完全地固體填滿空孔。典型地，被複合漿料所填充之空孔的孔隙度約為40至50%。這表示該空孔可以在其孔隙網狀結構中補獲液體及污染物。被捕獲的物質最後會於後續處理步驟中適當地排氣並揮發掉，而造成嚴重的問題。因此，密封空孔的方法必須能避免液體或污染物進入空孔中。此外，已填封的空孔必須能忍受矽載具之製造及晶片附著所需之下游製程。第1圖描繪在沒有空孔填封之全面金屬化後，已填有漿料之空孔300的分解部份。在後金屬化高溫偏差步驟(high temperature excursion)的過程中，液體滲透劑揮發並帶起了漿料的成份，隨後於高溫偏差步驟中固化於該表面上而發展成結構310。
由於先前技術之問題與低效率，本發明之一目的為提供一種使用無溶劑低黏度高溫穩定聚合物來填封空孔的方法。
本發明之一目的為填封在矽基材中之多孔空孔。
本發明之另一目的為提供一種方法，係使用低黏度的高固體含量聚合物溶液來浸滿矽基材中之已填封有漿料的深空孔。
本發明之再一目的為提供一種用於多孔空孔的填封溶液，其可以滲入空孔結構中之小孔中。
本發明之另一目的為提供一種用於多孔空孔的填封溶液，其能在超出360℃以上之處理溫度下生存。
本發明之再一目的為提供一種用於多孔空孔之填封溶液，其對於低CTE空孔材料、矽及空孔襯墊材料有良好之黏著特性。
本發明之其他目的與優點可藉由以下說明書獲得了解。
可以為熟習於本技藝者所了解，以上及其他之目的可以在本發明中完成，本發明係有關於一種半導體晶片封裝組件，其包含：一矽基材；至少一半導體晶片；至少一導電空孔在矽基材中，該空孔具有至少一曝露端與多孔材料填充於其中；及一填封劑，用來填封至少一導電空孔的多孔材料。該填封劑包含一聚合物材料。該聚合物材料可以包含一聚醯亞胺前驅物溶液。聚醯亞胺前驅物溶液可以包含高濃度百分比且黏度約1cP至約150cP的固體。聚醯亞胺在其前驅狀態中為具有低黏度與低熔點之純熱固化材料。熱穩定之熱固化材料包含例如Matrimid或PMDA－ODA、BPDA－PDA或PI2562之聚醯胺基胺。填封劑可以包含沉積銅塗層。
於第二態樣中，本發明係有關於一種填封具有頂端與底端之空孔的方法，該空孔係在半導體晶片封裝組件中之半導體矽基材中，該方法包含以聚合物材料填封空孔頂端，使得聚合物材料的注入(impregnation)於高溫中執行。該方法更包含：薄化該矽基材，以曝露出空孔的底端，以及使用聚合物材料填封空孔的底端。該方法可包含以一含有無溶劑、低黏度、高溫穩定之聚合物的聚合物材料來填封空孔的頂端。該方法也包括以一具有導電成份之多孔複合漿料材料來填封該空孔，以及，燒結該空孔以密質化該漿料材料的導電成份。該方法更包含：以一具有低黏度之高固體成份聚合物溶液來填封空孔的頂端，以浸滿該空孔。
於第三態樣中，本發明係有關於一種當施加填封材料至半導體基材中之填漿料空孔時控制環境狀態的設備，該設備包含：一供給室，其被熱密封以加熱至能液化聚合物材料的溫度；隔熱供給管，用以輸送約在供給室溫度之聚合物材料；一閥，在供給管中，以允許聚合物材料流；一供給噴嘴，控制聚合物材料流入供給室；及一機械夾盤，適用以安裝及固持該矽基材，該夾盤係以電阻性或輻射性加熱。該設備包含一真空泵與供給室流體相通，使得當閥被打開時，聚合物材料在真空壓力下流經供給管進入供給室。亦可包含一泵或活塞以促使聚合物材料流經供給管進入供給室。
於第四態樣中，本發明係有關於一種填封在矽基材中之已填漿空孔的方法，該方法包含：將聚合物材料加熱至一液化溫度；供給該已加熱之聚合物材料經由供給管進入保持在液化溫度或接近液化溫度的供給室中；施加聚合物材料至空孔的頂，藉以浸入該空孔以具有一頂填封面。該方法更包含：以包含無溶劑、低黏度、高溫穩定聚合物之聚合物材料來填封空孔。另外，該方法包含在施加聚合物材料前，先以一含導電成份之多孔複合漿料材料填封該空孔；以及，燒結該空孔以密質化漿料材料的導電成份。
描述本發明之較佳實施例時，將參考附圖之第1至10圖，其中，相同元件符號表示本發明中之相同特徵。應了解的是，本發明並不限定於圖式中所描繪之態樣。
本發明係有關於具有深貫穿空孔之矽載具(silicon carrier)。矽載具通常用以將大批不同技術晶片使其如同一晶片般地黏結在一起。該封裝物隨後藉由深貫穿空孔經由矽載具電性結合至第二層封裝物。
用於填漿空孔的填封材料係根據以下因素進行選擇：a)其填封空孔頂層的能力，大約數十微米深；b)對漿料具有良好黏著性；c)空孔側壁金屬化；d)固體的含量百分比；e)機械特性；f)良好熱穩定性；及g)良好化學機械研磨特性。
於本發明之第一實施例中，提供了一種使用高溫穩定材料，例如名為Matrimid之聚醯胺基胺材料或其他類似材料，來填封一空孔的方法。該材料可被加熱使用或混合以n－甲基－2－吡咯酮(NMP)而使濃度約20%至50%。當與NMP一起使用時，溶液可以在室溫下被真空浸入該多孔性空孔結構中，並於隨後蒸發NMP。所推薦之材料然後曝露至其熔點，例如Matrimid或其他類似材料約130℃至150℃，允許其熔化並取得較水為低之黏度。這將提升材料的再流動與額外地滲入孔隙網狀結構中。也可以使用聚醯亞胺前驅物以允許較高之固體含量，同時，維持相對較低的黏度。其中一型之聚醯亞胺前驅材料為PI2562－類材料。
材料固化前之熱塑行為對於達成一孔隙網狀結構的密質封閉填封來說是重要的。Matrimid及其類似材料的固化可以藉由將該材料保持於130℃至150℃一小時，隨後，以330℃進行額外之固化加以完成。
表I列出一部份符合這些需求之聚醯亞胺材料特性。對於可使用的材料類型並沒限制，表I中所列之材料並不排除所有可能以此方式使用之材料類型。
這些類型之低黏性材料可於室壓下於受熱狀態被施加至矽基材上，因而，提升空孔的填封。第2圖描繪經Matrimid填封之多孔空孔10。Matrimid層12滲透深度控制在約70微米。較佳地，滲透深度約數十微米。一旦填封，空孔可以曝露至化學機械研磨(CMP)及金屬電鍍製程，而不會有處理溶劑的入侵至原始多孔空孔內的情形。第3圖顯示已填漿的空孔100的例子，其已經使用一無溶劑低黏度聚醯亞胺加以填封。該聚醯亞胺係被施加，使其滲透該空孔頂約70微米的深度，並在漿料300與聚醯亞胺間形成約100微米深之複合物320。第4圖顯示在第3圖之深填漿空孔300中之染料曝光之低黏度聚醯亞胺填封320的螢光顯微鏡影像。
第5圖描繪在固化與化學機械研磨處理後，經聚醯亞胺溶液填封之空孔350的俯視影像。第6圖顯示以本發明方式填封、以固體金屬400作襯墊及以聚醯亞胺溶液200填封之填漿空孔300。隨後該空孔被固化並曝露至化學機械研磨處理，使得該聚醯亞胺層與矽晶圓100的主表面共平面。
第6圖之樣品的明場與螢光顯微鏡影像係描繪於第7圖中。聚合物填封蓋200可見於第7A圖中，顯示較淺顏色。第7B圖驗證在化學機械研磨後，沒有染料滲透入填封有聚醯亞胺之空孔中。
於另一實施例中，第8圖顯示一矽晶圓100，其係在填漿空孔300的底部被研磨。填漿空孔300之頂部以聚醯亞胺溶液200加以填封。在後段製程(BEOL)處理400已經完成於前側之後，在底部研磨後，在空孔中之多孔漿料被曝露。隨後使用聚醯亞胺填封處理來填封新暴露出底部之多孔漿料，而後進行化學機械研磨。這產生一底填封500。(雖然，空孔側壁與底金屬化並未顯示於圖中，但這些係可實施於本實施例中之正常處理步驟。)同時，由於反應離子蝕刻延遲問題(lag issue)，並不是一直可以在空孔底部的襯墊金屬處形成填封，留下後側可能曝露空孔中之多孔漿料。
於另一實施例中，用以施加熱的低黏度材料的設備與方法可以使用在封閉系統中之加熱晶圓旋轉器，這允許控制如第9圖環境中之壓力。使用封閉在控制環境中之旋轉器，可以使溶液的不同滲透深度為室真空的函數。
第9A圖顯示用於填封材料之控制環境施加工具。封閉供給室630被加熱至所需溫度，以液化並降低選定聚醯亞胺的黏度。供給管610及供給噴嘴被熱隔離，以控制其溫度接近供給室溫度。固持具有填漿深空孔之晶圓的機械夾盤600旋轉於室650中，並經由其支撐軸690作電阻性加熱或經由主加熱源605作輻射加熱。用以增加滲透深度的降低室壓可能經由一連接至真空泵的輸出埠670來達成。過量之材料被收集於夾盤下之碗620中，該碗亦是可移除的。閥640被裝在管610上，以控制聚合物流至晶圓表面上。如果未利用室抽氣(真空)，則需要一泵組件(未示出)或一活塞架構(未示出)，以強迫聚合物流至晶圓表面上。
第9B圖詳細繪出第9A圖之機械夾盤600的頂面。機械夾盤600顯示具有三個接觸點62及一銷635，該銷配合晶圓的凹口並在施加聚合物時，將晶圓固持於定位。接觸點與銷均延伸於夾盤600的表面上至約為所用晶圓厚度的高度上。
另一聚合物填封劑中，第10圖描繪厚銅塗層作為填封劑。此塗層係使用一噴射電漿沉積技術加以引入，但也可以使用其他沉積方法，及此方法並不限定於任一特定沉積法。第10A圖描繪為噴射銅填封空孔所曝露之螢光染料的明場影像。第10B圖描繪第10A圖之空孔的螢光顯微鏡影像，其中，如曝光至螢光所見，染料完全地滲透入整個空孔，。
雖然本發明已經配合上述特定較佳實施例加以明確說明，但明顯地，對於熟習於本技藝者可根據前面的說明而明白本發明可具有很多替代、修改及變化。因此，隨附之申請專利範圍係想要包含這些替代、修改及變化，因為它們仍落入本發明之精神與範圍內。
10．．．多孔空孔
12．．．Matrimid層
100．．．填漿料空孔
200．．．聚醯亞胺溶液
300．．．漿料
320．．．複合物
350．．．填封空孔
400．．．BEOL處理
500．．．底填封
600．．．夾盤
605．．．主加熱源
610．．．供給管
620．．．碗
625．．．接觸點
630．．．供給室
635．．．銷
640．．．閥
650．．．室
670．．．輸出埠
690．．．支撐軸
相信本發明特徵是新穎的，且本發明之元件特性載於後附申請專利範圍中。該些圖式僅做為示範之用，且未胺照比例繪示。然而，本發明本身的組織結構與操作方法可配合附圖並參考以上詳細說明來獲得最佳的了解。
第1圖為在全面金屬化後，沒有空孔填封之已填漿空孔的透視圖。
第2圖為填封有Matrimid的多孔性孔。
第3圖為使用無溶劑低黏度聚醯亞胺加以填封的填漿空孔。
第4圖為填封在第3圖之深填漿空孔中之染料曝光低黏度聚醯亞胺的螢光顯微鏡影像。
第5圖為在固化與化學機械處理後填封有聚醯亞胺溶液之空孔的俯視影像。
第6圖為以本發明方式加以填封、以固體金屬加襯墊及以聚醯亞胺溶液填封之填漿空孔。
第7圖顯示第6圖之樣品的明場影像與螢光顯微鏡影像。
第8圖顯示一矽晶圓，其在填漿空孔的底部被研磨及在頂及底部被填封。
第9圖顯示在一密閉系統中使用加熱晶圓旋轉器施加熱的低黏度材料的設備，其允許環境中之壓力控制。
第10圖描繪作為填封劑的厚銅塗層。
100．．．矽晶圓
200．．．聚醯亞胺溶液
300．．．填漿料空孔
Claims (23)
- 一種半導體晶片封裝組件，其至少包含：一矽基材；至少一半導體晶片；至少一導電空孔位在該矽基材中，該空孔具有至少一曝露端，以及多孔材料填入其中；及一填封劑，再流動進入並滲入該至少一導電空孔的該多孔材料，且填封該多孔材料，該填封劑包含一聚合物材料。
- 如申請專利範圍第1項所述之半導體晶片封裝組件，其中上述之聚合物材料包含一聚醯亞胺材料或一高熱穩定性熱固化材料。
- 如申請專利範圍第1項所述之半導體晶片封裝組件，其中上述之聚合物材料包含一聚醯亞胺前驅物溶液。
- 如申請專利範圍第3項所述之半導體晶片封裝組件，其中上述之聚醯亞胺前驅物溶液包含高濃度百分比的固體，其具有約1cP至約150cP的黏度。
- 如申請專利範圍第2項所述之半導體晶片封裝組件，其中上述之聚醯亞胺材料為純熱固化材料，在其前驅物狀態具有低黏度與低熔點。
- 如申請專利範圍第2項所述之半導體晶片封裝組件，其中上述之熱穩定性熱固化材料包含聚醯胺基胺材料、PMDA-ODA、BPDA-PDA或PI2562。
- 如申請專利範圍第1項所述之半導體晶片封裝組件，其中上述之填封劑包含一沉積銅塗層。
- 一種填封具有頂端與底端之空孔的方法，該空孔係在半導體晶片封裝組件中之半導體矽基材內，該方法包含以一聚合物材料填封該空孔的該頂端，使得該聚合物材料的注入(impregnation)在高溫下執行。
- 如申請專利範圍第8項所述之方法，更包含步驟：薄化該矽基材，以曝露出空孔的底端，以及使用該聚合物材料填封該空孔的該底端。
- 如申請專利範圍第8項所述之方法，更包含步驟：以該聚合物材料填封該空孔的該頂端，該聚合物材料包含無溶劑、低黏度、高溫穩定之聚合物。
- 如申請專利範圍第8項所述之方法，更包含步驟：以一具有導電成份之多孔複合漿料材料填充該空孔，以及燒 結該空孔，以密質化該漿料材料的該導電成份。
- 如申請專利範圍第8項所述之方法，其中上述之聚合物材料包含一聚醯亞胺材料或一高熱穩定之熱固化材料。
- 如申請專利範圍第8項所述之方法，其中上述之聚合物材料包含聚醯亞胺前驅物溶液。
- 如申請專利範圍第13項所述之方法，其中上述之聚醯亞胺前驅物溶液包含高濃度百分比之固體，其具有約1cP至約150cP的黏度。
- 如申請專利範圍第12項所述之方法，其中上述之聚醯亞胺材料為純熱固化材料，在其前驅物狀態中具有低黏度與低熔點。
- 如申請專利範圍第12項所述之方法，其中上述之熱穩定熱固化材料包含一聚醯胺基胺材料、PMDA-ODA、BPDA-PDA或PI2562。
- 如申請專利範圍第8項所述之方法，更包含步驟：以一具有低黏度之高固體含量聚合物溶液來填封該空孔的該頂端，以浸滿該空孔。
- 一種填封在矽基材中之填漿空孔的方法，至少包含步驟：加熱一聚合物材料至一液化溫度；經由供給管，供給該已加熱之聚合物材料進入一供給室，該供給室被維持接近或固定在該液化溫度；施加該聚合物材料至該空孔的頂部，藉以浸滿該空孔而具有一頂填封面。
- 如申請專利範圍第18項所述之方法，更包含步驟：以該聚合物材料填封該空孔，該聚合物材料包含無溶劑、低黏度、高溫穩定之聚合物。
- 如申請專利範圍第18項所述之方法，更包含步驟：在施加該聚合物材料之前，以一含有一導電成份之多孔複合漿料材料填充該空孔；以及，燒結該空孔以密質化該漿料材料的該導電成份。
- 如申請專利範圍第18項所述之方法，其中上述之聚合物材料包含一聚醯亞胺材料或一高熱穩定之熱固化材料。
- 如申請專利範圍第18項所述之方法，其中上述之聚合物材料包含一聚醯亞胺前驅物溶液。
- 如申請專利範圍第18項所述之方法，其中上述施加該聚合物材料之步驟包含：在該空孔的頂部形成約數十微米厚的聚合物層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/908,480 US7199450B2 (en) | 2005-05-13 | 2005-05-13 | Materials and method to seal vias in silicon substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200707674A TW200707674A (en) | 2007-02-16 |
| TWI406365B true TWI406365B (zh) | 2013-08-21 |
Family
ID=37418363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095116152A TWI406365B (zh) | 2005-05-13 | 2006-05-05 | 用於填封矽基材中空孔的材料及方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7199450B2 (zh) |
| EP (1) | EP1883961A4 (zh) |
| JP (1) | JP4563483B2 (zh) |
| CN (1) | CN101176203B (zh) |
| TW (1) | TWI406365B (zh) |
| WO (1) | WO2006124607A2 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090083977A1 (en) * | 2007-09-28 | 2009-04-02 | Andre Hanke | Method for Filling Via Holes in Semiconductor Substrates |
| US9666514B2 (en) | 2015-04-14 | 2017-05-30 | Invensas Corporation | High performance compliant substrate |
| CN110402616B (zh) | 2016-11-18 | 2023-04-04 | 申泰公司 | 填充材料以及基板通孔的填充方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4126758A (en) * | 1973-12-03 | 1978-11-21 | Raychem Corporation | Method for sealing integrated circuit components with heat recoverable cap and resulting package |
| US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
| US5904502A (en) * | 1997-09-04 | 1999-05-18 | International Business Machines Corporation | Multiple 3-dimensional semiconductor device processing method and apparatus |
| US5998292A (en) * | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| US6593644B2 (en) * | 2001-04-19 | 2003-07-15 | International Business Machines Corporation | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face |
| US6740931B2 (en) * | 2002-04-17 | 2004-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5139851A (en) * | 1988-03-11 | 1992-08-18 | International Business Machines Corporation | Low dielectric composite substrate |
| JPH02106956A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH05198697A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法 |
| US6100114A (en) * | 1998-08-10 | 2000-08-08 | International Business Machines Corporation | Encapsulation of solder bumps and solder connections |
| US6555762B2 (en) * | 1999-07-01 | 2003-04-29 | International Business Machines Corporation | Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition |
| JP4576728B2 (ja) * | 2001-03-06 | 2010-11-10 | ソニー株式会社 | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
-
2005
- 2005-05-13 US US10/908,480 patent/US7199450B2/en active Active
-
2006
- 2006-05-05 TW TW095116152A patent/TWI406365B/zh active
- 2006-05-12 CN CN2006800162315A patent/CN101176203B/zh active Active
- 2006-05-12 WO PCT/US2006/018458 patent/WO2006124607A2/en active Application Filing
- 2006-05-12 JP JP2008511413A patent/JP4563483B2/ja not_active Expired - Fee Related
- 2006-05-12 EP EP06759690A patent/EP1883961A4/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4126758A (en) * | 1973-12-03 | 1978-11-21 | Raychem Corporation | Method for sealing integrated circuit components with heat recoverable cap and resulting package |
| US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
| US5904502A (en) * | 1997-09-04 | 1999-05-18 | International Business Machines Corporation | Multiple 3-dimensional semiconductor device processing method and apparatus |
| US5998292A (en) * | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| US6593644B2 (en) * | 2001-04-19 | 2003-07-15 | International Business Machines Corporation | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face |
| US6740931B2 (en) * | 2002-04-17 | 2004-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1883961A4 (en) | 2012-12-05 |
| US20060255480A1 (en) | 2006-11-16 |
| JP2008541460A (ja) | 2008-11-20 |
| WO2006124607A3 (en) | 2007-04-12 |
| JP4563483B2 (ja) | 2010-10-13 |
| CN101176203A (zh) | 2008-05-07 |
| TW200707674A (en) | 2007-02-16 |
| US7199450B2 (en) | 2007-04-03 |
| EP1883961A2 (en) | 2008-02-06 |
| WO2006124607A2 (en) | 2006-11-23 |
| CN101176203B (zh) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bai et al. | Low-temperature sintered nanoscale silver as a novel semiconductor device-metallized substrate interconnect material | |
| KR101109221B1 (ko) | 플립칩 실장방법 및 범프형성방법 | |
| US20050121768A1 (en) | Silicon chip carrier with conductive through-vias and method for fabricating same | |
| US6657306B1 (en) | Paste including a mixture of powders, connection plug, burying method, and semiconductor device manufacturing method | |
| KR100883725B1 (ko) | 복합재료와 웨이퍼 유지부재 및 이들의 제조방법 | |
| JP2019031434A (ja) | 過渡液相、窒化アルミニウム製部品の常圧接合 | |
| JP2015514661A5 (zh) | ||
| TWI377651B (en) | A suspension for filling via holes in silicon and method for making the same | |
| EP3115129B1 (fr) | Ensemble comportant un element susceptible de transmettre de la chaleur, un film de polymere bon conducteur thermique et isolant electrique, un joint fritte et un radiateur et procede de fabrication | |
| TWI406365B (zh) | 用於填封矽基材中空孔的材料及方法 | |
| US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
| CN107887279B (zh) | 用于制造金属-陶瓷衬底的方法以及金属-陶瓷衬底 | |
| US10806021B2 (en) | Packaged microelectronic component mounting using sinter attachment | |
| TW201442168A (zh) | 中介層用基板及其製造方法 | |
| US11621228B2 (en) | Substrate with thermal vias and sinter-bonded thermal dissipation structure | |
| CN103762198A (zh) | 一种tsv填孔方法 | |
| JP2011054907A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
| CN117280442A (zh) | 生产多层结构的方法 | |
| US11749639B2 (en) | Die-substrate assemblies having sinter-bonded backside via structures and associated fabrication methods | |
| CN107710891B (zh) | 在基板上形成贯通连接的过孔和导体的方法 | |
| US20230307320A1 (en) | Single side via fill process for through-vias | |
| JP2005154832A (ja) | 複合材料とその製造方法及びウェハ保持部材 | |
| JP6021125B2 (ja) | シリコンボードにおけるシリコン貫通配線（ｔｓｖ）の形成 | |
| CN116322279A (zh) | 硅片及其硅孔的填充方法 | |
| JP2016039218A (ja) | 貫通電極基板の製造方法および貫通電極基板 |