JP2002260444A - 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 - Google Patents
導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法Info
- Publication number
- JP2002260444A JP2002260444A JP2001061255A JP2001061255A JP2002260444A JP 2002260444 A JP2002260444 A JP 2002260444A JP 2001061255 A JP2001061255 A JP 2001061255A JP 2001061255 A JP2001061255 A JP 2001061255A JP 2002260444 A JP2002260444 A JP 2002260444A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- melting point
- metal particles
- binder
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 はんだ付け性に優れ、実装不良や、充填時の
エア巻き込みによる不良がない導電性ペーストを用いた
プリント配線基板の実現を課題とする。 【解決手段】 回路パターンおよびスルーホールを有す
るプリント配線基板１のスルーホールに、熱可塑性樹脂
からなるバインダー中に高融点金属粒子と低融点金属粒
子（はんだ粒子）３とが混在し、低融点金属粒子３の平
均粒子径が高融点金属粒子のそれよりも大きい導電性ペ
ースト２を充填導体として充填する。
エア巻き込みによる不良がない導電性ペーストを用いた
プリント配線基板の実現を課題とする。 【解決手段】 回路パターンおよびスルーホールを有す
るプリント配線基板１のスルーホールに、熱可塑性樹脂
からなるバインダー中に高融点金属粒子と低融点金属粒
子（はんだ粒子）３とが混在し、低融点金属粒子３の平
均粒子径が高融点金属粒子のそれよりも大きい導電性ペ
ースト２を充填導体として充填する。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性ぺースト、
プリント配線基板とその製造方法および半導体装置とそ
の製造方法に関する。
プリント配線基板とその製造方法および半導体装置とそ
の製造方法に関する。
【０００２】
【従来の技術】サーフェイスマウントテクノロジー９１
年春号「プラスチック多層基板による超薄型多層配線板
技術」などに示されるように、熱可塑性樹脂基材と自己
融着性のある導電性ペーストをプリント配線基板材料と
して用いることが報告されている。この方法によると、
誘電率などの高周波対応特性や低吸水性に優れた熱可塑
性樹脂を用い、ことにスルーホールの導通に関してはメ
ッキなどに比べて遥かに容易に回路を構成することがで
きる利点がある。
年春号「プラスチック多層基板による超薄型多層配線板
技術」などに示されるように、熱可塑性樹脂基材と自己
融着性のある導電性ペーストをプリント配線基板材料と
して用いることが報告されている。この方法によると、
誘電率などの高周波対応特性や低吸水性に優れた熱可塑
性樹脂を用い、ことにスルーホールの導通に関してはメ
ッキなどに比べて遥かに容易に回路を構成することがで
きる利点がある。
【０００３】しかし、スルーホールヘの導電性ペースト
充填は、場合に因ってはエア巻き込み等によるボイドが
発生しやすく、信頼性の低下を招く虞がある。また、プ
リント配線板への部品実装は、はんだ接続が一般的であ
るが、導電性ペーストは構造上樹脂を成分として含むの
で、一般に、はんだ付け性が金属の場合に比して乏しく
なる。ただし、熱可塑性樹脂溶媒型の導電性ペースト
は、焼成時の溶媒揮発によって硬化後は焼成された熱可
塑性樹脂が多孔性を示す。このため、樹脂網目構造中に
はんだが入りこみ、樹脂網目の空隙にある導電粒子との
接触表面積を稼ぐことが出来るため、熱硬化性樹脂の無
溶媒型の導電性ペーストに比較すると、はんだ付けが良
好であることが分かった。
充填は、場合に因ってはエア巻き込み等によるボイドが
発生しやすく、信頼性の低下を招く虞がある。また、プ
リント配線板への部品実装は、はんだ接続が一般的であ
るが、導電性ペーストは構造上樹脂を成分として含むの
で、一般に、はんだ付け性が金属の場合に比して乏しく
なる。ただし、熱可塑性樹脂溶媒型の導電性ペースト
は、焼成時の溶媒揮発によって硬化後は焼成された熱可
塑性樹脂が多孔性を示す。このため、樹脂網目構造中に
はんだが入りこみ、樹脂網目の空隙にある導電粒子との
接触表面積を稼ぐことが出来るため、熱硬化性樹脂の無
溶媒型の導電性ペーストに比較すると、はんだ付けが良
好であることが分かった。
【０００４】一方、導電性ペースト導体上にはんだ接合
で部品を搭載する場合は、この多孔性の樹脂網目構造が
災いして、溶融状態のはんだが網目構造に吸われて接続
不良になったり、接着剤など基板上に塗布した樹脂の染
み込みにより実装不良が生じるという問題がある。
で部品を搭載する場合は、この多孔性の樹脂網目構造が
災いして、溶融状態のはんだが網目構造に吸われて接続
不良になったり、接着剤など基板上に塗布した樹脂の染
み込みにより実装不良が生じるという問題がある。
【０００５】図４にこれらの不良のモデル図を示す。図
４において、符号１は基板、符号２は硬化後の導電性ペ
ースト、符号４はＩＣチップ、符号６はＩＣ固定用接着
樹脂、符号７ははんだ、符号８はマザー基板、符号９は
マザー基板８上のランドである。
４において、符号１は基板、符号２は硬化後の導電性ペ
ースト、符号４はＩＣチップ、符号６はＩＣ固定用接着
樹脂、符号７ははんだ、符号８はマザー基板、符号９は
マザー基板８上のランドである。
【０００６】図４において符号（ａ）は、樹脂染み出し
のモデルを示している。例えば、基板１上に塗布された
封止樹脂やレジスト、接着樹脂６等の粘性樹脂が、導電
性ペースト２の樹脂網目構造中に吸われ、この樹脂６が
電極面側（ランド９側）に染み出すようになると、その
部分のはんだ付け性が悪化し、はんだ付け不良や接触不
良などの実装不良を生じることになる。図５は樹脂染み
出しのモデル図である。図５において符号３は導電粒
子、符号２−２は網目状の熱可塑性バインダー（多孔
質）である。基板上に塗布された樹脂が電極面側に染み
出すような条件では、はんだと導電粒子との接触も当然
悪化する。
のモデルを示している。例えば、基板１上に塗布された
封止樹脂やレジスト、接着樹脂６等の粘性樹脂が、導電
性ペースト２の樹脂網目構造中に吸われ、この樹脂６が
電極面側（ランド９側）に染み出すようになると、その
部分のはんだ付け性が悪化し、はんだ付け不良や接触不
良などの実装不良を生じることになる。図５は樹脂染み
出しのモデル図である。図５において符号３は導電粒
子、符号２−２は網目状の熱可塑性バインダー（多孔
質）である。基板上に塗布された樹脂が電極面側に染み
出すような条件では、はんだと導電粒子との接触も当然
悪化する。
【０００７】図６に、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐ
ａｃｋａｇｅ）半導体装置の製作途上のインターポーザ
基板の断面図を示す。図６において、符号１はインター
ポーザ基板、符号２−３はスルーホール２ａ中の導電性
ペースト、符号２−４は配線パターン中の導電性ペース
ト、符号６はＩＣ固定用接着樹脂、符号１０は裏面電極
である。図６に示すように、プリント配線基板をＩＣパ
ッケージ基板として用いる場合の用途においては、ＩＣ
チップ封止用の接着剤６として液状接着剤を用いること
があるが、この接着剤６が導電性ペースト２−３内部に
吸われて実装電極面に達し、裏面電極１０のはんだ付け
面を覆う部分が生じ、マザー基板へのはんだ付け性が著
しく低下したり、実装オープン不良が生じたりする。
ａｃｋａｇｅ）半導体装置の製作途上のインターポーザ
基板の断面図を示す。図６において、符号１はインター
ポーザ基板、符号２−３はスルーホール２ａ中の導電性
ペースト、符号２−４は配線パターン中の導電性ペース
ト、符号６はＩＣ固定用接着樹脂、符号１０は裏面電極
である。図６に示すように、プリント配線基板をＩＣパ
ッケージ基板として用いる場合の用途においては、ＩＣ
チップ封止用の接着剤６として液状接着剤を用いること
があるが、この接着剤６が導電性ペースト２−３内部に
吸われて実装電極面に達し、裏面電極１０のはんだ付け
面を覆う部分が生じ、マザー基板へのはんだ付け性が著
しく低下したり、実装オープン不良が生じたりする。
【０００８】一方、図４の符号（ｂ）は、はんだ吸われ
のモデルを示している。導電性ペースト２上に直接はん
だ接合を行ってマザー基板８上に半導体装置を搭載する
場合、図４の符号（ｂ）のように溶融状態のはんだが焼
結後の導電性ペースト２の樹脂網目構造の内部に吸われ
る現象が生じることがある。調査の結果、はんだが吸わ
れる量は、導電性ぺースト体積の５０％近くに及ぶ場合
があることが分かった。例えば、φ４００μｍ程度の導
電性ペースト充填スルーホールの場合、はんだ吸われ量
は、実装時のクリームはんだ塗布量と同等程度に達する
場合がある。また、接着樹脂とはんだ粒子のみのはんだ
ペーストは、樹脂染み出し、はんだ付げ性等の問題も解
決できるが、形成される回路特性や高温時の形状不安定
さなどの問題が多い。
のモデルを示している。導電性ペースト２上に直接はん
だ接合を行ってマザー基板８上に半導体装置を搭載する
場合、図４の符号（ｂ）のように溶融状態のはんだが焼
結後の導電性ペースト２の樹脂網目構造の内部に吸われ
る現象が生じることがある。調査の結果、はんだが吸わ
れる量は、導電性ぺースト体積の５０％近くに及ぶ場合
があることが分かった。例えば、φ４００μｍ程度の導
電性ペースト充填スルーホールの場合、はんだ吸われ量
は、実装時のクリームはんだ塗布量と同等程度に達する
場合がある。また、接着樹脂とはんだ粒子のみのはんだ
ペーストは、樹脂染み出し、はんだ付げ性等の問題も解
決できるが、形成される回路特性や高温時の形状不安定
さなどの問題が多い。
【０００９】
【発明が解決しようとする課題】上述のごとく、導電性
ペーストをプリント配線基板材料として用いる場合、充
填時はエア巻き込み等でボイドを発生する虞があった。
また、熱硬化性樹脂の無溶媒型の導電性ペーストははん
だ付け性に劣る面があり、熱可塑性樹脂溶媒型の導電性
ペーストははんだ付け性では優れているものの、焼結後
の網目構造中に樹脂やはんだを多量に吸い込んで実装不
良の原因となる虞があった。本発明は、比較的簡単な方
法でこの問題を解決して、はんだ付け性に優れ、実装不
良や充填時のエア巻き込みがない導電性ぺーストと、こ
の導電性ぺーストを配線材料に用いたプリント配線基板
とその製造方法、およびこのプリント配線基板を用いた
半導体装置とその製造方法の提供を課題とする。
ペーストをプリント配線基板材料として用いる場合、充
填時はエア巻き込み等でボイドを発生する虞があった。
また、熱硬化性樹脂の無溶媒型の導電性ペーストははん
だ付け性に劣る面があり、熱可塑性樹脂溶媒型の導電性
ペーストははんだ付け性では優れているものの、焼結後
の網目構造中に樹脂やはんだを多量に吸い込んで実装不
良の原因となる虞があった。本発明は、比較的簡単な方
法でこの問題を解決して、はんだ付け性に優れ、実装不
良や充填時のエア巻き込みがない導電性ぺーストと、こ
の導電性ぺーストを配線材料に用いたプリント配線基板
とその製造方法、およびこのプリント配線基板を用いた
半導体装置とその製造方法の提供を課題とする。
【００１０】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、導電性ぺーストにおいて熱可塑性樹脂か
らなるバインダー中に高融点金属粒子と低融点金属粒子
とが混在して含有されていることを特徴とする。これに
より、はんだ付け性に優れ、実装不良や充填時のエア巻
き込みがない導電性ペーストを実現することができる。
め、本発明は、導電性ぺーストにおいて熱可塑性樹脂か
らなるバインダー中に高融点金属粒子と低融点金属粒子
とが混在して含有されていることを特徴とする。これに
より、はんだ付け性に優れ、実装不良や充填時のエア巻
き込みがない導電性ペーストを実現することができる。
【００１１】また、回路パターンおよびスルーホールを
有するプリント配線基板において、熱可塑性樹脂からな
るバインダー中に、高融点金属粒子と低融点金属粒子を
混練した導電性ぺーストを前記スルーホールの充填導体
として用いたことを特徴とする。これにより、はんだ付
け性に優れ、実装不良や充填時のエア巻き込みによる不
良がない導電性ペーストを用い、はんだ付け、実装の面
で信頼性の高いプリント配線基板を実現することができ
る。
有するプリント配線基板において、熱可塑性樹脂からな
るバインダー中に、高融点金属粒子と低融点金属粒子を
混練した導電性ぺーストを前記スルーホールの充填導体
として用いたことを特徴とする。これにより、はんだ付
け性に優れ、実装不良や充填時のエア巻き込みによる不
良がない導電性ペーストを用い、はんだ付け、実装の面
で信頼性の高いプリント配線基板を実現することができ
る。
【００１２】さらに、プリント配線基板の製造方法にお
いて、絶縁基板のスルーホールに熱可塑性樹脂からなる
バインダー中に高融点金属粒子と低融点金属粒子とが混
在した導電性ぺーストを充填する導電性ぺースト充填工
程と、熱処理を行って前記低融点金属粒子を前記バイン
ダー中に拡散させる拡散工程とを有することを特徴とす
る。これにより、はんだ付け性に優れ、実装不良や充填
時のエア巻き込みによる不良がない導電性ペーストを用
い、はんだ付け、実装の面で信頼性の高いプリント配線
基板を実現する製造方法を提供することができる。
いて、絶縁基板のスルーホールに熱可塑性樹脂からなる
バインダー中に高融点金属粒子と低融点金属粒子とが混
在した導電性ぺーストを充填する導電性ぺースト充填工
程と、熱処理を行って前記低融点金属粒子を前記バイン
ダー中に拡散させる拡散工程とを有することを特徴とす
る。これにより、はんだ付け性に優れ、実装不良や充填
時のエア巻き込みによる不良がない導電性ペーストを用
い、はんだ付け、実装の面で信頼性の高いプリント配線
基板を実現する製造方法を提供することができる。
【００１３】さらに、半導体装置において、上記のプリ
ント配線基板の前記スルーホールの充填導体である前記
導電性ぺーストに半導体電子部品の接続用金属バンプを
接続して実装したことを特徴とする。これにより、信頼
性の高いＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）半導体装置を実現することができる。
ント配線基板の前記スルーホールの充填導体である前記
導電性ぺーストに半導体電子部品の接続用金属バンプを
接続して実装したことを特徴とする。これにより、信頼
性の高いＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）半導体装置を実現することができる。
【００１４】さらに、半導体装置の製造方法において、
上記の製造方法で製造したプリント配線基板の前記スル
ーホールに充填された前記導電性ぺーストに半導体電子
部品の接続用金属バンプを接続して加熱により接合する
ことを特徴とする。
上記の製造方法で製造したプリント配線基板の前記スル
ーホールに充填された前記導電性ぺーストに半導体電子
部品の接続用金属バンプを接続して加熱により接合する
ことを特徴とする。
【００１５】さらに、半導体装置の製造方法において、
上記の製造方法で製造したプリント配線基板の前記スル
ーホールに充填された前記導電性ぺーストに半導体電子
部品の接続用金属バンプを接続して加熱、加圧して接合
することを特徴とする。
上記の製造方法で製造したプリント配線基板の前記スル
ーホールに充填された前記導電性ぺーストに半導体電子
部品の接続用金属バンプを接続して加熱、加圧して接合
することを特徴とする。
【００１６】さらに、半導体装置の製造方法において、
上記の製造方法で製造したプリント配線基板に半導体電
子部品を接着剤にて固定し、さらにこの半導体電子部品
の接続用金属バンプを前記スルーホールに充填された前
記導電性ぺーストに接続して加熱して接合することを特
徴とする。これらにより、信頼性の高いＣＳＰ（Ｃｈｉ
ｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）半導体装置を実現する
ことが可能な半導体装置の製造方法を提供することがで
きる。
上記の製造方法で製造したプリント配線基板に半導体電
子部品を接着剤にて固定し、さらにこの半導体電子部品
の接続用金属バンプを前記スルーホールに充填された前
記導電性ぺーストに接続して加熱して接合することを特
徴とする。これらにより、信頼性の高いＣＳＰ（Ｃｈｉ
ｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）半導体装置を実現する
ことが可能な半導体装置の製造方法を提供することがで
きる。
【００１７】
【発明の実施の形態】以下、本発明にかかる導電性ぺー
スト、プリント配線基板とその製造方法および半導体装
置とその製造方法を添付図面を参照にして詳細に説明す
る。
スト、プリント配線基板とその製造方法および半導体装
置とその製造方法を添付図面を参照にして詳細に説明す
る。
【００１８】まず、本発明のプリント配線基板の製造方
法について説明する。ここでのプリント配線基板はスル
ーホール付き片面インターポーザ基板用途としての実施
例について示す。高融点金属粒子にＡｇ（融点９６２
℃）、低融点金属粒子に共晶はんだ（融点１８３℃）、
また絶縁材料に高耐熱熱可塑性樹脂（融点２８０℃）を
それぞれ用いる。実際には、市販の熱可塑性樹脂系導電
性Ａｇペーストに、体積比で５０ｖｏｌ％の共晶はんだ
粉体を混練した。Ａｇ粒子の平均粒子サイズは１０μｍ
であり、共晶はんだ粉体の平均粒子サイズは１００μｍ
である。
法について説明する。ここでのプリント配線基板はスル
ーホール付き片面インターポーザ基板用途としての実施
例について示す。高融点金属粒子にＡｇ（融点９６２
℃）、低融点金属粒子に共晶はんだ（融点１８３℃）、
また絶縁材料に高耐熱熱可塑性樹脂（融点２８０℃）を
それぞれ用いる。実際には、市販の熱可塑性樹脂系導電
性Ａｇペーストに、体積比で５０ｖｏｌ％の共晶はんだ
粉体を混練した。Ａｇ粒子の平均粒子サイズは１０μｍ
であり、共晶はんだ粉体の平均粒子サイズは１００μｍ
である。
【００１９】プリント配線基板製造にあたっては、ま
ず、融点２８０℃を有する高耐熱熱可塑性樹脂基板を熱
プレスすることにより、回路パターンに相当する溝（最
小線幅６０μｍ、深さ６０μｍ）と位置認識マーク等の
補助パターンを基板に成形する。また、スルーホールに
相当する貫通孔は、通常プリント配線基板作製で用いら
れるタイプのドリルを用いてφ３００μｍとして形成す
る。
ず、融点２８０℃を有する高耐熱熱可塑性樹脂基板を熱
プレスすることにより、回路パターンに相当する溝（最
小線幅６０μｍ、深さ６０μｍ）と位置認識マーク等の
補助パターンを基板に成形する。また、スルーホールに
相当する貫通孔は、通常プリント配線基板作製で用いら
れるタイプのドリルを用いてφ３００μｍとして形成す
る。
【００２０】次に、前記導電性ペーストを、この基板の
パターン溝およびスルーホール内に充填する。実験的に
は、このように粒径の異なる比較的大きな導電粒子を含
有している導電性ペーストは、充填時のエア巻き込みの
発生を抑制し、ボイドの発生を抑えることが確かめられ
ている。実験データによると、導電性ぺーストに高融点
金属粒子と低融点金属粒子が混練された導電性ペースト
で、金属粒子のいずれか一方の径の大きい側の平均粒子
径をＲａとし、他方の径の小さい側の平均粒子径をＲｂ
としたとき、これらの径Ｒａ、Ｒｂとスルーホールの直
径Ｒｔｈとの間に、
パターン溝およびスルーホール内に充填する。実験的に
は、このように粒径の異なる比較的大きな導電粒子を含
有している導電性ペーストは、充填時のエア巻き込みの
発生を抑制し、ボイドの発生を抑えることが確かめられ
ている。実験データによると、導電性ぺーストに高融点
金属粒子と低融点金属粒子が混練された導電性ペースト
で、金属粒子のいずれか一方の径の大きい側の平均粒子
径をＲａとし、他方の径の小さい側の平均粒子径をＲｂ
としたとき、これらの径Ｒａ、Ｒｂとスルーホールの直
径Ｒｔｈとの間に、
【００２１】Ｒｔｈ＞０．１８Ｒａ≧Ｒｂ なる関係が満足された場合に、充填時のエア巻き込みの
発生が抑制されることが知られた。今回の例では、Ｒｔ
ｈ＝３００μｍ、共晶はんだ粉体の平均粒子サイズすな
わちＲａ＝１００μｍ、Ａｇ粒子の平均粒子サイズすな
わちＲｂ＝１０μｍであるから ３００＞１８（０．１８×１００）＞１０ となり、この条件を満足する。
発生が抑制されることが知られた。今回の例では、Ｒｔ
ｈ＝３００μｍ、共晶はんだ粉体の平均粒子サイズすな
わちＲａ＝１００μｍ、Ａｇ粒子の平均粒子サイズすな
わちＲｂ＝１０μｍであるから ３００＞１８（０．１８×１００）＞１０ となり、この条件を満足する。
【００２２】さらに、導電性Ａｇペースト硬化条件（１
５０℃〜１７０℃、３０分）で硬化する。この時、導電
性ペーストの溶媒が揮発し、樹脂網目構造が残される。
この時の基板の断面図を図１に示す。図１において、符
号１は高耐熱熱可塑性樹脂基板、符号２は硬化した導電
性ペースト（導電性Ａｇペースト）、符号３ははんだ粒
子である。
５０℃〜１７０℃、３０分）で硬化する。この時、導電
性ペーストの溶媒が揮発し、樹脂網目構造が残される。
この時の基板の断面図を図１に示す。図１において、符
号１は高耐熱熱可塑性樹脂基板、符号２は硬化した導電
性ペースト（導電性Ａｇペースト）、符号３ははんだ粒
子である。
【００２３】次に、はんだ溶融温度以上で熱処理を行う
ことで、図２に示すように導電性ペースト内部の樹脂網
目構造中の空隙に溶融したはんだが行き渡る。図２にお
いて符号１は高耐熱熱可塑性樹脂基板、符号２−１は硬
化した導電性ペーストにはんだが拡散した層である。こ
こで、パターン溝幅６０μｍに対して、低融点はんだ粒
子は粒径１００μｍを超えるため、回路パターン部分で
は細線パターン内に低融点はんだ粒子を直接充填するこ
とは出来ないが、はんだ溶融温度で熱処理を行う時点
で、細線パターン内にも溶融はんだが行き渡ることが実
験的に確かめられている。
ことで、図２に示すように導電性ペースト内部の樹脂網
目構造中の空隙に溶融したはんだが行き渡る。図２にお
いて符号１は高耐熱熱可塑性樹脂基板、符号２−１は硬
化した導電性ペーストにはんだが拡散した層である。こ
こで、パターン溝幅６０μｍに対して、低融点はんだ粒
子は粒径１００μｍを超えるため、回路パターン部分で
は細線パターン内に低融点はんだ粒子を直接充填するこ
とは出来ないが、はんだ溶融温度で熱処理を行う時点
で、細線パターン内にも溶融はんだが行き渡ることが実
験的に確かめられている。
【００２４】以上、本発明のプリント配線基板の製造方
法について説明したが、この製造方法で得られるプリン
ト配線基板および、以上で使用した導電性ペーストも本
発明の対象とするものである。
法について説明したが、この製造方法で得られるプリン
ト配線基板および、以上で使用した導電性ペーストも本
発明の対象とするものである。
【００２５】次に、以上の製造方法により作製したイン
ターボーザ基板を用いたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ
Ｐａｃｋａｇｅ）タイプの半導体装置の製造方法につい
て説明する。図３が本発明のＣＳＰタイプの半導体装置
の構成を示す断面図である。図３において、符号１は熱
可塑性樹脂のインターボーザ基板、符号２−１ははんだ
が拡散した導電性ペースト、符号４はＩＣチップ、符号
５はＩＣチップ４のＡｕバンプ、符号６はＩＣ固定用接
着樹脂である。
ターボーザ基板を用いたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ
Ｐａｃｋａｇｅ）タイプの半導体装置の製造方法につい
て説明する。図３が本発明のＣＳＰタイプの半導体装置
の構成を示す断面図である。図３において、符号１は熱
可塑性樹脂のインターボーザ基板、符号２−１ははんだ
が拡散した導電性ペースト、符号４はＩＣチップ、符号
５はＩＣチップ４のＡｕバンプ、符号６はＩＣ固定用接
着樹脂である。
【００２６】インターボーザ基板１の表面に熱硬化性接
着樹脂６を塗布し、基板接続用のＡｕバンプ５を形成し
たＩＣチップ４を、熱硬化性接着樹脂６を介してインタ
ーポーザ基板１に熱圧着する。熱圧着条件は、Ａｕバン
プの導電性ペーストパターンヘのめり込み深さを考慮す
ると、温度は１８５℃〜２００℃、３０秒〜６０秒、圧
力３０〜６０ｇ／１バンプが望ましい。導電性ペースト
２−１の樹脂分は熱可塑性樹脂としているので、ＩＣチ
ップ４の熱圧着時に一旦軟化し、冷却後は導電性ペース
ト２−１中の接着樹脂により強固に固定される。
着樹脂６を塗布し、基板接続用のＡｕバンプ５を形成し
たＩＣチップ４を、熱硬化性接着樹脂６を介してインタ
ーポーザ基板１に熱圧着する。熱圧着条件は、Ａｕバン
プの導電性ペーストパターンヘのめり込み深さを考慮す
ると、温度は１８５℃〜２００℃、３０秒〜６０秒、圧
力３０〜６０ｇ／１バンプが望ましい。導電性ペースト
２−１の樹脂分は熱可塑性樹脂としているので、ＩＣチ
ップ４の熱圧着時に一旦軟化し、冷却後は導電性ペース
ト２−１中の接着樹脂により強固に固定される。
【００２７】はんだ溶融温度以上の熱処理によって、イ
ンターボーザ基板の導電性ペースト２−１の多孔質部分
がはんだの拡散によって塞がれているため、熱硬化性接
着樹脂がスルーホールを通して基板裏面の接続電極表面
に染み出ることを抑制する。このため、部品実装の障害
とはならない。また、このようにして生まれたＣＳＰ半
導体装置のマザー基板への実装時においても、導電性ペ
ーストが既に、はんだ飽和状態となっているため、はん
だ吸われ現象も抑制され、実装オープン不良を誘発する
ことはない。図３に示すようにＩＣチップ４上に形成さ
れているＡｕバンプ５とインターポーザ基板１上に形成
されている導電性ペースト配線２−１は、マザー実装リ
フロー時に、含有しているはんだと合金接合を伴い、さ
らに強固な接続が可能となる。
ンターボーザ基板の導電性ペースト２−１の多孔質部分
がはんだの拡散によって塞がれているため、熱硬化性接
着樹脂がスルーホールを通して基板裏面の接続電極表面
に染み出ることを抑制する。このため、部品実装の障害
とはならない。また、このようにして生まれたＣＳＰ半
導体装置のマザー基板への実装時においても、導電性ペ
ーストが既に、はんだ飽和状態となっているため、はん
だ吸われ現象も抑制され、実装オープン不良を誘発する
ことはない。図３に示すようにＩＣチップ４上に形成さ
れているＡｕバンプ５とインターポーザ基板１上に形成
されている導電性ペースト配線２−１は、マザー実装リ
フロー時に、含有しているはんだと合金接合を伴い、さ
らに強固な接続が可能となる。
【００２８】以上の製造方法では、インターポーザ基板
上に熱硬化性接着樹脂を塗布して熱圧着するよう説明し
ているが、場合によっては、熱硬化性接着樹脂を用い
ず、ＩＣのＡｕバンプとインターポーザ基板上に形成さ
れている導電性ペースト配線に含有されているはんだと
合金接合することだけでも接続を十分に行うことが可能
である。さらに、合金接合の時に加圧することによって
一層接続が安全強固になる。以上、ＣＳＰ半導体装置の
製造方法について説明したが、このようにして製造され
た半導体装置も本発明の対象とするものである。
上に熱硬化性接着樹脂を塗布して熱圧着するよう説明し
ているが、場合によっては、熱硬化性接着樹脂を用い
ず、ＩＣのＡｕバンプとインターポーザ基板上に形成さ
れている導電性ペースト配線に含有されているはんだと
合金接合することだけでも接続を十分に行うことが可能
である。さらに、合金接合の時に加圧することによって
一層接続が安全強固になる。以上、ＣＳＰ半導体装置の
製造方法について説明したが、このようにして製造され
た半導体装置も本発明の対象とするものである。
【００２９】
【発明の効果】以上説明したように本発明の請求項１の
発明は、導電性ぺーストにおいて、熱可塑性樹脂からな
るバインダー中に高融点金属粒子と低融点金属粒子とが
混在して含されていることを特徴とする。これにより、
はんだ付け性向上と樹脂染み出し抑制という、相反する
要求をカバーできる導電性ペーストを実現することがで
きる。
発明は、導電性ぺーストにおいて、熱可塑性樹脂からな
るバインダー中に高融点金属粒子と低融点金属粒子とが
混在して含されていることを特徴とする。これにより、
はんだ付け性向上と樹脂染み出し抑制という、相反する
要求をカバーできる導電性ペーストを実現することがで
きる。
【００３０】本発明の請求項２の発明は、請求項１の導
電性ぺーストで低融点金属粒子または高融点金属粒子の
いずれか一方の大きい側の平均粒子径Ｒａと他方の小さ
い側の平均粒子径Ｒｂとの間に ０．１８Ｒａ≧Ｒｂ なる関係があることを特徴とする。これにより、スルー
ホールヘの導電性ペーストの完全充填が容易な導電性ペ
ーストを実現することができる。
電性ぺーストで低融点金属粒子または高融点金属粒子の
いずれか一方の大きい側の平均粒子径Ｒａと他方の小さ
い側の平均粒子径Ｒｂとの間に ０．１８Ｒａ≧Ｒｂ なる関係があることを特徴とする。これにより、スルー
ホールヘの導電性ペーストの完全充填が容易な導電性ペ
ーストを実現することができる。
【００３１】本発明の請求項３の発明は、熱可塑性樹脂
からなるバインダーの融点が高融点金属粒子の融点と低
融点金属粒子の融点との間にあることを特徴とする。こ
れにより、バインダーの融点以下の熱処理によって、低
融点金属粒子（はんだ粒子）を溶融して行き渡らせるこ
とができ、基板に充填したときの樹脂染み出しと接続時
のはんだの吸い込みを防止可能な導電性ペーストを実現
することができる。
からなるバインダーの融点が高融点金属粒子の融点と低
融点金属粒子の融点との間にあることを特徴とする。こ
れにより、バインダーの融点以下の熱処理によって、低
融点金属粒子（はんだ粒子）を溶融して行き渡らせるこ
とができ、基板に充填したときの樹脂染み出しと接続時
のはんだの吸い込みを防止可能な導電性ペーストを実現
することができる。
【００３２】本発明の請求項４の発明は、回路パターン
およびスルーホールを有するプリント配線基板におい
て、上記の導電性ぺーストをスルーホールの充填導体と
して用いたことを特徴とする。これにより、スルーホー
ルヘの導電性ペーストの完全充填が容易であり、また、
熱処理によりはんだが導電性ペーストの網目構造の空隙
に入りこむため、導電性ペースト内部へのＩＣチップ固
定用接着剤の染み込みを抑えることができ、かつはんだ
の吸い込みも防止することができ、実装不良を起こさ
ず、ＩＣチップ電極上に形成するＡｕバンプとのはんだ
接合が容易なプリント配線基板を実現することができ
る。
およびスルーホールを有するプリント配線基板におい
て、上記の導電性ぺーストをスルーホールの充填導体と
して用いたことを特徴とする。これにより、スルーホー
ルヘの導電性ペーストの完全充填が容易であり、また、
熱処理によりはんだが導電性ペーストの網目構造の空隙
に入りこむため、導電性ペースト内部へのＩＣチップ固
定用接着剤の染み込みを抑えることができ、かつはんだ
の吸い込みも防止することができ、実装不良を起こさ
ず、ＩＣチップ電極上に形成するＡｕバンプとのはんだ
接合が容易なプリント配線基板を実現することができ
る。
【００３３】本発明の請求項５の発明は、導電性ぺース
トのバインダーに混練された高融点金属粒子と低融点金
属粒子のいずれか一方の大きい側の平均粒子径Ｒａと他
方の小さい側の平均粒子径Ｒｂとスルーホールの直径Ｒ
ｔｈとの間に、 Ｒｔｈ＞０．１８Ｒａ≧Ｒｂ なる関係があることを特徴とする。これにより、スルー
ホールヘの導電性ペーストの完全充填が容易でボイドな
どの発生が少なく、実装不良を起こさず、ＩＣチップ電
極上に形成するＡｕバンプとのはんだ接合が容易なプリ
ント配線基板を実現することができる。
トのバインダーに混練された高融点金属粒子と低融点金
属粒子のいずれか一方の大きい側の平均粒子径Ｒａと他
方の小さい側の平均粒子径Ｒｂとスルーホールの直径Ｒ
ｔｈとの間に、 Ｒｔｈ＞０．１８Ｒａ≧Ｒｂ なる関係があることを特徴とする。これにより、スルー
ホールヘの導電性ペーストの完全充填が容易でボイドな
どの発生が少なく、実装不良を起こさず、ＩＣチップ電
極上に形成するＡｕバンプとのはんだ接合が容易なプリ
ント配線基板を実現することができる。
【００３４】本発明の請求項６の発明は、プリント配線
基板の製造方法において、絶縁基板のスルーホールに導
電性ぺーストを充填する工程と、熱処理を行って低融点
金属粒子を拡散させる工程とを有することを特徴とす
る。これにより、スルーホールヘの導電性ペーストの完
全充填が容易であり、また、熱処理によりはんだが導電
性ペーストの網目構造の空隙に入りこむため、導電性ペ
ースト内部へのＩＣチップ固定用接着剤の染み込みを抑
えることができ、かつはんだの吸い込みも防止すること
ができ、実装不良を起こさず、ＩＣチップ電極上に形成
するＡｕバンプとのはんだ接合が容易なプリント配線基
板を実現可能な、プリント配線基板の製造方法を提供す
ることができる。
基板の製造方法において、絶縁基板のスルーホールに導
電性ぺーストを充填する工程と、熱処理を行って低融点
金属粒子を拡散させる工程とを有することを特徴とす
る。これにより、スルーホールヘの導電性ペーストの完
全充填が容易であり、また、熱処理によりはんだが導電
性ペーストの網目構造の空隙に入りこむため、導電性ペ
ースト内部へのＩＣチップ固定用接着剤の染み込みを抑
えることができ、かつはんだの吸い込みも防止すること
ができ、実装不良を起こさず、ＩＣチップ電極上に形成
するＡｕバンプとのはんだ接合が容易なプリント配線基
板を実現可能な、プリント配線基板の製造方法を提供す
ることができる。
【００３５】本発明の請求項７の発明は、プリント配線
基板の製造方法において、導電性ぺースト充填工程後、
拡散工程に先立って、熱処理によってバインダーを硬化
させるバインダー硬化工程と、バインダー硬化工程で硬
化した前記バインダーの不要部分を除去する不要バイン
ダー除去工程とを有することを特徴とする。これによ
り、はんだを拡散する前に導電性ペーストの網目構造を
形成し、かつ導電性ペーストの不要部分を除去すること
で、配線の短絡や実装不良を起こさず、仕上がりに優れ
たプリント配線基板を実現可能な、プリント配線基板の
製造方法を実現することができる。
基板の製造方法において、導電性ぺースト充填工程後、
拡散工程に先立って、熱処理によってバインダーを硬化
させるバインダー硬化工程と、バインダー硬化工程で硬
化した前記バインダーの不要部分を除去する不要バイン
ダー除去工程とを有することを特徴とする。これによ
り、はんだを拡散する前に導電性ペーストの網目構造を
形成し、かつ導電性ペーストの不要部分を除去すること
で、配線の短絡や実装不良を起こさず、仕上がりに優れ
たプリント配線基板を実現可能な、プリント配線基板の
製造方法を実現することができる。
【００３６】本発明の請求項８の発明は、プリント配線
基板の製造方法において、低融点金属粒子の融点がバイ
ンダー硬化工程での熱処理温度よりも高く、拡散工程で
の熱処理温度は低融点金属粒子の融点よりもさらに高
く、かつ、高融点金属粒子の融点よりも低いことを特徴
とする。これによりバインダー硬化、はんだの拡散を順
序よく実行することが可能な、プリント配線基板の製造
方法を実現することができる。
基板の製造方法において、低融点金属粒子の融点がバイ
ンダー硬化工程での熱処理温度よりも高く、拡散工程で
の熱処理温度は低融点金属粒子の融点よりもさらに高
く、かつ、高融点金属粒子の融点よりも低いことを特徴
とする。これによりバインダー硬化、はんだの拡散を順
序よく実行することが可能な、プリント配線基板の製造
方法を実現することができる。
【００３７】本発明の請求項９の発明は、半導体装置に
おいて、プリント配線基板のスルーホールの導電性ぺー
ストに半導体電子部品の接続用金属バンプを接続して実
装したことを特徴とする。これにより、導電性ペースト
内部へのＩＣチップ固定用接着剤の染み込みを抑え、実
装不良を防止し、バンプとのはんだ接合に優れた半導体
装置を実現することができる。
おいて、プリント配線基板のスルーホールの導電性ぺー
ストに半導体電子部品の接続用金属バンプを接続して実
装したことを特徴とする。これにより、導電性ペースト
内部へのＩＣチップ固定用接着剤の染み込みを抑え、実
装不良を防止し、バンプとのはんだ接合に優れた半導体
装置を実現することができる。
【００３８】本発明の請求項１０の発明は、半導体装置
の製造方法において、上記のプリント配線基板のスルー
ホールに充填された導電性ぺーストに半導体電子部品の
接続用金属バンプを接続して加熱により接合することを
特徴とする。これにより、実装不良が少なく、プリント
配線基板と半導体電子部品の接続が容易な半導体装置を
実現可能な、半導体装置の製造方法を提供することがで
きる。
の製造方法において、上記のプリント配線基板のスルー
ホールに充填された導電性ぺーストに半導体電子部品の
接続用金属バンプを接続して加熱により接合することを
特徴とする。これにより、実装不良が少なく、プリント
配線基板と半導体電子部品の接続が容易な半導体装置を
実現可能な、半導体装置の製造方法を提供することがで
きる。
【００３９】本発明の請求項１１の発明は、半導体装置
の製造方法において、上記のプリント配線基板のスルー
ホールに充填された導電性ぺーストに半導体電子部品の
接続用金属バンプを接続して加熱加圧して接合すること
を特徴とする。これにより、実装不良が少なく、プリン
ト配線基板と半導体電子部品の接続が容易で強固な半導
体装置を実現可能な、半導体装置の製造方法を提供する
ことができる。
の製造方法において、上記のプリント配線基板のスルー
ホールに充填された導電性ぺーストに半導体電子部品の
接続用金属バンプを接続して加熱加圧して接合すること
を特徴とする。これにより、実装不良が少なく、プリン
ト配線基板と半導体電子部品の接続が容易で強固な半導
体装置を実現可能な、半導体装置の製造方法を提供する
ことができる。
【００４０】本発明の請求項１２の発明は、半導体装置
の製造方法において、半導体装置の製造方法において、
上記のプリント配線基板に半導体電子部品を接着材にて
固定し、さらにこの半導体電子部品の接続用金属バンプ
を前記スルーホールに充填された前記導電性ぺーストに
接続して加熱して接合することを特徴とする。これによ
り、実装不良が少なく、プリント配線基板と半導体電子
部品の接続が強固な半導体装置を実現可能な、半導体装
置の製造方法を提供することができる。
の製造方法において、半導体装置の製造方法において、
上記のプリント配線基板に半導体電子部品を接着材にて
固定し、さらにこの半導体電子部品の接続用金属バンプ
を前記スルーホールに充填された前記導電性ぺーストに
接続して加熱して接合することを特徴とする。これによ
り、実装不良が少なく、プリント配線基板と半導体電子
部品の接続が強固な半導体装置を実現可能な、半導体装
置の製造方法を提供することができる。
【図１】本発明のプリント配線基板の製造方法で導電性
ペーストを硬化した後の基板の断面図。
ペーストを硬化した後の基板の断面図。
【図２】本発明のプリント配線基板の製造方法ではんだ
溶融温度以上で熱処理を行った後の基板の断面図。
溶融温度以上で熱処理を行った後の基板の断面図。
【図３】本発明の半導体装置の構成を示す断面図。
【図４】導電性ペーストを硬化した後の多孔性の樹脂網
目構造によって生じる不良の説明図。
目構造によって生じる不良の説明図。
【図５】導電性ペーストを硬化した後の多孔性の樹脂網
目構造の樹脂染み出しのモデル図。
目構造の樹脂染み出しのモデル図。
【図６】ＣＳＰ半導体装置の製作途上のインターポーザ
基板の断面図。
基板の断面図。
１…基板、インターポーザ基板、高耐熱熱可塑性樹脂基
板、２…硬化後の導電性ペースト、２ａ…スルーホー
ル、２−１…はんだが拡散した導電性ペースト、２−２
…網目状の熱可塑性バインダーー、２−３…スルーホー
ル中の導電性ペースト、２−４…配線パターン中の導電
性ペースト、３…導電粒子、はんだ粒子、４…ＩＣチッ
プ、５…Ａｕバンプ、６…ＩＣ固定用接着樹脂、７…は
んだ、８…マザー基板、９…ランド、１０…裏面電極。
板、２…硬化後の導電性ペースト、２ａ…スルーホー
ル、２−１…はんだが拡散した導電性ペースト、２−２
…網目状の熱可塑性バインダーー、２−３…スルーホー
ル中の導電性ペースト、２−４…配線パターン中の導電
性ペースト、３…導電粒子、はんだ粒子、４…ＩＣチッ
プ、５…Ａｕバンプ、６…ＩＣ固定用接着樹脂、７…は
んだ、８…マザー基板、９…ランド、１０…裏面電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/40 Ｋ Ｆターム(参考） 4E351 AA02 BB01 BB22 BB24 BB26 BB31 CC11 CC22 CC25 DD05 DD24 DD52 DD58 EE02 EE03 EE11 GG15 GG16 5E317 AA24 BB01 CC17 CC25 CD21 CD32 CD34 GG05 GG07 5G301 DA02 DA03 DA42 DD01
Claims (12)
- 【請求項１】 熱可塑性樹脂からなるバインダー中に高
融点金属粒子と低融点金属粒子とが混在して含有されて
いることを特徴とする導電性ぺースト。 - 【請求項２】 前記低融点金属粒子または前記高融点金
属粒子のいずれか一方の大きい側の平均粒子径Ｒａと他
方の小さい側の平均粒子径Ｒｂとの間に ０．１８Ｒａ≧Ｒｂ なる関係があることを特徴とする請求項１に記載の導電
性ぺースト。 - 【請求項３】 前記熱可塑性樹脂からなるバインダーの
融点が前記高融点金属粒子の融点と前記低融点金属粒子
の融点との間にあることを特徴とする請求項１に記載の
導電性ぺースト。 - 【請求項４】 回路パターンおよびスルーホールを有す
るプリント配線基板において、 熱可塑性樹脂からなるバインダー中に、高融点金属粒子
と低融点金属粒子を混練した導電性ぺーストを前記スル
ーホールの充填導体として用いたことを特徴とするプリ
ント配線基板。 - 【請求項５】 前記導電性ぺーストのバインダーに混練
された前記高融点金属粒子と前記低融点金属粒子のいず
れか一方の大きい側の平均粒子径Ｒａと他方の小さい側
の平均粒子径Ｒｂと前記スルーホールの直径Ｒｔｈとの
間に、 Ｒｔｈ＞０．１８Ｒａ≧Ｒｂ なる関係があることを特徴とする請求項４に記載のプリ
ント配線基板。 - 【請求項６】 絶縁基板のスルーホールに熱可塑性樹脂
からなるバインダー中に高融点金属粒子と低融点金属粒
子とが混在した導電性ぺーストを充填する導電性ぺース
ト充填工程と、 熱処理を行って前記低融点金属粒子を前記バインダー中
に拡散させる拡散工程とを有することを特徴とするプリ
ント配線基板の製造方法。 - 【請求項７】 前記導電性ぺースト充填工程後、前記拡
散工程に先立って、 熱処理によって前記バインダーを硬化させるバインダー
硬化工程と、 前記バインダー硬化工程で硬化した前記バインダーの不
要部分を除去する不要バインダー除去工程とを有するこ
とを特徴とする請求項６に記載のプリント配線基板の製
造方法。 - 【請求項８】 前記低融点金属粒子の融点は前記バイン
ダー硬化工程での熱処理温度よりも高く、前記拡散工程
での熱処理温度は前記低融点金属粒子の融点よりもさら
に高く、かつ、前記高融点金属粒子の融点よりも低いこ
とを特徴とする請求項７に記載のプリント配線基板の製
造方法。 - 【請求項９】 回路パターンおよびスルーホールを有す
るプリント配線基板の前記スルーホールの充填導体であ
る導電性ぺーストに半導体電子部品の接続用金属バンプ
を接続して実装した半導体装置であって、 前記導電性ぺーストは、熱可塑性樹脂からなるバインダ
ー中に高融点金属粒子と低融点金属粒子を混練したもの
であることを特徴とする半導体装置。 - 【請求項１０】 所定の製造方法で製造したプリント配
線基板のスルーホールに充填された導電性ぺーストに半
導体電子部品の接続用金属バンプを接続して加熱により
接合する半導体装置の製造方法であって、 前記所定の製造方法は、絶縁基板のスルーホールに熱可
塑性樹脂からなるバインダー中に高融点金属粒子と低融
点金属粒子とが混在した導電性ぺーストを充填する導電
性ぺースト充填工程と、 熱処理を行って前記低融点金属粒子を前記バインダー中
に拡散させる拡散工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項１１】 所定の製造方法で製造したプリント配
線基板のスルーホールに充填された導電性ぺーストに半
導体電子部品の接続用金属バンプを接続して加熱、加圧
して接合する半導体装置の製造方法であって、 前記所定の製造方法は、絶縁基板のスルーホールに熱可
塑性樹脂からなるバインダー中に高融点金属粒子と低融
点金属粒子とが混在した導電性ぺーストを充填する導電
性ぺースト充填工程と、 熱処理を行って前記低融点金属粒子を前記バインダー中
に拡散させる拡散工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項１２】 所定の製造方法で製造したプリント配
線基板に半導体電子部品を接着剤にて固定し、さらにこ
の半導体電子部品の接続用金属バンプをスルーホールに
充填された導電性ぺーストに接続して加熱して接合する
半導体装置の製造方法であって、 前記所定の製造方法は、絶縁基板のスルーホールに熱可
塑性樹脂からなるバインダー中に高融点金属粒子と低融
点金属粒子とが混在した導電性ぺーストを充填する導電
性ぺースト充填工程と、 熱処理を行って前記低融点金属粒子を前記バインダー中
に拡散させる拡散工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001061255A JP4576728B2 (ja) | 2001-03-06 | 2001-03-06 | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001061255A JP4576728B2 (ja) | 2001-03-06 | 2001-03-06 | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002260444A true JP2002260444A (ja) | 2002-09-13 |
| JP4576728B2 JP4576728B2 (ja) | 2010-11-10 |
Family
ID=18920575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001061255A Expired - Fee Related JP4576728B2 (ja) | 2001-03-06 | 2001-03-06 | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4576728B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797367B2 (en) | 2002-02-05 | 2004-09-28 | Sony Corporation | Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board |
| US7022399B2 (en) | 2002-02-05 | 2006-04-04 | Sony Corporation | Semiconductor device integrated multilayer wiring board |
| JP2008034242A (ja) * | 2006-07-28 | 2008-02-14 | Fujikura Kasei Co Ltd | 導電性ペースト |
| JP2008541460A (ja) * | 2005-05-13 | 2008-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン基板内のビアを封止する材料及び方法 |
| JP2009059648A (ja) * | 2007-09-03 | 2009-03-19 | Napura:Kk | 導体パターン用導電性組成物、それを用いた電子デバイス、及び電子デバイスの製造方法。 |
| US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| JP2011142093A (ja) * | 2011-01-24 | 2011-07-21 | Napura:Kk | 導電性組成物及び電子デバイスの製造方法 |
| JP5182421B2 (ja) * | 2009-06-01 | 2013-04-17 | 株式会社村田製作所 | 基板の製造方法 |
| EP2720520A4 (en) * | 2011-06-08 | 2015-05-27 | Kyocera Corp | PCB AND ELECTRONIC DEVICE THEREFOR |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154417A (ja) * | 1996-11-26 | 1998-06-09 | Toyobo Co Ltd | 導電性ペースト |
| JP2002084052A (ja) * | 2000-09-08 | 2002-03-22 | Mitsubishi Plastics Ind Ltd | スルーホール充填用導電性部材 |
-
2001
- 2001-03-06 JP JP2001061255A patent/JP4576728B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154417A (ja) * | 1996-11-26 | 1998-06-09 | Toyobo Co Ltd | 導電性ペースト |
| JP2002084052A (ja) * | 2000-09-08 | 2002-03-22 | Mitsubishi Plastics Ind Ltd | スルーホール充填用導電性部材 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797367B2 (en) | 2002-02-05 | 2004-09-28 | Sony Corporation | Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board |
| US7022399B2 (en) | 2002-02-05 | 2006-04-04 | Sony Corporation | Semiconductor device integrated multilayer wiring board |
| US7334324B2 (en) | 2002-02-05 | 2008-02-26 | Sony Corporation | Method of manufacturing multilayer wiring board |
| JP2008541460A (ja) * | 2005-05-13 | 2008-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン基板内のビアを封止する材料及び方法 |
| JP2008034242A (ja) * | 2006-07-28 | 2008-02-14 | Fujikura Kasei Co Ltd | 導電性ペースト |
| US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| US8217280B2 (en) | 2007-08-10 | 2012-07-10 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| US8609999B2 (en) | 2007-08-10 | 2013-12-17 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| JP2009059648A (ja) * | 2007-09-03 | 2009-03-19 | Napura:Kk | 導体パターン用導電性組成物、それを用いた電子デバイス、及び電子デバイスの製造方法。 |
| JP4678654B2 (ja) * | 2007-09-03 | 2011-04-27 | 有限会社ナプラ | 電子デバイス。 |
| JP5182421B2 (ja) * | 2009-06-01 | 2013-04-17 | 株式会社村田製作所 | 基板の製造方法 |
| JP2011142093A (ja) * | 2011-01-24 | 2011-07-21 | Napura:Kk | 導電性組成物及び電子デバイスの製造方法 |
| EP2720520A4 (en) * | 2011-06-08 | 2015-05-27 | Kyocera Corp | PCB AND ELECTRONIC DEVICE THEREFOR |
| US9820379B2 (en) | 2011-06-08 | 2017-11-14 | Kyocera Corporation | Circuit board and electronic device including same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4576728B2 (ja) | 2010-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710261B2 (en) | Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board | |
| JPH10275966A (ja) | プリント配線板及びその製造方法 | |
| JPWO2009096216A1 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
| TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
| JP4576728B2 (ja) | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 | |
| JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
| JP3381593B2 (ja) | バンプ付電子部品の実装方法 | |
| JP3958608B2 (ja) | 配線基板の製造方法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| US6429389B1 (en) | Via-in-pad apparatus and methods | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP4566573B2 (ja) | 部品実装構造および部品実装方法 | |
| JP3983972B2 (ja) | 電子回路モジュール | |
| JPH03241861A (ja) | 混成集積回路基板の樹脂封止構造及び樹脂封止方法 | |
| JPH11168171A (ja) | 混成集積回路装置及びその製造方法 | |
| JP2003273518A (ja) | 多層回路基板及びその製造方法 | |
| JP2002261120A (ja) | 実装基板とその製造方法および半導体装置 | |
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JP2002353394A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP2522739B2 (ja) | セラミックス配線基板 | |
| JP2002280513A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP2002289734A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP2003168757A (ja) | ピン付き配線基板およびこれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090917 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |