JP2522739B2 - セラミックス配線基板 - Google Patents
セラミックス配線基板Info
- Publication number
- JP2522739B2 JP2522739B2 JP4066290A JP6629092A JP2522739B2 JP 2522739 B2 JP2522739 B2 JP 2522739B2 JP 4066290 A JP4066290 A JP 4066290A JP 6629092 A JP6629092 A JP 6629092A JP 2522739 B2 JP2522739 B2 JP 2522739B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- ceramic
- wiring board
- lead
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Waveguides (AREA)
Description
【0001】
【産業上の利用分野】本発明はセラミックス配線基板に
関するものであり、更に詳しくは、IC、半導体装置等
の電子素子が搭載されるセラミックス配線基板に関する
ものである。
関するものであり、更に詳しくは、IC、半導体装置等
の電子素子が搭載されるセラミックス配線基板に関する
ものである。
【0002】
【従来の技術】従来、セラミックス基板上に備えられた
搭載部に搭載されるIC、半導体装置等の電子素子に接
続されるリードを該セラミックス基板の外周側から内周
側に延在させて設けたセラミックス配線基板が知られて
いる。
搭載部に搭載されるIC、半導体装置等の電子素子に接
続されるリードを該セラミックス基板の外周側から内周
側に延在させて設けたセラミックス配線基板が知られて
いる。
【0003】前記セラミックス配線基板としては、例え
ば、セラミックス基板上の中央に半導体装置が搭載され
る搭載部を備え、前記セラミックス基板上に外周側から
内周側に向けて設けられ前記搭載部に搭載される半導体
装置に接続される複数の信号用リードと、該信号用リー
ド間に設けられた接地用リードとを備え、さらに、セラ
ミックス基板の裏面全体に接地層が設けられた、GaA
s等の半導体装置の特性評価に使用されるマイクロスト
リップ伝送線路がある。
ば、セラミックス基板上の中央に半導体装置が搭載され
る搭載部を備え、前記セラミックス基板上に外周側から
内周側に向けて設けられ前記搭載部に搭載される半導体
装置に接続される複数の信号用リードと、該信号用リー
ド間に設けられた接地用リードとを備え、さらに、セラ
ミックス基板の裏面全体に接地層が設けられた、GaA
s等の半導体装置の特性評価に使用されるマイクロスト
リップ伝送線路がある。
【0004】前記マイクロストリップ伝送線路では、前
記搭載部に半導体装置を搭載してこの半導体装置のリー
ド端子と前記信号用リードとを直接接続し、前記信号用
リードの他端に接続されるコネクタを介して、インピー
ダンスアナライザ、ネットワークアナライザ等と同軸ケ
ーブルで接続することにより、前記半導体装置の特性評
価が行われる。尚、前記接地用リードは、前記信号用リ
ード間のクロストークを防止するために、前記セラミッ
クス配線基板の外方側で接地されている。
記搭載部に半導体装置を搭載してこの半導体装置のリー
ド端子と前記信号用リードとを直接接続し、前記信号用
リードの他端に接続されるコネクタを介して、インピー
ダンスアナライザ、ネットワークアナライザ等と同軸ケ
ーブルで接続することにより、前記半導体装置の特性評
価が行われる。尚、前記接地用リードは、前記信号用リ
ード間のクロストークを防止するために、前記セラミッ
クス配線基板の外方側で接地されている。
【0005】前記マイクロストリップ伝送線路は、タン
グステンまたはモリブデンなどの高融点金属導体ペース
トが所定のパターンに印刷して設けられたセラミックス
基板を焼成することにより製造されており、前記信号用
リード、接地用リード及び接地層は前記高融点金属導体
ペーストが焼成して得られるメタライズ層により形成さ
れていた。
グステンまたはモリブデンなどの高融点金属導体ペース
トが所定のパターンに印刷して設けられたセラミックス
基板を焼成することにより製造されており、前記信号用
リード、接地用リード及び接地層は前記高融点金属導体
ペーストが焼成して得られるメタライズ層により形成さ
れていた。
【0006】また、前記セラミックス配線基板として、
メタライズ層から成るリードをセラミックス基板内部に
備えた一般の半導体装置用セラミックスパッケージも知
られており、このようなセラミックス配線基板では、外
層のセラミックス層に設けられたビアホールを介して前
記リードをセラミックス配線基板外部に取り出してい
た。
メタライズ層から成るリードをセラミックス基板内部に
備えた一般の半導体装置用セラミックスパッケージも知
られており、このようなセラミックス配線基板では、外
層のセラミックス層に設けられたビアホールを介して前
記リードをセラミックス配線基板外部に取り出してい
た。
【0007】前記一般の半導体装置用セラミックスパッ
ケージは、前記高融点金属導体ペーストが所定のパター
ンに印刷して設けられたセラミックス基板に、予め開口
部がパンチング形成され、前記開口部に前記高融点金属
導体ペーストを印刷して充填されたセラミックス基板を
積層し、これを焼成することにより製造されており、前
記リードは半導体装置特性評価用セラミックス配線基板
の信号用リード及び接地用リードと同様にメタライズ層
により形成されていた。
ケージは、前記高融点金属導体ペーストが所定のパター
ンに印刷して設けられたセラミックス基板に、予め開口
部がパンチング形成され、前記開口部に前記高融点金属
導体ペーストを印刷して充填されたセラミックス基板を
積層し、これを焼成することにより製造されており、前
記リードは半導体装置特性評価用セラミックス配線基板
の信号用リード及び接地用リードと同様にメタライズ層
により形成されていた。
【0008】しかしながら、前記高融点金属導体ペース
トは、金属粉末の他、バインダー等を含んでいるため、
焼成された後のメタライズ層においては、バインダーが
抜けた跡には金属粉末が存在しておらず、非常に疎な状
態で金属粉末が存在しているようになるのでメタライズ
層からなるリードの抵抗が高くなるという不都合があ
る。
トは、金属粉末の他、バインダー等を含んでいるため、
焼成された後のメタライズ層においては、バインダーが
抜けた跡には金属粉末が存在しておらず、非常に疎な状
態で金属粉末が存在しているようになるのでメタライズ
層からなるリードの抵抗が高くなるという不都合があ
る。
【0009】
【発明が解決しようとする課題】本発明は、かかる不都
合を解消して、リードの抵抗が低減されたセラミックス
配線基板を提供することを目的とする。
合を解消して、リードの抵抗が低減されたセラミックス
配線基板を提供することを目的とする。
【0010】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明のセラミックス配線基板は、セラミックス
基板上に電子素子が搭載される搭載部を備え、該搭載部
に搭載される電子素子に接続される複数のリードを該セ
ラミックス基板の外周側から内周側に延在させて設けた
セラミックス配線基板において、該リードがCu、Sn
及びAg−Cu−Ti合金を金属材料として含有する活
性金属ろう材を介して該セラミックス基板に接合された
金属板からなることを特徴とする。
めに、本発明のセラミックス配線基板は、セラミックス
基板上に電子素子が搭載される搭載部を備え、該搭載部
に搭載される電子素子に接続される複数のリードを該セ
ラミックス基板の外周側から内周側に延在させて設けた
セラミックス配線基板において、該リードがCu、Sn
及びAg−Cu−Ti合金を金属材料として含有する活
性金属ろう材を介して該セラミックス基板に接合された
金属板からなることを特徴とする。
【0011】この場合、前記活性金属ろう材は、前記C
u及びSnをそれぞれ前記全金属材料に対して5〜15
重量%含有すると共に、前記Ag−Cu−Ti合金中の
前記Tiを該Ag−Cu−Ti合金に対して1〜10重
量%含有することが好ましい。
u及びSnをそれぞれ前記全金属材料に対して5〜15
重量%含有すると共に、前記Ag−Cu−Ti合金中の
前記Tiを該Ag−Cu−Ti合金に対して1〜10重
量%含有することが好ましい。
【0012】
【作用】本発明のセラミックス配線基板によれば、リー
ドは、前記活性金属ろう材を介してセラミックス基板に
接合された金属板から形成されているからその抵抗が低
減される。
ドは、前記活性金属ろう材を介してセラミックス基板に
接合された金属板から形成されているからその抵抗が低
減される。
【0013】この時、活性金属ろう材は、その溶融時に
前記Ag−Cu−Ti合金中のTiがセラミックス基板
に拡散することにより、セラミックス基板に接合され
る。従って、銀ろう(Ag−Cu合金)の場合とは異な
り、セラミックス基板上に接合のためのメタライズ層や
ニッケルメッキを設けることなく、金属板とセラミック
ス基板とを直接接合することができる。前記接合のため
のメタライズ層やニッケルメッキを設ける必要がないか
ら、これらを設けるための工程を削減することができる
ばかりでなく、リード間の間隔を小さくできる。
前記Ag−Cu−Ti合金中のTiがセラミックス基板
に拡散することにより、セラミックス基板に接合され
る。従って、銀ろう(Ag−Cu合金)の場合とは異な
り、セラミックス基板上に接合のためのメタライズ層や
ニッケルメッキを設けることなく、金属板とセラミック
ス基板とを直接接合することができる。前記接合のため
のメタライズ層やニッケルメッキを設ける必要がないか
ら、これらを設けるための工程を削減することができる
ばかりでなく、リード間の間隔を小さくできる。
【0014】しかしながら、活性金属ろう材は金属板に
塗布されるから、活性金属ろう材とセラミックス基板間
には間隙が存在してしまうことになる。この間隙は荷重
を加えることである程度解消されるが十分でない。従っ
て、もし、活性金属ろう材の金属材料として、(Ag−
Cu−Ti)合金のみを用い、このような状態で昇温す
れば、(Ag−Cu−Ti)合金がセラミックス基板と
十分にぬれていない状態で昇温されることになり、(A
g−Cu−Ti)合金中のTiが金属板側に一方的に拡
散してしまう。通常、金属中にTiは拡散し易く、拡散
が進むと金属の組成を脆化させてしまう。さらに、金属
板中へのTiの拡散が始まると、(Ag−Cu−Ti)
合金中のTi濃度が、セラミックス基板側より金属板の
方が比較的小さくなり、セラミックス基板側のTiが金
属板側に移動してしまう。この状態が進行すると、(A
g−Cu−Ti)合金がセラミックス基板とぬれ状態に
なっても、セラミックス基板側にTiが十分存在しない
ために接合強度が確保できなくなってしまう。また(A
g−Cu−Ti)合金の溶融には高温を要するために、
溶融に続く冷却時には、セラミックス基板と金属板との
熱膨張係数の差異により、セラミックス基板と金属板と
の接合界面には、残留応力が発生し、セラミックス基板
と金属板の厚さによっては残留応力の一部を取り除くた
めに反りが生じ、また、残留応力が大である場合には、
セラミックス基板にクラックを生じ、この結果、接合強
度が低下してしまう。
塗布されるから、活性金属ろう材とセラミックス基板間
には間隙が存在してしまうことになる。この間隙は荷重
を加えることである程度解消されるが十分でない。従っ
て、もし、活性金属ろう材の金属材料として、(Ag−
Cu−Ti)合金のみを用い、このような状態で昇温す
れば、(Ag−Cu−Ti)合金がセラミックス基板と
十分にぬれていない状態で昇温されることになり、(A
g−Cu−Ti)合金中のTiが金属板側に一方的に拡
散してしまう。通常、金属中にTiは拡散し易く、拡散
が進むと金属の組成を脆化させてしまう。さらに、金属
板中へのTiの拡散が始まると、(Ag−Cu−Ti)
合金中のTi濃度が、セラミックス基板側より金属板の
方が比較的小さくなり、セラミックス基板側のTiが金
属板側に移動してしまう。この状態が進行すると、(A
g−Cu−Ti)合金がセラミックス基板とぬれ状態に
なっても、セラミックス基板側にTiが十分存在しない
ために接合強度が確保できなくなってしまう。また(A
g−Cu−Ti)合金の溶融には高温を要するために、
溶融に続く冷却時には、セラミックス基板と金属板との
熱膨張係数の差異により、セラミックス基板と金属板と
の接合界面には、残留応力が発生し、セラミックス基板
と金属板の厚さによっては残留応力の一部を取り除くた
めに反りが生じ、また、残留応力が大である場合には、
セラミックス基板にクラックを生じ、この結果、接合強
度が低下してしまう。
【0015】このように、Tiは、一般には、金属板に
拡散し易いものであるものの、本願発明に用いる前記活
性金属ろう材はSnを含有しているから、このSnによ
り金属板への一方的なTi拡散が阻止される。その結
果、Tiの拡散により、金属板が脆化するのを防止する
とともに、前記セラミックス基板へもTiが十分に拡散
することとなり、金属板は活性金属ろう材を介してセラ
ミックス基板に確実且つ強固に接合される。また、活性
金属ろう材が含有する前記Cuは、該活性金属ろう材の
融点を調節するためのものである。
拡散し易いものであるものの、本願発明に用いる前記活
性金属ろう材はSnを含有しているから、このSnによ
り金属板への一方的なTi拡散が阻止される。その結
果、Tiの拡散により、金属板が脆化するのを防止する
とともに、前記セラミックス基板へもTiが十分に拡散
することとなり、金属板は活性金属ろう材を介してセラ
ミックス基板に確実且つ強固に接合される。また、活性
金属ろう材が含有する前記Cuは、該活性金属ろう材の
融点を調節するためのものである。
【0016】本発明に用いられる活性金属ろう材におい
ては、Ag−Cu−Ti合金にSnとCuとを加えてい
るから、活性金属ろう材の融点が下がっており、比較的
低温で活性金属ろう材が溶融する。従って、比較的低温
でセラミックス基板側にTiが拡散し始め、金属板側へ
の一方的な拡散がこの点からも防止できる。
ては、Ag−Cu−Ti合金にSnとCuとを加えてい
るから、活性金属ろう材の融点が下がっており、比較的
低温で活性金属ろう材が溶融する。従って、比較的低温
でセラミックス基板側にTiが拡散し始め、金属板側へ
の一方的な拡散がこの点からも防止できる。
【0017】さらに、このように、本発明の活性金属ろ
う材の融点が下がっているから、セラミックス基板と金
属板との熱膨張係数の差に起因する残留応力も緩和され
る。
う材の融点が下がっているから、セラミックス基板と金
属板との熱膨張係数の差に起因する残留応力も緩和され
る。
【0018】この場合、かかる活性金属ろう材の作用を
効果的に奏さしめるためには、本発明者等の各種実験に
よれば、前記Cu及びSnをそれぞれ前記金属材料の全
体に対して5〜15重量%含有せしめると共に、前記A
g−Cu−Ti合金中の前記Tiを該Ag−Cu−Ti
合金の全体に対して1〜10重量%含有せしめた活性金
属ろう材を用いることが好ましかった。Cu、Snの含
有量を5〜15重量%とすることにより、ろう流れがよ
く、また、ぬれ性にも優れ、巣が生じることがなく、均
一なろう付けを行うことができた。Ag−Cu−Ti合
金中のTiが1重量%より少ないとセラミックス基板と
の接合性が悪くなり、10重量%を越えると、金属板中
にTiが拡散しすぎ、金属板が脆くなってしまった。な
お、TiをTi単体の粉末ではなく、Ag−Cu−Ti
合金の形で用いたのは次の理由による。すなわち、Ti
粉末は活性力が高く、また、TiHの形で用いても、6
00℃以上ではH2 を放出し、活性Tiとなり、周囲の
C、H、N等と反応して安定な化合物を形成してしま
い、もはやセラミックス基板と反応することができなく
なるからである。
効果的に奏さしめるためには、本発明者等の各種実験に
よれば、前記Cu及びSnをそれぞれ前記金属材料の全
体に対して5〜15重量%含有せしめると共に、前記A
g−Cu−Ti合金中の前記Tiを該Ag−Cu−Ti
合金の全体に対して1〜10重量%含有せしめた活性金
属ろう材を用いることが好ましかった。Cu、Snの含
有量を5〜15重量%とすることにより、ろう流れがよ
く、また、ぬれ性にも優れ、巣が生じることがなく、均
一なろう付けを行うことができた。Ag−Cu−Ti合
金中のTiが1重量%より少ないとセラミックス基板と
の接合性が悪くなり、10重量%を越えると、金属板中
にTiが拡散しすぎ、金属板が脆くなってしまった。な
お、TiをTi単体の粉末ではなく、Ag−Cu−Ti
合金の形で用いたのは次の理由による。すなわち、Ti
粉末は活性力が高く、また、TiHの形で用いても、6
00℃以上ではH2 を放出し、活性Tiとなり、周囲の
C、H、N等と反応して安定な化合物を形成してしま
い、もはやセラミックス基板と反応することができなく
なるからである。
【0019】
【実施例】次に、添付の図面を参照しながら本発明のセ
ラミックス配線基板についてさらに詳しく説明する。図
1は本発明に係わるセラミックス配線基板の第1の実施
例の構成を示す平面図、図2は図1のII−II線断面
図、図3は図1に示すセラミックス配線基板の使用形態
を示す説明的断面図、図4は第2の実施例の構成を一部
切り欠いて示す斜視図、図5は第3の実施例の構成を一
部切り欠いて示す斜視図である。
ラミックス配線基板についてさらに詳しく説明する。図
1は本発明に係わるセラミックス配線基板の第1の実施
例の構成を示す平面図、図2は図1のII−II線断面
図、図3は図1に示すセラミックス配線基板の使用形態
を示す説明的断面図、図4は第2の実施例の構成を一部
切り欠いて示す斜視図、図5は第3の実施例の構成を一
部切り欠いて示す斜視図である。
【0020】本発明の第1の実施例のセラミックス配線
基板は半導体装置の特性評価に使用されるマイクロスト
リップ伝送線路であって、その表面には図1に示すよう
に、中央部1に搭載される半導体装置に接続される複数
の信号用リード2が外周側から内周側に延在して設けら
れており、信号用リード2の間には中央部1で互いに接
続される接地用リード3が設けられている。
基板は半導体装置の特性評価に使用されるマイクロスト
リップ伝送線路であって、その表面には図1に示すよう
に、中央部1に搭載される半導体装置に接続される複数
の信号用リード2が外周側から内周側に延在して設けら
れており、信号用リード2の間には中央部1で互いに接
続される接地用リード3が設けられている。
【0021】接地用リード3の外周側端部には半導体装
置の評価を行う際にマイクロストリップ伝送線路を治具
に固定するために使用されるねじ孔4が4か所に開口し
ており、接地用リード3の内周側端部には半導体装置の
評価を行う際に前記半導体装置を固定するために使用さ
れるねじ孔5が4か所に開口している。
置の評価を行う際にマイクロストリップ伝送線路を治具
に固定するために使用されるねじ孔4が4か所に開口し
ており、接地用リード3の内周側端部には半導体装置の
評価を行う際に前記半導体装置を固定するために使用さ
れるねじ孔5が4か所に開口している。
【0022】前記マイクロストリップ伝送線路は、図2
に示すように、セラミックス基板6の上面に前記信号用
リード3及び接地用リード2が活性金属ろう材7を介し
て接合されており、下面にはコバール板8が活性金属ろ
う材7を介して下面全面に接合されている。なお、図示
されていないが、コバール板8にもねじ孔4及びねじ孔
5がそれぞれ4か所に開口している。
に示すように、セラミックス基板6の上面に前記信号用
リード3及び接地用リード2が活性金属ろう材7を介し
て接合されており、下面にはコバール板8が活性金属ろ
う材7を介して下面全面に接合されている。なお、図示
されていないが、コバール板8にもねじ孔4及びねじ孔
5がそれぞれ4か所に開口している。
【0023】前記セラミックス配線基板の製造に際して
は、まず、コバール板を所定の形状に打ち抜いて、前記
信号用リード2及び接地用リード3を備えるリードフレ
ーム9を形成する。リードフレーム9において、信号用
リード2及び接地用リード3は、つりピン10を介して
図1に仮想線示するタイバー11にそれぞれ接続されて
いる。タイバー11の四隅にはリードフレーム9をセラ
ミックス基板6に接合する際の位置合せに使用されるね
じ孔12が設けられている。
は、まず、コバール板を所定の形状に打ち抜いて、前記
信号用リード2及び接地用リード3を備えるリードフレ
ーム9を形成する。リードフレーム9において、信号用
リード2及び接地用リード3は、つりピン10を介して
図1に仮想線示するタイバー11にそれぞれ接続されて
いる。タイバー11の四隅にはリードフレーム9をセラ
ミックス基板6に接合する際の位置合せに使用されるね
じ孔12が設けられている。
【0024】次に、コバール板にねじ孔4及びねじ孔5
を打ち抜いて、前記ねじ孔4及びねじ孔5がそれぞれ4
か所に開口しているコバール板8を形成する。
を打ち抜いて、前記ねじ孔4及びねじ孔5がそれぞれ4
か所に開口しているコバール板8を形成する。
【0025】次に、前記リードフレーム9の前記複数の
接地用リード2及び信号用リード3の先端部の下面部
と、コバール板8の接合面に図2に示すように活性金属
ろう材7のペースト状のものを印刷等により塗布してお
く。本実施例においては、活性金属ろう材の塗布厚は4
〜20μmであり、接合後の厚さは2〜14μmとなっ
た。
接地用リード2及び信号用リード3の先端部の下面部
と、コバール板8の接合面に図2に示すように活性金属
ろう材7のペースト状のものを印刷等により塗布してお
く。本実施例においては、活性金属ろう材の塗布厚は4
〜20μmであり、接合後の厚さは2〜14μmとなっ
た。
【0026】ここで、活性金属ろう材7のペースト状の
ものは、Cu、Sn及びAg−Cu−Ti合金を金属材
料として含有し、さらに、これに有機バインダ、可塑剤
及び揮発性溶剤を混成したものである。そして、より詳
細には、金属材料に占めるCu及びSnの組成を、それ
ぞれ該金属材料の総重量に対して5〜15重量%とし、
また、Ag−Cu−Ti合金に占めるTiの組成を、該
Ag−Cu−Ti合金の総重量に対して1〜10重量%
とし、Ag/Cuの割合を72/28又は85/15と
し、有機バインダとしてアクリル樹脂を使用し、可塑剤
としてDOP(ジ−2−エチルヘキシル・フタレート)
を使用し、揮発性溶剤としてテルピネオールを使用した
ものである。
ものは、Cu、Sn及びAg−Cu−Ti合金を金属材
料として含有し、さらに、これに有機バインダ、可塑剤
及び揮発性溶剤を混成したものである。そして、より詳
細には、金属材料に占めるCu及びSnの組成を、それ
ぞれ該金属材料の総重量に対して5〜15重量%とし、
また、Ag−Cu−Ti合金に占めるTiの組成を、該
Ag−Cu−Ti合金の総重量に対して1〜10重量%
とし、Ag/Cuの割合を72/28又は85/15と
し、有機バインダとしてアクリル樹脂を使用し、可塑剤
としてDOP(ジ−2−エチルヘキシル・フタレート)
を使用し、揮発性溶剤としてテルピネオールを使用した
ものである。
【0027】次いで、ペースト状の活性金属ろう材7中
の揮発性溶剤を揮発・除去した後に、リードフレーム9
の信号用リード2及び接地用リード3を活性金属ろう材
7を介してセラミックス基板6上の所定の位置に圧接し
つつ該リードフレーム9をセラミックス基板6上に搭載
する。また、セラミックス基板6も活性金属ろう材7を
介してコバール板8上に搭載する。この状態で、図示し
ない真空炉中(10-5mmHg)で所定の温度(ろう材
の融点より10〜100℃望ましくは20〜40℃高く
設定する)まで昇温・加熱し、次いで冷却する。
の揮発性溶剤を揮発・除去した後に、リードフレーム9
の信号用リード2及び接地用リード3を活性金属ろう材
7を介してセラミックス基板6上の所定の位置に圧接し
つつ該リードフレーム9をセラミックス基板6上に搭載
する。また、セラミックス基板6も活性金属ろう材7を
介してコバール板8上に搭載する。この状態で、図示し
ない真空炉中(10-5mmHg)で所定の温度(ろう材
の融点より10〜100℃望ましくは20〜40℃高く
設定する)まで昇温・加熱し、次いで冷却する。
【0028】この時、活性金属ろう材7においては、ま
ず、有機バインダであるアクリル樹脂が分解・除去され
る。加熱中、有機バインダが充分に分解・蒸発しないで
カーボンの形で残ると、活性状態にあるTiと反応して
化合物TiCを生成してしまう。このTiCが安定な化
合物なので、Tiの活性度が低くなり、もはやセラミッ
クス基板6と反応することができなくなる。従って、有
機バインダとしては、本実施例のような、蒸気圧の高い
モノマーの形に分解するアクリル樹脂を用いることが好
ましい。
ず、有機バインダであるアクリル樹脂が分解・除去され
る。加熱中、有機バインダが充分に分解・蒸発しないで
カーボンの形で残ると、活性状態にあるTiと反応して
化合物TiCを生成してしまう。このTiCが安定な化
合物なので、Tiの活性度が低くなり、もはやセラミッ
クス基板6と反応することができなくなる。従って、有
機バインダとしては、本実施例のような、蒸気圧の高い
モノマーの形に分解するアクリル樹脂を用いることが好
ましい。
【0029】次いで、500〜900℃望ましくは70
0〜840℃例えば760℃で該活性金属ろう材7が溶
融を開始する。そして、このように活性金属ろう材7が
溶融を開始すると、前記Ag−Cu−Ti合金中のTi
がセラミックス基板6に拡散しセラミックス基板6と結
合される。この時、前記Snにより、Tiの信号用リー
ド2、接地用リード3、コバール板8への一方的な拡散
が阻止される。従って、Ag−Cu−Ti合金中のTi
はセラミックス基板6にも充分に拡散し、これにより、
この加熱・溶融後の冷却を経て、信号用リード2、接地
用リード3、コバール板8は活性金属ろう材7によりそ
れぞれセラミックス基板6に確実且つ強固に接合・固着
される。
0〜840℃例えば760℃で該活性金属ろう材7が溶
融を開始する。そして、このように活性金属ろう材7が
溶融を開始すると、前記Ag−Cu−Ti合金中のTi
がセラミックス基板6に拡散しセラミックス基板6と結
合される。この時、前記Snにより、Tiの信号用リー
ド2、接地用リード3、コバール板8への一方的な拡散
が阻止される。従って、Ag−Cu−Ti合金中のTi
はセラミックス基板6にも充分に拡散し、これにより、
この加熱・溶融後の冷却を経て、信号用リード2、接地
用リード3、コバール板8は活性金属ろう材7によりそ
れぞれセラミックス基板6に確実且つ強固に接合・固着
される。
【0030】この後、タイバー11及びつりピン10は
信号用リード2及び接地用リード3と切り離されて、所
望のセラミックス配線基板が得られる。
信号用リード2及び接地用リード3と切り離されて、所
望のセラミックス配線基板が得られる。
【0031】本実施例のマイクロストリップ伝送線路3
1は、その使用に際しては、図3に示すように、コネク
タ32を備える治具33にねじ孔4を介してねじ34に
より螺着される。マイクロストリップ伝送線路31の中
央部1上には評価対象の半導体装置35が搭載され、ス
プリング36を介して半導体装置35を固定する固定治
具37がマイクロストリップ伝送線路31と共にねじ孔
5を介してねじ38により治具33に螺着される。この
時、信号用リード2は外周側でコネクタ32に接続さ
れ、内周側では半導体装置35のリード端子39に接続
される。また、接地用リード3は、外周側で接地されて
いる(図示せず)。また、セラミックス基板6の代りに
高融点金属導体が充填されたビアホール付セラミックス
基板を用いて上下の接地面の導通をとることも可能であ
る。
1は、その使用に際しては、図3に示すように、コネク
タ32を備える治具33にねじ孔4を介してねじ34に
より螺着される。マイクロストリップ伝送線路31の中
央部1上には評価対象の半導体装置35が搭載され、ス
プリング36を介して半導体装置35を固定する固定治
具37がマイクロストリップ伝送線路31と共にねじ孔
5を介してねじ38により治具33に螺着される。この
時、信号用リード2は外周側でコネクタ32に接続さ
れ、内周側では半導体装置35のリード端子39に接続
される。また、接地用リード3は、外周側で接地されて
いる(図示せず)。また、セラミックス基板6の代りに
高融点金属導体が充填されたビアホール付セラミックス
基板を用いて上下の接地面の導通をとることも可能であ
る。
【0032】そして、コネクタ32が図示しない同軸ケ
ーブルにより、インピーダンスアナライザ、ネットワー
クアナライザ等の外部機器に接続され、半導体装置35
の特性評価が行われる。
ーブルにより、インピーダンスアナライザ、ネットワー
クアナライザ等の外部機器に接続され、半導体装置35
の特性評価が行われる。
【0033】本発明の第2の実施例のセラミックス配線
基板は、一般の半導体装置用セラミックスパッケージで
あって、図4にその一部を切り欠いて1/4断面として
示すように、セラミックス基板41の中央の凹部42に
半導体装置43が搭載され、半導体装置43に接続され
る複数のリード44がセラミックス基板41の外周側か
ら内周側に延在して設けられている。中央の凹部42の
上にはメタライズ層45が設けられており、メタライズ
層45上に半導体装置43が搭載されている。半導体装
置43はボンディングワイヤ46により各リード44に
接続されている。また、セラミックス基板41上には、
平面視口字状の外層セラミックス基板47が積層されて
いる。
基板は、一般の半導体装置用セラミックスパッケージで
あって、図4にその一部を切り欠いて1/4断面として
示すように、セラミックス基板41の中央の凹部42に
半導体装置43が搭載され、半導体装置43に接続され
る複数のリード44がセラミックス基板41の外周側か
ら内周側に延在して設けられている。中央の凹部42の
上にはメタライズ層45が設けられており、メタライズ
層45上に半導体装置43が搭載されている。半導体装
置43はボンディングワイヤ46により各リード44に
接続されている。また、セラミックス基板41上には、
平面視口字状の外層セラミックス基板47が積層されて
いる。
【0034】前記リード44は活性金属ろう材48を介
してセラミックス基板41に接合されており、外層セラ
ミックス基板47は低融点ガラス49を介して、リード
44の上からセラミックス基板41に接合されている。
してセラミックス基板41に接合されており、外層セラ
ミックス基板47は低融点ガラス49を介して、リード
44の上からセラミックス基板41に接合されている。
【0035】前記半導体装置用セラミックスパッケージ
の製造に際しては、まず、コバール板を所定の形状に打
ち抜いて、前記リード44を備えるリードフレーム50
を形成する。リードフレーム50において、リード44
は図4に仮想線示するタイバー51に接続されている。
の製造に際しては、まず、コバール板を所定の形状に打
ち抜いて、前記リード44を備えるリードフレーム50
を形成する。リードフレーム50において、リード44
は図4に仮想線示するタイバー51に接続されている。
【0036】次に、前記第1の実施例と同様にして、リ
ードフレーム50を活性金属ろう材48を介してセラミ
ックス基板41に接合する。なお、セラミックス基板4
1には、凹部42上に予めメタライズ層45が形成され
ている。
ードフレーム50を活性金属ろう材48を介してセラミ
ックス基板41に接合する。なお、セラミックス基板4
1には、凹部42上に予めメタライズ層45が形成され
ている。
【0037】加熱・溶融後の冷却を経て、リードフレー
ム50が活性金属ろう材48によりセラミックス基板4
1に確実且つ強固に接合・固着されたならば、次いで凹
部42に形成されているメタライズ層45上に半導体装
置43を搭載し、ボンディングワイヤ46によりリード
44に接続する。
ム50が活性金属ろう材48によりセラミックス基板4
1に確実且つ強固に接合・固着されたならば、次いで凹
部42に形成されているメタライズ層45上に半導体装
置43を搭載し、ボンディングワイヤ46によりリード
44に接続する。
【0038】次に、リード44の上から、外層セラミッ
クス層47を低融点ガラス49によりセラミックス基板
41に接合する。前記接合は、外層セラミックス基板4
7の周縁部に低融点ガラス49を塗布したのちに、外層
セラミックス基板47の周縁部をセラミックス基板41
の周縁部に圧接させつつ、外層セラミックス基板47を
低融点ガラス49を介してセラミックス基板41に搭載
する。この時、セラミックス基板41に固着されている
各リード44は内周側端部では凹部42内に露出してボ
ンディングワイヤ46と接続されるとともに、外周側端
部は外層セラミックス基板47とセラミックス基板41
との間を介して凹部42から外方に延出される。
クス層47を低融点ガラス49によりセラミックス基板
41に接合する。前記接合は、外層セラミックス基板4
7の周縁部に低融点ガラス49を塗布したのちに、外層
セラミックス基板47の周縁部をセラミックス基板41
の周縁部に圧接させつつ、外層セラミックス基板47を
低融点ガラス49を介してセラミックス基板41に搭載
する。この時、セラミックス基板41に固着されている
各リード44は内周側端部では凹部42内に露出してボ
ンディングワイヤ46と接続されるとともに、外周側端
部は外層セラミックス基板47とセラミックス基板41
との間を介して凹部42から外方に延出される。
【0039】そして、この状態で、これらが例えば38
0〜400℃の雰囲気中で加熱されて低融点ガラス49
が溶融され、次いで冷却される。これにより、図4に示
すように外層セラミックス基板47がセラミックス基板
41上に固着される。前記低融点ガラス49を溶融する
ための加熱温度はリード44とセラミックス基板41と
を接合している前記活性金属ろう材48の融点よりも充
分低いものであるので、前記加熱により活性金属ろう材
48が溶融するようなことはなく、従って、リード44
とセラミックス基板41との接合状態が確実に維持さ
れ、リード44が位置ずれを生じるようなことはない。
0〜400℃の雰囲気中で加熱されて低融点ガラス49
が溶融され、次いで冷却される。これにより、図4に示
すように外層セラミックス基板47がセラミックス基板
41上に固着される。前記低融点ガラス49を溶融する
ための加熱温度はリード44とセラミックス基板41と
を接合している前記活性金属ろう材48の融点よりも充
分低いものであるので、前記加熱により活性金属ろう材
48が溶融するようなことはなく、従って、リード44
とセラミックス基板41との接合状態が確実に維持さ
れ、リード44が位置ずれを生じるようなことはない。
【0040】この後、最終的にタイバー51はリード4
4と切り離される。
4と切り離される。
【0041】本発明の第3の実施例のセラミックス配線
基板は一般の半導体装置用セラミックスパッケージであ
って、図5にその一部を切り欠いて1/4断面として示
すように、セラミックス基板41の中央の凹部42にダ
イアタッチ52が設けられ、ダイアタッチ52に接続さ
れる接地用リード53がセラミックス基板41の対角線
に沿って外周側から内周側に延在させて設けられてお
り、ダイアタッチ52及び接地用リード53が活性金属
ろう材48を介してセラミックス基板41に接合されて
いること以外は前記第2の実施例の半導体装置用セラミ
ックスパッケージと全く同様である。本実施例の半導体
装置用セラミックスパッケージではダイアタッチ52上
に半導体装置43が搭載され、前記第2の実施例と同様
にボンディングワイヤ46により各リード44に接続さ
れている。
基板は一般の半導体装置用セラミックスパッケージであ
って、図5にその一部を切り欠いて1/4断面として示
すように、セラミックス基板41の中央の凹部42にダ
イアタッチ52が設けられ、ダイアタッチ52に接続さ
れる接地用リード53がセラミックス基板41の対角線
に沿って外周側から内周側に延在させて設けられてお
り、ダイアタッチ52及び接地用リード53が活性金属
ろう材48を介してセラミックス基板41に接合されて
いること以外は前記第2の実施例の半導体装置用セラミ
ックスパッケージと全く同様である。本実施例の半導体
装置用セラミックスパッケージではダイアタッチ52上
に半導体装置43が搭載され、前記第2の実施例と同様
にボンディングワイヤ46により各リード44に接続さ
れている。
【0042】前記半導体装置用セラミックスパッケージ
は、コバール板を所定の形状に打ち抜いて、前記リード
44、ダイアタッチ52及び接地用リード53を備える
リードフレーム54を形成して使用し、リードフレーム
54を活性金属ろう材48を介してセラミックス基板4
1に接合する際に、リード44及び接地用リード53を
活性金属ろう材48を介してセラミックス基板41に圧
接して搭載したのち、ダイアタッチ52を凹部42に圧
入して活性金属ろう材48を介して圧接すること以外
は、前記第2の実施例のセラミックス多層配線基板と同
様にして製造される。尚、リードフレーム54におい
て、リード44及び接地用リード53は図5に仮想線示
するタイバー55に接続されている。
は、コバール板を所定の形状に打ち抜いて、前記リード
44、ダイアタッチ52及び接地用リード53を備える
リードフレーム54を形成して使用し、リードフレーム
54を活性金属ろう材48を介してセラミックス基板4
1に接合する際に、リード44及び接地用リード53を
活性金属ろう材48を介してセラミックス基板41に圧
接して搭載したのち、ダイアタッチ52を凹部42に圧
入して活性金属ろう材48を介して圧接すること以外
は、前記第2の実施例のセラミックス多層配線基板と同
様にして製造される。尚、リードフレーム54におい
て、リード44及び接地用リード53は図5に仮想線示
するタイバー55に接続されている。
【0043】
【発明の効果】以上のことから明らかなように、本発明
のセラミックス配線基板によれば、金属板を前記活性金
属ろう材を介してセラミックス基板に接合することによ
りリードを形成しているので、リードの抵抗を低減する
ことができる。
のセラミックス配線基板によれば、金属板を前記活性金
属ろう材を介してセラミックス基板に接合することによ
りリードを形成しているので、リードの抵抗を低減する
ことができる。
【図1】本発明に係わるセラミックス配線基板の第1の
実施例の構成を示す平面図。
実施例の構成を示す平面図。
【図2】図1のII−II線断面図。
【図3】図1に示すセラミックス配線基板の使用形態を
示す説明的断面図。
示す説明的断面図。
【図4】本発明に係わるセラミックス配線基板の第2の
実施例の構成を一部切り欠いて示す斜視図。
実施例の構成を一部切り欠いて示す斜視図。
【図5】本発明に係わるセラミックス配線基板の第3の
実施例の構成を一部切り欠いて示す斜視図。
実施例の構成を一部切り欠いて示す斜視図。
2…信号用リード、 6…セラミックス基板、 7…活
性金属ろう材。
性金属ろう材。
Claims (3)
- 【請求項1】セラミックス基板上に電子素子が搭載され
る搭載部を備え、該搭載部に搭載される電子素子に電気
的に接続される複数のリードを該セラミックス基板の外
周側から内周側に延在させて設けたセラミックス配線基
板において、該リードがCu、Sn及びAg−Cu−T
i合金を金属材料として含有する活性金属ろう材を介し
て該セラミックス基板に接合された金属板からなること
を特徴とするセラミックス配線基板。 - 【請求項2】前記活性金属ろう材は、前記Cu及びSn
をそれぞれ前記全金属材料に対して5〜15重量%含有
すると共に、前記Ag−Cu−Ti合金中の前記Tiを
該Ag−Cu−Ti合金に対して1〜10重量%含有す
ることを特徴とする請求項1記載のセラミックス配線基
板。 - 【請求項3】前記セラミックス配線基板は半導体装置用
セラミックスパッケージであることを特徴とする請求項
1又は2記載のセラミックス配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4066290A JP2522739B2 (ja) | 1992-03-24 | 1992-03-24 | セラミックス配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4066290A JP2522739B2 (ja) | 1992-03-24 | 1992-03-24 | セラミックス配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05275594A JPH05275594A (ja) | 1993-10-22 |
JP2522739B2 true JP2522739B2 (ja) | 1996-08-07 |
Family
ID=13311550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4066290A Expired - Lifetime JP2522739B2 (ja) | 1992-03-24 | 1992-03-24 | セラミックス配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522739B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3834351B2 (ja) * | 1996-04-09 | 2006-10-18 | 株式会社東芝 | セラミックス回路基板 |
-
1992
- 1992-03-24 JP JP4066290A patent/JP2522739B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05275594A (ja) | 1993-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5019187A (en) | Brazing paste for bonding metal and ceramic | |
JP2522739B2 (ja) | セラミックス配線基板 | |
JP4331830B2 (ja) | セラミック回路基板 | |
JPH0736429B2 (ja) | セラミックス配線基板の製造方法 | |
JP4646417B2 (ja) | セラミック回路基板 | |
JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
JP2577158B2 (ja) | 電子部品用セラミックスパッケージに使用される外部導出用端子 | |
JP4683768B2 (ja) | 配線基板 | |
JP3898482B2 (ja) | 配線基板 | |
JP3740407B2 (ja) | 配線基板 | |
JP3808357B2 (ja) | 配線基板 | |
JP3279846B2 (ja) | 半導体装置の製造方法 | |
JP2604621B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP2001102733A (ja) | 電子部品の実装方法 | |
JPH0831545B2 (ja) | 電子装置用セラミックスパッケージ及び電子装置 | |
JP2512369B2 (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
JP3808358B2 (ja) | 配線基板 | |
JP2001094223A (ja) | セラミック回路基板 | |
JPH0828440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH08125080A (ja) | 半導体装置及びその製造方法 | |
JP2522738B2 (ja) | 半導体装置用セラミックスパッケ―ジ及び半導体装置 | |
JP3692215B2 (ja) | 配線基板の実装構造 | |
JPS62254455A (ja) | ピンレスパッケージの実装方法 | |
JP2002057420A (ja) | セラミック回路基板 | |
JP2000244087A (ja) | 配線基板 |