JP2577158B2 - 電子部品用セラミックスパッケージに使用される外部導出用端子 - Google Patents

電子部品用セラミックスパッケージに使用される外部導出用端子

Info

Publication number
JP2577158B2
JP2577158B2 JP4065302A JP6530292A JP2577158B2 JP 2577158 B2 JP2577158 B2 JP 2577158B2 JP 4065302 A JP4065302 A JP 4065302A JP 6530292 A JP6530292 A JP 6530292A JP 2577158 B2 JP2577158 B2 JP 2577158B2
Authority
JP
Japan
Prior art keywords
external lead
ceramic package
package body
terminal
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4065302A
Other languages
English (en)
Other versions
JPH05267529A (ja
Inventor
鈴木  剛
宏幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP4065302A priority Critical patent/JP2577158B2/ja
Publication of JPH05267529A publication Critical patent/JPH05267529A/ja
Application granted granted Critical
Publication of JP2577158B2 publication Critical patent/JP2577158B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品用セラミック
スパッケージに使用される外部導出用端子に関し、特
に、QFP (Quad Flat Package)、PGA(Pin Grid A
rray)等の電子部品用セラミックスパッケージに使用さ
れるリード端子、ピン端子等の外部導出用端子に関す
る。
【0002】
【従来の技術】QFP、PGA等のセラミックスパッケ
ージは、一般にそのアルミナ等のセラミックス材料から
成るパッケージ本体が多層構造に形成され、その中央部
には、半導体チップ等の電子部品を搭載するための矩形
穴状のキャビティが形成されている。そして、パッケー
ジ本体の内部の各層の上面部には、Mo,W等の導体ペ
ーストを印刷・焼成して成るメタライズ層が配線パター
ンとして形成され、これらの配線パターンは、キャビテ
ィに収納される半導体チップと接続可能なようにキャビ
ティの位置で外部に露出されている。
【0003】また、パッケージ本体の内部の各層の配線
パターンは、各層に穿設されたビアホールに充填された
Mo,W等の導体ペーストを焼成して成る導体を介して
相互に導通・接続されている。そして、これらの配線パ
ターンは、パッケージ本体の最上層あるいは最下層にそ
の外表面部の周縁部に露出して設けられたビアホールに
充填されたMo,W等の導体ペーストを焼成して成る導
体を介してリード端子やピン端子等の外部導出用端子に
導通・接続されている。
【0004】この種のセラミックスパッケージにおいて
は、外部導出用端子はビアホールの箇所でパッケージ本
体と接合され、その接合には、一般に銀ろうが用いられ
ている。
【0005】この場合、ビアホールの箇所におけるセラ
ミックス材料から成るパッケージ本体に、直接的に銀ろ
うを介してコバール等の金属材料から成る外部導出用端
子をろう付け・接合することは困難であることから、通
常、該パッケージ本体のビアホールの近傍周辺の外部導
出用端子との接合箇所にビアホール内の導体と導通する
Mo,W等から成るメタライズ層が形成され、さらに、
このメタライズ層にNiメッキが施される。そして、か
かるNiメッキを施したメタライズ層に、あらかじめパ
ッケージ本体との接合箇所に銀ろうを塗布した外部導出
用端子が該銀ろうを介して圧接され、この状態で、該銀
ろうを加熱・溶融させ、続いて冷却することにより、該
外部導出用端子が銀ろうを介して接合される。
【0006】しかしながら、このように、従来のセラミ
ックスパッケージにおいては、パッケージ本体と外部導
出用端子との接合に際して銀ろうを用いていたために、
該パッケージ本体の外部導出用端子との接合箇所にメタ
ライズ層を形成し、さらにNiメッキを施さなければな
らず、このため、その製造工数が多数必要となると共
に、コスト的にも高価なものとならざるを得ないという
不都合があった。
【0007】また、パッケージ本体と外部導出用端子と
の接合箇所にあっては、その接合面を確保するためにパ
ッケージ本体のメタライズ層をリード端子等の外部導出
用端子の幅よりも大きく形成する必要があり、このた
め、外部導出用端子間の間隔を狭めることが困難なもの
となっていた。
【0008】
【発明が解決しようとする課題】本発明はかかる不都合
を解消し、パッケージ本体にメタライズ層やNiメッキ
を設けずとも、支障なく該パッケージ本体の所定の箇所
に接合することができ、電子部品用セラミックスパッケ
ージの製造工数の削減やコスト低減を図ることができる
外部導出用端子を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の発明者達は、種
々の検討の結果に、Cu、Sn及びAg−Cu−Ti合
金を金属材料として含有する活性金属ろう材は、コバー
ル等の金属部材とセラミックス部材とを直接的に接合し
得るものであると知見した。
【0010】すなわち、本発明者達の各種実験によれ
ば、かかる活性金属ろう材は、これを金属部材とセラミ
ックス部材との間に介在させて加熱・溶融させると、A
g−Cu−Ti合金中のTiがセラミックス部材に拡散
し、これにより、その後の冷却を経てセラミックス部材
に接合される。従って、銀ろう(Ag−Cu合金)の場
合と異なり、セラミックス部材にメタライズ層やNiメ
ッキを設けることなく、金属部材とセラミックス部材と
を直接接合することができる。
【0011】この場合、上記の接合に際して、活性金属
ろう材をあらかじめ金属部材に塗布しておくと、活性金
属ろう材とセラミックス部材との間に間隙が存在してし
まうことになる。この間隙は荷重を加えることで、ある
程度解消されるが十分でない。従って、もし、活性金属
ろう材の金属材料として、(Ag−Cu−Ti)合金の
みを用い、このような状態で昇温すれば、(Ag−Cu
−Ti)合金がセラミックス部材と十分にぬれていない
状態で昇温されることとなり、(Ag−Cu−Ti)合
金中のTiが金属部材側に一方的に拡散してしまう。通
常、金属中にTiは拡散し易く、拡散が進むと金属の組
成を脆化させてしまう。さらに、金属部材中へのTiの
拡散が始まると、(Ag−Cu−Ti)合金中のTi濃
度が、セラミックス部材側より金属部材の方が比較的小
さくなり、セラミックス部材側のTiが金属部材側に移
動してしまう。この状態が進行すると、(Ag−Cu−
Ti)合金が溶融してセラミックス部材とぬれ状態にな
っても、セラミックス部材側にTiが十分存在しないた
めに接合強度が確保できなくなってしまう。また(Ag
−Cu−Ti)合金の箔溶融には高温を要するために、
溶融に続く冷却時には、セラミックス部材と金属部材と
の熱膨張係数の差異により、セラミックス部材と金属部
材との接合界面には、残留応力が発生し、セラミックス
部材及び金属部材の厚さによっては残留応力の一部を取
り除くために反りを生じ、また、残留応力がより大であ
る場合には、セラミックス部材にクラックを生じ、この
結果、接合強度が低下してしまう。
【0012】このように、Tiは、一般には、金属部材
に拡散し易いものであるものの、本発明に使用する活性
金属ろう材はSnを含有しているから、このSnにより
金属部材への一方的な拡散が阻止される。その結果、T
iの拡散により、金属部材が脆化するのを防止すると共
に、セラミックス部材へもTiが十分に拡散することと
なり、金属部材は活性金属ろう材を介して確実且つ強固
に接合される。
【0013】一方、本発明に使用する活性金属ろう材が
含有するCuは、該活性金属ろう材の融点を調節するた
めのものである。すなわち、前記活性金属ろう材におい
ては、融点の高いAg−Cu−Ti合金にCuを加え、
さらにSnを加えることにより、該活性金属ろう材の融
点が下がり、比較的低温で該活性金属ろう材が溶融する
ようになる。従って、セラミックス部材と金属部材との
接合に際して、比較的低温でセラミックス部材側にTi
が拡散し始め、金属部材側への一方的な拡散がこの点か
らも防止できる。
【0014】さらに、このように、本発明に使用する活
性金属ろう材の融点は比較的低いものとなるから、セラ
ミックス部材と金属部材との熱膨張係数の差に起因する
残留応力も緩和される。
【0015】また、本発明に使用する活性金属ろう材の
作用を効果的に奏しめるためには、本発明者達の各種実
験によれば、前記Cu及びSnをそれぞれ活性金属ろう
材の金属材料の全体に対して5〜15重量%含有せしめ
ると共に、前記Ag−Cu−Ti合金中のTiを該Ag
−Cu−Ti合金の全体に対して1〜10重量%含有せ
しめた活性金属ろう材を用いることが好ましいと知見し
た。
【0016】すなわち、Cu、Snの含有量を5〜15
重量%とすることにより、セラミックス部材と金属部材
との接合に際して、ろう流れがよく、またぬれ性にも優
れ、すが生じることがなく、均一なろう付けを行うこと
ができる。Ag−Cu−Ti合金中のTiが1重量%よ
り少ないと、セラミックス部材との接合性が悪くなり、
10重量%を越えると、金属部材中にTiが拡散し過ぎ
て該金属部材がもろくなってしまう。
【0017】尚、TiをTi単体の粉末でなく、Ag−
Cu−Ti合金中に含有させるのは次の理由による。す
なわち、Ti粉末は活性力が高く、またTiHの形で用
いても、600℃以上ではH2 を放出し、活性Tiとな
り、周囲のC、H、N等と反応して安定な化合物を形成
してしまい、もはやセラミックス部材と反応することが
できなくなるからである。
【0018】以上のことを考慮し、本発明の電子部品用
セラミックスパッケージに使用される外部導出用端子
、電子部品に電気的に接続される外部導出用端子接続
部をセラミックスパッケージ本体の外表面部に有する電
子部品用セラミックスパッケージに使用される外部導出
用端子において、前記端子接続部の箇所で前記セラミッ
クスパッケージ本体に直接的に接合される外部導出用端
子であって、前記セラミックスパッケージ本体との接合
箇所にCu、Sn及びAg−Cu−Ti合金の混合物
金属材料として含有する活性金属ろう材が設けられ、前
記活性金属ろう材が、前記Cu及びSnをそれぞれ前記
全金属材料に対して5〜15重量%含有すると共に、前
記Ag−Cu−Ti合金中の前記Tiを該Ag−Cu−
Ti合金に対して1〜10重量%含有することを特徴と
する。
【0019】また、電子部品に電気的に接続される配線
パターンを内部に有するセラミックスパッケージ本体
と、該セラミックスパッケージ本体に設けられたビアホ
ールに充填される導体を介して前記配線パターンに電気
的に接続されて該セラミックスパッケージ本体の外表面
部に設けられた外部導出用端子接続部とを備えた電子部
品用セラミックスパッケージに使用される外部導出用端
子において、前記端子接続部の箇所で前記セラミックス
パッケージ本体に直接的に接合される外部導出用端子で
あって、前記セラミックスパッケージ本体との接合箇所
に、Cu、Sn及びAg−Cu−Ti合金の混合物を金
属材料として含有する活性金属ろう材が設けられ、前記
活性金属ろう材が、前記Cu及びSnをそれぞれ前記全
金属材料に対して5〜15重量%含有すると共に、前記
Ag−Cu−Ti合金中の前記Tiを該Ag−Cu−T
i合金に対して1〜10重量%含有することを特徴とす
る。
【0020】
【0021】そして、前記電子部品は半導体素子である
ことを特徴とする。
【0022】さらに、前記セラミックスパッケージはQ
FPであり、前記外部導出用端子はリード端子であるこ
とを特徴とする。
【0023】あるいは、前記セラミックスパッケージは
PGAであり、前記外部導出用端子はピン端子であるこ
とを特徴とする。
【0024】
【作用】前述したように、前記活性金属ろう材は、セラ
ミックス部材と金属部材とを直接的に接合し得るもので
あるので、本発明の電子部品用セラミックスパッケージ
における外部導出用端子は、その前記パッケージ本体と
の接合箇所に塗布された前記活性金属ろう材を介して該
パッケージ本体にろう付けするだけで、該パッケージ本
体に直接的に接合される。この場合、この接合は、基本
的には、外部導出用端子を前記パッケージ本体の前記端
子接続部の箇所で活性金属ろう材を介して圧接させ、こ
の状態で、該活性金属ろう材を加熱・溶融させ、次いで
冷却することにより行われる。従って、その接合を容易
に行うことが可能となると共に、前記パッケージ本体に
メタライズ層やNiメッキを設ける必要がないので、前
記外部導出用端子間の間隔を小さくすることが可能とな
る。そして、この時、活性金属ろう材は金属材料を主成
分とするので、その接合が強固に行われ、また、外部導
出用端子と前記端子接続部との導通性も確保される。
【0025】尚、このような接合にあっては、前述した
ように、前記活性金属ろう材の組成を、前記Cu及びS
nがそれぞれ前記全金属材料に対して5〜15重量%含
有され、前記Ag−Cu−Ti合金中の前記Tiが該A
g−Cu−Ti合金に対して1〜10重量%含有される
ような組成とすることが好ましい。
【0026】
【実施例】本発明の第1の実施例を図1乃至図3に従っ
て説明する。図1は第1の実施例の電子部品用セラミッ
クスパッケージの一部を分解して示した斜視図、図2は
図1のII−II線断面図、図3は該パッケージの完成
状態での説明的な縦断面図である。
【0027】図1及び図3で、この電子部品用セラミッ
クスパッケージP1 は、パッケージ本体1及びリードフ
レーム2,2,2,2を主要構成として備える。
【0028】パッケージ本体1は、アルミナ等のセラミ
ックス材料からシート積層法により多層配線構造として
略方形状に形成したものであり、その中央部には、半導
体チップ(半導体素子)3(図3参照)を収納するため
のキャビティ4が該パッケージ本体1を貫通して設けら
れている。そして、キャビティ4の下部には、その底部
を構成するCu−Wの金属材料から成る放熱体5が装着
され、この放熱体5のキャビティ4内の上面部に電子部
品である半導体チップ3が搭載されるようになってい
る。放熱体5の表面にはNiメッキが設けられている。
また、パッケージ本体1の上面部のキャビティ4の周縁
箇所には、コバール等の金属材料から成る方形枠状の蓋
体接合部6が装着され、この蓋体接合部6上に、キャビ
ティ4内に収納される半導体チップ3を封止するコバー
ル等の金属材料から成る蓋体7(図3参照)がシームウ
ェルド封止または金−錫合金のような適当な金属ろう材
を介して接合されるようになっている。
【0029】パッケージ本体1の内部には、その製造に
際して各層の上面部にMo,W等の導体ペーストを所定
のパターンで印刷・焼成してなるメタライズ層である配
線パターン8が形成されている。この配線パターン8
は、キャビティ4に収納される半導体チップ3と接続可
能なようにキャビティ4の内部に露出され、図3に示す
ようにキャビティ4の位置からパッケージ本体1の内部
をその外周縁部に向かって延在している。そして、パッ
ケージ本体1の上面の周縁部から配線パターン8に向か
って複数のビアホール9が穿設され、この各ビアホール
9に充填されているた導体10が配線パターン8に導通
・接続されている。導体10は、パッケージ本体1の製
造に際して、その各層に穿設したビアホール9に充填さ
れたMo,W等の導体ペーストを焼成してなるものであ
り、そのパッケージ本体1の上面部に露出された部分
は、外部導出用端子を接続するための接続部10aを形
成する。
【0030】図1に示すように、前記各リードフレーム
2は、例えば、金属材料であるコバールから成るもので
あり、パッケージ本体1の上面部の各辺に臨ませてその
外方に配置されたタイバー11から該パッケージ本体1
の上面部の周縁部に向かって延設された外部導出用端子
である複数のリード端子12を備え、各リード端子12
の先端部は、その先端部にあらかじめ塗布された活性金
属ろう材13を介して、前記接続部10aの位置及びそ
の近傍の周辺箇所でパッケージ本体1上に、以下に説明
するように直接的に接合される。
【0031】すなわち、リード端子12の接合に際して
は、図2に示すように、あらかじめ活性金属ろう材13
のペースト状のものを各リード端子12の先端部に印刷
等により塗布しておく。本実施例では、活性金属ろう材
13の塗布厚は例えば4〜30μmであり、接合後の厚
さは2〜15μmとなった。
【0032】ここで、活性金属ろう材13のペースト状
のものは、Cu、Sn及びAg−Cu−Ti合金を金属
材料として含有し、さらに、これに有機バインダ、可塑
剤及び揮発性溶剤を混成したものである。そして、より
詳細には、金属材料に占めるCu及びSnの組成を、そ
れぞれ該金属材料の総重量に対して5〜15重量%と
し、また、Ag−Cu−Ti合金に占めるTiの組成
を、該Ag−Cu−Ti合金の総重量に対して1〜10
重量%とし、Ag/Cuの割合を72/28又は85/
15とし、有機バインダとしてアクリル樹脂を使用し、
可塑剤としてDOP(ジ−2−エチルヘキシル・フタレ
ート)を使用し、揮発性溶剤としてテルピネオールを使
用したものである。
【0033】次いで、ペースト状の活性金属ろう材13
中の揮発性溶剤を揮発・除去した後に、リードフレーム
2の各リード端子12を活性金属ろう材13を介して前
記接続部10aの位置でパッケージ本体1上に圧接させ
る。この時、前記タイバー11にあらかじめ穿設された
位置決め穴14(図1参照)を使用して、リードフレー
ム2をパッケージ本体1に対して位置決めする。そし
て、この状態で、図示しない真空炉(10−5mmH
g)で所定の温度(ろう材の融点より10〜100℃望
ましくは20〜40℃高く設定する)まで昇温・加熱
し、次いで冷却する。
【0034】この時、活性金属ろう材13においては、
まず、有機バインダであるアクリル樹脂が分解・除去さ
れる。加熱中、有機バインダが十分に分解・蒸発しない
でカーボンの形で残ると、活性状態にあるTiと反応し
て化合物TiCを生成してしまう。このTiCが安定な
化合物なので、Tiの活性度が低くなり、もはやパッケ
ージ本体1と反応することができなくなる。従って、有
機バインダとしては、本実施例のように蒸気圧の高いモ
ノマーの形に分解するアクリル樹脂を用いることが好ま
しい。
【0035】次いで、500〜900℃望ましくは70
0〜840℃例えば760℃で該活性金属ろう材13が
溶融を開始する。そして、このように活性金属ろう材1
3が溶融を開始すると、前記Ag−Cu−Ti合金中の
Tiがパッケージ本体1に拡散し、該パッケージ本体1
と結合される。この時、前記Snにより、Tiのリード
端子11への一方的な拡散が阻止される。従って、前記
Ag−Cu−Ti合金中のTiは、パッケージ本体1に
も十分拡散し、これにより、加熱・溶融後の冷却を経
て、各リードフレーム2のリード端子12は図3に示す
ように、活性金属ろう材13により直接的にパッケージ
本体1に確実且つ強固に接合・固着されて所望の電子部
品用セラミックスパッケージP1 が得られる。そして、
この時、活性金属ろう材13は金属材料であるので、各
リード端子12は活性金属ろう材13を介して前記接続
部10aに電気的に導通し、さらに、該接続部10aか
ら前記ビアホール9の導体10を介して前記配線パター
ン8に導通・接続される。
【0036】尚、かかるリード端子12とパッケージ本
体1との接合に先立って、あるいは、その接合後に、各
リード端子12の先端部は、図3に示すような形に折り
曲げ加工が施される。また、リードフレーム2のタイバ
ー11は、かかる接合後に最終的にリード端子12から
切り離され、各リード端子12が相互に分離される。さ
らに、半導体チップ3を電子部品用セラミックスパッケ
ージP1 に搭載する前に、リード端子12や、前記放熱
体5、蓋体接合部6、配線パターン8の外部に露出した
部分等にNiメッキ及びAuメッキが施される。
【0037】このように、リード端子12とパッケージ
本体1との接合に際しては、該リード端子12に金属部
材及びセラミックス部材の両者に接合し得る活性金属ろ
う材13が塗布されているので、コバール等の金属材料
から成るリード端子12をセラミックス材料から成るパ
ッケージ本体1に直接的に強固に接合することができ、
その接合に際してパッケージ本体1にメタライズ層やN
iメッキを設ける必要がなく、その接合を少ない工程数
で容易に行うことができる。そして、メタライズ層やN
iメッキを設ける必要がないので、各リード端子12の
間隔をより小さなものとすることができる。
【0038】尚、本実施例では、金属材料から成る前記
放熱体5及び蓋体接合部6も、前述のリード端子12の
接合の場合と同様にして、図3に示すように、パッケー
ジ本体1にメタライズ層やNiメッキを設けることな
く、活性金属ろう材13を介してパッケージ本体1に直
接的に接合した。また、放熱体5の半導体チップ3を搭
載する上面部には、活性金属ろう材13を介してMoの
金属材料から成る薄肉の導体板15を接合した。
【0039】次に、本発明の第2の実施例を図4及び図
5に従って説明する。図4は第2の実施例の電子部品用
セラミックスパッケージの斜視図、図5は該パッケージ
の説明的な縦断面図である。
【0040】図4及び図5で、この電子部品用セラミッ
クスパッケージP2 は、その主要構成としてパッケージ
本体16及びリードフレーム17を備える。
【0041】パッケージ本体16は、前記第1の実施例
と同様に、セラミックス材料からシート積層法により多
層配線構造として略方形状に形成したものであり、その
中央部には、電子部品である半導体チップ18(図5参
照)を収納するためのキャビティ19が設けられてい
る。この場合、キャビティ19は、パッケージ本体16
を貫通しておらず、該パッケージ本体16の下層部上に
半導体チップ18を搭載するようにしている。そして、
この搭載箇所の上面部には、例えばWから成る導体ペー
ストを印刷・焼成してなる平面的なメタライズ20が形
成されている。また、パッケージ本体16の上面部の各
辺の箇所には後述のリード端子の接合面を形成する凹部
16aが設けられている。また、パッケージ本体16の
上面部のキャビティ19の周縁箇所には、コバール等の
金属材料から成る方形枠状の蓋体接合部21が装着さ
れ、この蓋体接合部21上に、キャビティ19内に収納
される半導体チップ18を封止するコバール等の金属材
料から成る蓋体22(図5参照)がシームウェルド封止
または金−錫合金のような適当な金属ろう材を介して接
合されるようになっている。
【0042】パッケージ本体16の内部には、前記第1
の実施例と同様に、キャビティ19の位置からパッケー
ジ本体16の外周縁部に向かって延在する配線パターン
23が形成されている。この配線パターン23は、キャ
ビティ19の内部に露出され、また、図5に示すよう
に、パッケージ本体16の前記各凹部16aの底面部か
ら配線パターン23に向かって穿設されたビアホール2
4に充填されている導体25に導通・接続されている。
ビアホール24内の導体25は、そのパッケージ本体1
の上面部に露出された部分が、外部導出用端子を接続す
るための接続部25aを形成する。
【0043】図4に示すように、前記リードフレーム1
7は、コバールから成るものであり、パッケージ本体1
6を囲むようにして配置された方形枠状のタイバー26
から該パッケージ本体16の上面部の各辺に向かって延
設された外部導出用端子である複数のリード端子27を
備えている。各リード端子27の先端部には、前記第1
の実施例と同様にあらかじめ活性金属ろう材13が塗布
されている。この塗布状態は、前記第1の実施例におい
て図2を参照して説明したものと同様である。そして、
前述の場合と全く同様にして、この活性金属ろう材13
を介して各リード端子27の先端部が、図5に示すよう
に前記凹部16aの接続部25aの位置及びその近傍の
周辺箇所でパッケージ本体16に直接的に接合され、こ
の接合により配線パターン23と導通される。
【0044】従って、この電子部品用セラミックスパッ
ケージP2 においても、コバール等の金属材料から成る
リード端子27がセラミックス材料から成るパッケージ
本体16に活性金属ろう材13のみを介して直接的に接
合され、その接合に際してパッケージ本体16にメタラ
イズ層やNiメッキを設ける必要がなく、その接合を少
ない工程数で容易に行うことができる。そして、メタラ
イズ層やNiメッキを設ける必要がないので、各リード
端子27の間隔をより小さなものとすることができる。
【0045】尚、本実施例では、金属材料から成る前記
蓋体接合部21も、図5に示すように、パッケージ本体
16にメタライズ層やNiメッキを設けることなく、活
性金属ろう材13を介してパッケージ本体16に直接的
に接合した。
【0046】そして、リード端子27とパッケージ本体
16との接合に先立って、あるいは、その接合後に、各
リード端子27の先端部を、図5に示すような形に折り
曲げ加工した。また、リードフレーム17のタイバー2
6は、リード端子27の接合後にリード端子27から切
り離した。さらに、半導体チップ18をセラミックスパ
ッケージP2 に搭載する前に、リード端子27、配線パ
ターン23の外部に露出する部分、メタライズ20上等
にNiメッキ及びAuメッキを施した。
【0047】次に、本発明の第3の実施例を図6乃至図
8に従って説明する。図6は第3の実施例の電子部品用
セラミックスパッケージの一部を分解して示した斜視
図、図7は該パッケージに取付けられるピン端子の側面
図、図8は該パッケージの完成状態での説明的な縦断面
図である。
【0048】図6及び図8で、この電子部品用セラミッ
クスパッケージP3 は、その主要構成としてパッケージ
本体28及び外部導出用端子である複数のピン端子29
を備える。
【0049】パッケージ本体28は、前記第1の実施例
と同様に、セラミックス材料から多層配線構造として略
方形状に形成したものであり、その中央部には、電子部
品である半導体チップ30(図8参照)を収納するため
のキャビティ31がパッケージ本体28を貫通して設け
られている。そして、キャビティ31の上部の内周縁部
には、蓋体32(図8参照)を接合するための蓋体接合
座面33が形成されている。また、キャビティ31の下
部には、図8に示すように、その底部を構成するCu−
Wの金属材料から成る放熱体34が装着され、この放熱
体34のキャビティ31内の上面部に半導体チップ30
が搭載されるようになっている。放熱体34の表面には
Niメッキが設けられている。
【0050】パッケージ本体28の内部には、前記第1
の実施例と同様に、キャビティ28の位置からパッケー
ジ本体28の外周縁部に向かって延在する配線パターン
35が形成されている。この配線パターン35は、キャ
ビティ31の内部に露出され、また、図8に示すよう
に、パッケージ本体28の上面から配線パターン35に
向かって穿設されたビアホール36に充填されている導
体37に導通・接続されている。ビアホール36内の導
体37は、そのパッケージ本体28の上面部に露出され
た部分が、外部導出用端子を接続するための接続部37
aを形成し、この接続部37aは、パッケージ本体28
の上面部にキャビティ31を囲むようにして略格子状に
配列されている。
【0051】図6に示すように、前記各ピン端子29
は、例えば、コバールから成るものであり、その頭部が
前記活性金属ろう材13を介して前記接続部37aの位
置及びその近傍の周辺箇所でパッケージ本体28に直接
的に接合されて、該パッケージ本体28の上面部に立設
される。この場合、これらのピン端子29のうち、パッ
ケージ本体28の各角部に位置するピン端子29aは、
図7(a)に示すように、その胴部に傘状の円板体aが
形成され、その頭部にあらかじめ活性金属ろう材13が
塗布されている。また、残りのピン端子29bは、図7
(b)に示すようにピン端子29aのような円板体を胴
部に備えず、その頭部にあらかじめ活性金属ろう材13
が塗布されている。
【0052】これらのピン端子29は、前記第1の実施
例の場合と同様にして、活性金属ろう材13を介してパ
ッケージ本体28に直接的に接合され、この接合によ
り、配線パターン35と導通される。
【0053】従って、この電子部品用セラミックスパッ
ケージP3 においても、コバール等の金属材料から成る
ピン端子29がセラミックス材料から成るパッケージ本
体28に活性金属ろう材13のみを介して直接的に接合
され、その接合に際してパッケージ本体28にメタライ
ズ層やNiメッキを設ける必要がなく、その接合を少な
い工程数で容易に行うことができる。そして、メタライ
ズ層やNiメッキを設ける必要がないので、各ピン端子
29の間隔をより小さなものとすることができる。
【0054】尚、本実施例では、Cu−Wから成る前記
放熱体34も、図8に示すように、パッケージ本体28
にメタライズ層やNiメッキを設けることなく、活性金
属ろう材13を介してパッケージ本体28に直接的に接
合した。そして、放熱体34の半導体チップ30を搭載
する上面部には、活性金属ろう材13を介してMoの金
属材料から成る薄肉の導体板38を接合した。
【0055】また、半導体チップ30をセラミックスパ
ッケージP3 に搭載する前に、ピン端子29及び配線パ
ターン35の外部に露出した部分等にNiメッキ及びA
uメッキを施した。
【0056】以上説明した各実施例においては、電子部
品用セラミックスパッケージとして半導体装置用のもの
を説明したが、水晶発振器等、他の電子部品を搭載する
ためのセラミックスパッケージにおいても本発明を適用
することができることはもちろんである。
【0057】
【発明の効果】上記の説明から明らかなように、本発明
の電子部品用セラミックスパッケージに使用される外部
導出用端子によれば、セラミックスパッケージ本体との
接合箇所に、Cu、Sn及びAg−Cu−Ti合金を金
属材料として含有する活性金属ろう材を設けたことによ
って、該パッケージ本体にメタライズ層やNiメッキを
設けることなく、外部導出用端子を活性金属ろう材を介
して直接的にパッケージ本体の端子接続部の箇所にろう
付けするだけで、該外部導出用端子を端子接続部の箇所
に直接的に強固に接合することができ、従って、該セラ
ミックスパッケージの製造工数を削減することができる
と共に、そのコスト低減を図ることができる。そして、
外部導出用端子の接合に際して、パッケージ本体にメタ
ライズ層やNiメッキを設ける必要がないので、該外部
導出用端子間の間隔をより小さなものとすることができ
る。
【図面の簡単な説明】
【図1】本発明の電子部品用セラミックスパッケージの
第1の例の一部を分解して示した斜視図。
【図2】図1のII−II線断面図。
【図3】図1のセラミックスパッケージの完成状態にお
ける説明的な縦断面図。
【図4】本発明の電子部品用セラミックスパッケージの
斜視図。
【図5】図4のセラミックスパッケージの説明的な縦断
面図。
【図6】本発明の電子部品用セラミックスパッケージの
第3の例の一部を分解して示した斜視図。
【図7】図5のセラミックスパッケージに取付けられる
ピン端子の側面図。
【図8】図5のセラミックスパッケージの完成状態にお
ける説明的な縦断面図。
【符号の説明】
1,16,28…パッケージ本体、8,23,35…配
線パターン、9,24,36…ビアホール、10a,2
5a,37a…接続部、12,27…リード端子,29
…ピン端子、13…活性金属ろう材、P1 〜P3 ……電
子部品用セラミックスパッケージ。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】電子部品に電気的に接続される外部導出用
    端子接続部をセラミックスパッケージ本体の外表面部に
    有する電子部品用セラミックスパッケージに使用される
    外部導出用端子において、前記端子接続部の箇所で前記
    セラミックスパッケージ本体に直接的に接合される外部
    導出用端子であって、前記セラミックスパッケージ本体
    との接合箇所にCu、Sn及びAg−Cu−Ti合金
    混合物を金属材料として含有する活性金属ろう材が設け
    られ、前記活性金属ろう材が、前記Cu及びSnをそれ
    ぞれ前記全金属材料に対して5〜15重量%含有すると
    共に、前記Ag−Cu−Ti合金中の前記Tiを該Ag
    −Cu−Ti合金に対して1〜10重量%含有すること
    を特徴とする電子部品用セラミックスパッケージに使用
    される外部導出用端子。
  2. 【請求項2】電子部品に電気的に接続される配線パター
    ンを内部に有するセラミックスパッケージ本体と、該セ
    ラミックスパッケージ本体に設けられたビアホールに充
    填される導体を介して前記配線パターンに電気的に接続
    されて該セラミックスパッケージ本体の外表面部に設け
    られた外部導出用端子接続部とを備えた電子部品用セラ
    ミックスパッケージに使用される外部導出用端子におい
    て、前記端子接続部の箇所で前記セラミックスパッケー
    ジ本体に直接的に接合される外部導出用端子であって、
    前記セラミックスパッケージ本体との接合箇所に、C
    u、Sn及びAg−Cu−Ti合金の混合物を金属材料
    として含有する活性金属ろう材が設けられ、前記活性金
    属ろう材が、前記Cu及びSnをそれぞれ前記全金属材
    料に対して5〜15重量%含有すると共に、前記Ag−
    Cu−Ti合金中の前記Tiを該Ag−Cu−Ti合金
    に対して1〜10重量%含有することを特徴とする電子
    部品用セラミックスパッケージに使用される外部導出用
    端子。
  3. 【請求項3】前記電子部品は半導体素子であることを特
    徴とする請求項1または2記載の電子部品用セラミック
    スパッケージに使用される外部導出用端子。
  4. 【請求項4】前記セラミックスパッケージはQFPであ
    り、前記外部導出用端子はリード端子であることを特徴
    とする請求項1乃至記載の電子部品用セラミックスパ
    ッケージに使用される外部導出用端子。
  5. 【請求項5】前記セラミックスパッケージはPGAであ
    り、前記外部導出用端子はピン端子であることを特徴と
    する請求項1乃至3記載の電子部品用セラミックスパッ
    ケージに使用される外部導出用端子。
JP4065302A 1992-03-23 1992-03-23 電子部品用セラミックスパッケージに使用される外部導出用端子 Expired - Lifetime JP2577158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4065302A JP2577158B2 (ja) 1992-03-23 1992-03-23 電子部品用セラミックスパッケージに使用される外部導出用端子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4065302A JP2577158B2 (ja) 1992-03-23 1992-03-23 電子部品用セラミックスパッケージに使用される外部導出用端子

Publications (2)

Publication Number Publication Date
JPH05267529A JPH05267529A (ja) 1993-10-15
JP2577158B2 true JP2577158B2 (ja) 1997-01-29

Family

ID=13282982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4065302A Expired - Lifetime JP2577158B2 (ja) 1992-03-23 1992-03-23 電子部品用セラミックスパッケージに使用される外部導出用端子

Country Status (1)

Country Link
JP (1) JP2577158B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129339B1 (ko) * 2016-06-10 2020-07-03 다나카 기킨조쿠 고교 가부시키가이샤 세라믹스 회로 기판, 및 세라믹스 회로 기판의 제조 방법
CN114178738A (zh) * 2021-12-08 2022-03-15 浙江亚通焊材有限公司 一种陶瓷与不锈钢钎焊用活性钎料和钎料焊膏

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635077B2 (ja) * 1985-10-02 1994-05-11 田中貴金属工業株式会社 セラミックス用ろう材
JPH01313968A (ja) * 1988-06-13 1989-12-19 Tanaka Kikinzoku Kogyo Kk セラミックパッケージ用リードピン
JPH027457A (ja) * 1988-06-27 1990-01-11 Toshiba Corp フラットパッケージの製造方法
US4883745A (en) * 1988-11-07 1989-11-28 Gte Products Corporation Silver-copper-titanium brazing alloy containing crust inhibiting element

Also Published As

Publication number Publication date
JPH05267529A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
JP4722859B2 (ja) 気密封止用キャップ、気密封止用キャップの製造方法および電子部品収納用パッケージ
JP5659663B2 (ja) 半導体装置及び半導体装置の製造方法
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
JP2577158B2 (ja) 電子部品用セラミックスパッケージに使用される外部導出用端子
JP4864728B2 (ja) 封着板およびその製造方法
JP2522738B2 (ja) 半導体装置用セラミックスパッケ―ジ及び半導体装置
JP3850313B2 (ja) 半導体装置
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2002246717A (ja) セラミック回路基板
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP2522739B2 (ja) セラミックス配線基板
JP2512369B2 (ja) 半導体装置用パッケ―ジおよびその製造方法
JP4174407B2 (ja) 電子部品収納用パッケージ
JP3447043B2 (ja) 電子部品用パッケージ
JPH0810197Y2 (ja) 半導体素子収納用パッケージ
JP3808357B2 (ja) 配線基板
JP4105968B2 (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP2001094223A (ja) セラミック回路基板
JP2604621B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0828440B2 (ja) 半導体装置の製造方法及び半導体装置
JP2571571Y2 (ja) 半導体素子収納用パッケージ
JP4028808B2 (ja) 電子部品収納用パッケージ
JP2849869B2 (ja) 半導体素子収納用パッケージ
JP2540461B2 (ja) 電子部品用パッケ−ジのリ−ド取り付け構造
JP2003133465A (ja) 気密封止パッケージおよびこれを用いたデバイス