JP2008539588A - マルチチップモジュールおよび製造方法 - Google Patents

マルチチップモジュールおよび製造方法 Download PDF

Info

Publication number
JP2008539588A
JP2008539588A JP2008508850A JP2008508850A JP2008539588A JP 2008539588 A JP2008539588 A JP 2008539588A JP 2008508850 A JP2008508850 A JP 2008508850A JP 2008508850 A JP2008508850 A JP 2008508850A JP 2008539588 A JP2008539588 A JP 2008539588A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding pads
bonding
chip
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008508850A
Other languages
English (en)
Inventor
ヤン，ジョン
デュ，ヤング
シモン，ブルース・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of JP2008539588A publication Critical patent/JP2008539588A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

マルチチップモジュール（１０）、およびマルチチップモジュール（１０）を製造するための方法。第１の半導体チップ（４０）は、支持基板（１２）にマウントされ、第２の半導体チップ（５０）は、第１の半導体チップ（４０）にマウントされる。第２の半導体チップ（５０）は、第１の半導体チップ（４０）よりも小さな寸法（５１）を有する。スペーサ（６０）は、第２の半導体チップ（５０）と結合される。第１（４０）および第２（５０）の半導体チップ上のボンディングパッドは、支持基板（１２）上のボンディングパッド（１８，１９，２０，２１）にワイヤボンディングされる。第３の半導体チップ（８０）は、スペーサ（６０）にマウントされ、第３の半導体チップ（８０）上のボンディングパッド（８６）は、支持基板（１２）上のボンディングパッド（１８，１９，２０，２１）にワイヤボンディングされる。

Description

技術分野
本発明は、一般に、半導体構成品に関し、より詳細には、マルチチップモジュールを備える半導体構成品に関する。
発明の背景
より高速で、より安価で、より効率的な半導体構成品に対する要求は、半導体構成品生産者が、半導体チップにおいて製造されるデバイスの寸法を縮小し、かつ一般的にマルチチップモジュールと呼ばれる単一のパッケージに複数の半導体チップを配置する動機となっている。マルチチップモジュールにおける半導体チップは、水平方向の向き、すなわち互いの近傍にも、または垂直の向き、すなわち互いの上に垂直に積み重ねても配置されることができる。従来の垂直に積み重ねられたマルチチップモジュールでは、半導体チップ上に設置されたボンディングパッドをプリント基板上に設置された対応するボンディングパッドに接着結合し、ついでワイヤボンディングすることによって、第１の半導体チップがプリント基板に取付けられる。第１のスペーサは、第１の半導体チップ上に形成されるかまたは第１の半導体チップに取付けられる。ついで、第１の半導体チップ上に設置されたボンディングパッドが、プリント基板上に設置された対応するボンディングパッドにワイヤボンディングされる。第１の半導体チップよりも小さな第２の半導体チップが第１のスペーサに接着され、第２のスペーサが第２の半導体チップ上に形成されるかまたは第２の半導体チップに取付けられる。第２の半導体チップ上に設置されたボンディングパッドが、プリント基板上に設置された対応するボンディングパッドにワイヤボンディングされる。第１および第２の半導体チップよりも小さな第３の半導体チップが、第２のスペーサに接着される。第３の半導体チップ上に設置されたボンディングパッドが、支持基板上に設置された対応するボンディングパッドにワイヤボンディングされる。マルチチップモジュールは、半導体チップに交互配置されるさらなるスペーサを含んでもよい。
この種のパッケージは、多数の処理ステップおよびスペーサなどパッケージ要素のコストのため、製造するのが高価である。さらに、追加の半導体チップおよびスペーサが含まれるので、マルチチップモジュールの高さが増し、このことによってマルチチップモジュールのアスペクト比、すなわちマルチチップモジュールの長さに対する高さの比率が増大する。高アスペクト比を有するマルチチップモジュールによって、マルチチップモジュールが中に組み込まれているプリント基板の設計の複雑さが増大する。
したがって、低アスペクト比のマルチチップモジュール、および、低アスペクト比のマルチチップモジュールを製造するための方法を有することが、有利となるであろう。この方法および構造が、コスト効率が高くなり、種々のマルチチップモジュールプロセスと集積化するのに適することは、さらなる利点となるであろう。
発明の概要
マルチチップモジュール、およびマルチチップモジュールを製造するための方法を提供することによって、本発明は前述の必要性を満たす。一実施形態によると、本発明は、第１および第２の主要表面を有する支持基板を設けるステップを含む、マルチチップモジュールを製造するための方法を含み、ここでは、この支持基板が、チップ受け領域と、第１
の主要表面上に配置される複数のボンディングパッドとを有する。複数のボンディングパッドを有する最後から２番目の半導体チップは、チップ受け領域と結合される。最後から２番目の半導体チップ上の複数のボンディングパッドのうちの少なくとも１つのボンディングパッドは、第１の主要表面上の複数のボンディングパッドうちの第１のボンディングパッドと結合される。スペーサが、第１の半導体チップのある部分と結合される。最後から２番目の半導体チップの複数のボンディングパッドのうちの少なくとも１つのボンディングパッドを、第１の主要表面上の複数のボンディングパッドのうちの少なくとも１つのボンディングパッドと結合した後に、最後の半導体チップがスペーサと結合される。最後の半導体チップは最後から２番目の半導体チップよりも大きく、複数のボンディングパッドを有する。最後の半導体チップのうちの少なくとも１つのボンディングパッドが、第１の主要表面上の複数のボンディングパッドのうちの第２のボンディングパッドと結合される。
別の実施形態によると、本発明は、第１および第２の主要表面を有する支持基板を設けるステップを含む、マルチチップモジュールを製造するための方法を含み、ここでは、この支持基板がチップ受け領域および複数のボンディングパッドを有する。複数のボンディングパッドを有する第１の半導体チップが、チップ受け領域と結合される。複数のボンディングパッドを有する第２の半導体チップが、第１の半導体チップと結合される。第１の半導体チップ上の複数のボンディングパッドのうちの第１のボンディングパッドが、支持基板上の複数のボンディングパッドのうちの第１のボンディングパッドと結合される。第２の半導体チップ上の複数のボンディングパッドのうちの第１のボンディングパッドが、支持基板上の複数のボンディングパッドのうちの第２のボンディングパッドと結合される。複数のボンディングパッドを有する第３の半導体チップが、第２の半導体チップと結合され、ここでは、第３の半導体チップは第２の半導体チップよりも大きい。第３の半導体チップ上の複数のボンディングパッドのうちの第１のボンディングパッドが、支持基板上の複数のボンディングパッドのうちの第３のボンディングパッドと結合される。
さらに別の実施形態によると、本発明は、チップ受け領域および複数のボンディングパッドを有する支持基板を備えるマルチチップモジュールを含む。第１の寸法および複数のボンディングパッドを有する第１の半導体チップが、チップ受け領域にマウントされる。第２の寸法および複数のボンディングパッドを有する最後から２番目の半導体チップが、第１の半導体チップと結合され、ここでは、第２の寸法は、第１の寸法よりも小さい。スペーサが、第１の半導体チップと結合される。複数のボンディングパッドおよび第３の寸法を有する最後の半導体チップが、スペーサと結合され、ここでは、第３の寸法は第２の寸法よりも大きい。
本発明は、添付の図面と共に以下の詳細な説明を読むことによってより十分に理解されるであろう。図面において、同じ参照番号は同じ要素を表している。
詳細な説明
一般に、本発明は、マルチチップモジュールおよびマルチチップモジュールを製造するための方法を提供し、ここでは、マルチチップモジュールの半導体チップが垂直に積み重ねられる。好ましくは、マルチチップモジュールの下部の半導体チップが、スペーサのない構成で互いに接着される、すなわち、下位の半導体チップを垂直に分離するのにスペーサが使用されない。一実施形態によると、スペーサが、２つの最も高い半導体チップを分離する。換言すれば、スペーサが、１つ前（ｓｅｃｏｎｄ−ｔｏ−ｌａｓｔ）の半導体チップと最後の半導体チップとの間に配置される。この１つ前の半導体チップは最後から２番目（ｐｅｎｕｌｔｉｍａｔｅ）の半導体チップと呼ばれ、最後または最も高い半導体チップは、最後（ｕｌｔｉｍａｔｅ）の半導体チップと呼ばれる。
図１は、本発明の一実施形態による、製造の中間段階でのマルチチップモジュール１０のある部分の側断面図である。図１に示されているのは、上面および底面１４および１６をそれぞれ有するボールグリッドアレー（ＢＧＡ）支持構造体１２である。ＢＧＡ支持基板１２は、エポキシ樹脂、ポリイミド樹脂、トリアジン樹脂またはフェノール樹脂などの樹脂から形成される。好ましくは、ＢＧＡ支持基板１２の樹脂材料は、ビスマレイミドトリアジン（ＢＴ）樹脂である。支持基板１２の他の適した材料は、エポキシ−ガラス複合材料、ＦＲ−４、セラミックなどを含む。基板１２はＢＧＡ基板であることに限定されず、ピングリッドアレイ（ＰＧＡ）基板、セラミック基板、プリント回路基板などであってもよいことを理解されたい。ボンディングパッド１８Ａおよび１８Ｂ、ボンディングパッド１９Ａおよび１９Ｂ、ならびにボンディングパッド２０Ａおよび２０Ｂが、上面１４に形成される。複数のボンディングパッド２２が底面１６に形成される。ボンディングパッド１８Ａ、１８Ｂ、１９Ａ、１９Ｂ、２０Ａ、および２０Ｂが、ＢＧＡ支持基板１２を通って延びる電気相互接続部２４、２６、２８、３０、３２、および３４のそれぞれを介して、ボンディングパッド２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ、および２２Ｆにそれぞれ底面１６で電気的に接続される。明確にするために、図１には、ＢＧＡ支持基板１２を通って延びる６つの相互接続部のみが示されている。しかし、支持基板１２など支持基板の上面にあるボンディングパッドのすべて、またはほとんどすべてが、支持基板の底面にあるボンディングパッドと結合されることを理解されたい。ボンディングパッド１８Ａおよび１８Ｂは、上面１４に形成される複数のボンディングパッド１８のうちの２つであることを、さらに理解されたい。同様に、ボンディングパッド１９Ａおよび１９Ｂは、上面１４に形成される複数のボンディングパッド１９のうちの２つであり、かつ、ボンディングパッド２０Ａおよび２０Ｂは、上面１４に形成される複数のボンディングパッド２０のうちの２つである。（複数のボンディングパッド１８、１９および２０は、図３を参照しつつさらに説明され考察されている。）
さらに図１を参照する。ダイ接着材料３６が半導体チップ受け領域３８に分配され、半導体チップまたはダイ４０がダイ接着材料３６の中に配置される。半導体チップ４０は、底面４２および上面４４を有する。半導体チップ４０の底面４２は、ダイ接着材料３６の中に配置される。ボンディングパッド４６Ａおよび４６Ｂは、上面４４に半導体チップ４０の両側に隣接して配置される。ボンディングパッド４６Ａおよび４６Ｂだけが示されているが、ボンディングパッド４６Ａおよび４６Ｂは、複数のボンディングパッド４６の一部であり、この複数のボンディングパッドは図３を参照しつつさらに示されて記載されていることを理解されたい。ボンディングパッド４６の位置は、両側に隣接していると限られず、半導体チップ４０の全側部、または、半導体チップ４０の全側部よりも少なく隣接可能であることをさらに理解されたい。さらに、ボンディングパッド４６の数は、本発明を限定するものではない。基板１２、半導体チップ４０、およびダイ接着材料３６の組み合わせが硬化炉に配置され、ダイ接着材料３６が硬化する。一例として、約５分から約６０分にわたる時間、摂氏約１００度（℃）から約１７５℃にわたる温度まで加熱することによって、ダイ接着材料３６が硬化する。適するダイ接着材料には、銀充填エポキシ、シリカ充填エポキシ混合物、有機物質が充填されたエポキシフィルムなどが含まれる。
ダイ接着材料３６を硬化させた後、ダイ接着材料４８が上面４４の中央部分に配置され、上面および底面５４および５２をそれぞれ有する半導体チップまたはダイ５０が、ダイ接着材料４８に配置される。より詳細には、半導体チップ５０の底面５２が、ダイ接着材料４８の中に配置される。ボンディングパッド５６Ａおよび５６Ｂが、上面５４に半導体チップ５０の両側に隣接して配置される。ボンディングパッド５６Ａおよび５６Ｂしか示されていないが、ボンディングパッド５６Ａおよび５６Ｂは、複数のボンディングパッド５６の一部であり、この複数のボンディングパッドが、図３を参照しつつさらに示され説明されることを理解されたい。半導体チップ４０のように、ボンディングパッド５６の位置は、半導体チップ５０の両側に隣接していると限られず、半導体チップ５０の全側部、
または、半導体チップ５０の全側部よりも少なく隣接していることができる。また、ボンディングパッド５６の数は、本発明を限定するものではない。基板１２、半導体チップ４０、ダイ接着材料３６、半導体チップ５０、およびダイ接着材料４８の組み合わせが、硬化炉に配置され、ダイ接着材料４８が硬化する。一例として、約５分から約６０分にわたる時間、摂氏約１００度（℃）から約１７５℃にわたる温度まで加熱することによって、ダイ接着材料４８が硬化する。適するダイ接着材料には、銀充填エポキシ、シリカ充填エポキシ混合物、有機物質が充填されたエポキシフィルムなどが含まれる。
ダイ接着材料４８を硬化させた後、ダイ接着材料５８が上面５４の中央部分に配置され、上面および底面６４および６２をそれぞれ有するスペーサ６０が、ダイ接着材料５８に配置される。スペーサ６０は、誘電材料または例えばシリコンなどの半導体材料であってもよい。約５分から約６０分にわたる時間、摂氏約１００度（℃）から約１７５℃にわたる温度までダイ接着材料５８を加熱することによって、ダイ接着材料５８が硬化する。適したダイ接着材料には、銀充填エポキシ、シリカ充填エポキシ混合物、有機物質が充填されたエポキシフィルムなどが含まれる。
次に図２を参照する。たとえばワイヤボンディング処理を使用して、半導体チップ４０上のボンディングパッド４６が、ＢＧＡ基板１２上の対応するボンディングパッド１８に電気的に接続されている。図２に示されているのは、相互接続ワイヤ６６Ａによってボンディングパッド１８Ａと結合されるボンディングパッド４６Ａ、および、相互接続ワイヤ６６Ｂによってボンディングパッド１８Ｂと結合されるボンディングパッド４６Ｂである。同様に、たとえばワイヤボンディング処理を使用して、半導体チップ５０上のボンディングパッド５６が、ＢＧＡ基板１２上の対応するボンディングパッド１９に電気的に接続されている。より詳細には、ボンディングパッド５６Ａが、相互接続ワイヤ６８Ａによってボンディングパッド１９Ａと結合され、ボンディングパッド５６Ｂが、相互接続ワイヤ６８Ｂによってボンディングパッド１９Ｂと結合されている。図２において４つの相互接続ワイヤしか示されていないが、複数の相互接続部６６および６８は一般的に２つ以上の相互接続ワイヤを備えることを理解されたい。（複数の相互接続ワイヤ６６および６８が、図３を参照しつつさらに示され考察されている。）ワイヤボンディングの順序は本発明を限定するものではないことを理解されたい。たとえば、半導体チップ５０が半導体チップ４０に取付けられたあとではなくむしろ、半導体チップ５０がダイ接着材料５８によって半導体チップ４０と結合される前に、半導体チップ４０上のボンディングパッド４６が、ＢＧＡ基板１２上の対応するボンディングパッド１８に電気的に接続されることが可能である。
次に図３を参照する。マルチチップモジュール１０の上面図が示されており、ここでは、この上面図は図２に示された製造段階と同じ製造段階を示すものである。換言すれば、図２は、図３の切断線２−２に沿った側断面図である。図３は、複数のボンディングパッド１８、複数のボンディングパッド１９、複数のボンディングパッド２０、複数のボンディングパッド４６、複数のボンディングパッド５６、複数のワイヤ相互接続部６６、複数のワイヤ相互接続部６８、ならびに、図２に示される個々のボンディングパッド１８Ａ、１８Ｂ、１９Ａ、１９Ｂ、２０Ａ、および２０Ｂと、個々の相互接続部５６Ａおよび５６Ｂとをさらに示している。さらに、図３は、スペーサ６０およびダイ接着材料３６を示している。半導体チップ４０および５０ならびにスペーサ６０が長方形の形状を有するように示されているが、これらの形状は、本発明を限定するものではない。たとえば、半導体チップ４０および５０ならびにスペーサ６０は、正方形の形状、丸い形状、三角形の形状、五角形の形状、他の多角形の形状などを有することができる。
半導体チップ４０および５０は、矢印４１および５１で示される寸法を有する。本発明の一実施形態によると、寸法４１および５１は、ボンディングパッド４６および５６がそ
れぞれ隣接する半導体チップ４０および５０の側部の長さである。寸法５１は、寸法４１よりも小さい。
次に図４を参照する。製造がさらに進んだマルチチップモジュール１０の側断面図が示されている。ダイ接着材料７８がスペーサ６０の上面６４の中心部分に配置され、底面８２および上面８４を有する半導体チップまたはダイ８０がダイ接着材料７８に配置される。より詳細には、半導体チップ８０の底面８２が、ダイ接着材料７８に配置される。複数のボンディングパッド８６Ａおよび８６Ｂが、上面８４に半導体チップ８０の両側に隣接して配置される。ボンディングパッド８６Ａおよび８６Ｂしか示されていないが、ボンディングパッド８６Ａおよび８６Ｂは、複数のボンディングパッド８６の一部であり、この複数のボンディングパッド８６は、図５を参照しつつさらに示され説明されていることを理解されたい。半導体チップ４０および５０のように、ボンディングパッド８６の位置は、半導体チップ８０の両側に隣接していると限られず、半導体チップ８０の各側部、または、半導体チップ８０の全側部よりも少なく隣接していることができる。また、ボンディングパッド８６の数は、本発明を限定するものではない。基板１２、ダイ接着材料３６、半導体チップ４０、ダイ接着材料４８、半導体チップ５０、ダイ接着材料５８、スペーサ６０、ダイ接着材料７８、および半導体チップ８０の組み合わせが硬化炉に配置され、ダイ接着材料７８が硬化する。一例として、約５分から約６０分にわたる時間、約１００℃から約１７５℃にわたる温度まで加熱することによって、ダイ接着材料７８が硬化する。適するダイ接着材料には、銀充填エポキシ、シリカ充填エポキシ混合物、有機物質が充填されたエポキシフィルムなどが含まれる。
簡単に図５を参照する。矢印８１で表示される寸法を有する半導体チップ８０が示されている。本発明の一実施形態によると、寸法８１は、ボンディングパッド８６に隣接する半導体チップ８０の側部の長さである。寸法８１は寸法５１より大きく、寸法８１は寸法４１より大きく、または寸法４１より小さくてもよい。寸法４１、５１および８１を画成する側部は、本発明を限定するものではないことを理解されたい。
再び図４を参照する。半導体チップ８０は半導体構成品１０での最後であるかまたは最も高い半導体チップなので、半導体チップ８０は、最後の半導体チップと呼ばれる。半導体チップ８０が上にマウントされている半導体チップ５０は、最後の半導体チップの次にあり、半導体チップ５０は最後から２番目の半導体チップと呼ばれる。３つの半導体チップが示され説明されているが、半導体チップの数は、本発明を限定するものではない。半導体基板１２の上に積み重ねられる半導体チップは、４つ以上あってもよい。半導体基板１２上に積み重ねられる半導体チップが４つ以上ある場合、最後であるか最も高いチップは最後の半導体チップと呼ばれ、最後の半導体チップのすぐ下にある半導体チップ、すなわち１つ前の半導体チップは、最後から２番目の半導体チップと呼ばれる。
さらに図４を参照する。たとえばワイヤボンディング処理を使用して、半導体チップ８０上のボンディングパッド８６が、ＢＧＡ基板１２上の対応するボンディングパッド２０に電気的に接続されている。図４に示されているのは、相互接続ワイヤ８８Ａによってボンディングパッド２０Ａと結合されるボンディングパッド８６Ａ、および、相互接続ワイヤ８８Ｂによってボンディングパッド２０Ｂと結合されるボンディングパッド８６Ｂである。図４には２つの相互接続ワイヤしか示されていないが、複数の相互接続部８８は一般的に、３つ以上の相互接続ワイヤを備えることを理解されたい。（複数の相互接続ワイヤ８８が、図５を参照しつつさらに示され考察されている。）
再び図５を参照する。マルチチップモジュール１０の上面図が示されており、ここでは、この上面図は図４に示された製造段階と同じ製造段階を示すものである。換言すれば、図４は、図５の切断線４−４に沿った側断面図である。図５は、複数のボンディングパッド８６、複数のボンディングパッド２０、および複数のワイヤ相互接続部８８、ならびに
、個々のボンディングパッド２０Ａおよび２０Ｂと個々の相互接続部８８Ａおよび８８Ｂとをさらに示している。半導体チップ８０が長方形の形状を有するように示されているが、このことは、本発明を限定するものではない。たとえば、半導体チップ８０は、長方形の形状、丸い形状、三角形の形状、多角形の形状などを有することができる。半導体チップ４０および５０ならびにスペーサ６０が図５では破線で示されていることに注意されたい。
次に図６を参照する。保護被覆９０は、半導体チップ８０と、相互接続ワイヤ８８Ａおよび８８Ｂと、ＢＧＡ支持基板１２とをおおって形成されている。図６で示されている保護被覆９０は、半導体チップ４０、５０、および８０と、半導体基板１２の一部とをおおって形成されている。一例として、保護被覆９０は、モールドコンパウンドである。保護被覆のタイプは、モールドコンパウンドであることに限られず、たとえば、蓋または他の適した保護材料であってもよいことを理解されたい。
はんだボール９５は、ボンディングパッド２２と結合される。
図７は、本発明の別の実施形態によるマルチチップモジュール１００の側断面図である。図７に示されているのは、上に半導体チップ４０および５０が積み重ねられた支持基板１２である。取付け半導体チップ４０の支持基板１２への取付け、および、半導体チップ５０の半導体チップ４０への取付けが、図１を参照しつつ説明されている。ダイ接着材料４８を硬化させた後、ダイ接着材料１０１が上面５４の中央部分に配置され、上面および底面１０６および１０８をそれぞれ有する半導体チップまたはダイ１０２が、ダイ接着材料１０２に配置される。より詳細には、半導体チップ１０２の底面１０８は、ダイ接着材料１０１に配置される。ボンディングパッド１１０Ａおよび１１０Ｂは、上面１０６に半導体チップ１０２の両側に隣接して配置される。ボンディングパッド１１０Ａおよび１１０Ｂしか示されていないが、ボンディングパッド１１０Ａおよび１１０Ｂは、複数のボンディングパッド１１０の一部であることを理解されたい。半導体チップ４０および５０のように、ボンディングパッド１１０の位置は、半導体チップ１０２の両側に隣接していると限られず、半導体チップ１０２の各側部、または、半導体チップ１０２の全側部よりも少なく隣接していることができる。また、ボンディングパッド１１０の数は、本発明を限定するものではない。基板１２、半導体チップ４０、ダイ接着材料３６、半導体チップ５０、ダイ接着材料１０１、および半導体チップ１０２の組み合わせが、硬化炉に配置され、ダイ接着材料１０１が硬化する。適したダイ接着材料および硬化プロセスは、図１を参照しつつ説明されてきた。
ダイ接着材料１０１を硬化させたあと、ボンディングパッド１１０Ａが、相互接続ワイヤ１１１Ａによってボンディングパッド２０Ａと結合され、ボンディングパッド１１０Ｂが、相互接続ワイヤ１１１Ｂによってボンディングパッド２０Ｂと結合される。図７において２つの相互接続ワイヤ１１１Ａおよび１１１Ｂしか示されていないが、一般的に、半導体チップ１０２上に配置された３つ以上のボンディングパッド１１０、および、このボンディングパッド１１０を支持構造体１２上のボンディングパッドに結合する３つ以上の相互接続ワイヤがあることを理解されたい。複数の相互接続ワイヤは、参照番号１１１で特定されている。したがって、支持基板１２上の対応するボンディングパッド２０に半導体チップ１０２上のボンディングパッド１１０を結合する相互接続ワイヤが、３つ以上ある。
ワイヤボンディングした後、ダイ接着材料１１２が上面１０６の中央部分に配置され、上面および底面１１６および１１８をそれぞれ有するスペーサ１１４が、ダイ接着材料１１２に配置される。スペーサ１１４は、誘電材料または例えばシリコンなどの半導体材料であってもよい。適したダイ接着材料および硬化プロセスは、図１を参照しつつ説明されてきた。
ダイ接着材料１２０がスペーサ１１４の上面１１６の中央部分に配置され、底面１２８および上面１３０を有する半導体チップまたはダイ１２６が、ダイ接着材料１２０に配置される。より詳細には、半導体チップ１２６の底面１２８が、ダイ接着材料１２０の中に配置される。複数のボンディングパッド１３２は、上面１３０に半導体チップ１２６の両側に隣接して配置される。半導体チップ４０、５０、および１０２のように、ボンディングパッド１３２の位置は、半導体チップ１２６の両側に隣接していると限られず、半導体チップ１２６の各側部、または、半導体チップ１２６の全側部よりも少なく隣接可能である。また、ボンディングパッド１３２の数は、本発明を限定するものではない。ボンディングパッド１３２Ａおよび１３２Ｂしか示されていないが、ボンディングパッド１３２Ａおよび１３２Ｂは、複数のボンディングパッド１３２の一部であることを理解されたい。基板１２、ダイ接着材料３６、半導体チップ４０、ダイ接着材料４８、半導体チップ５０、ダイ接着材料１０１、半導体チップ１０２、ダイ接着材料１１２、スペーサ１１４、ダイ接着材料１２０、および半導体チップ１２６の組み合わせが硬化炉に配置され、ダイ接着材料１２０が硬化する。適したダイ接着材料および硬化プロセスは、図１を参照しつつ説明されてきた。
ダイ接着材料１２０を硬化させた後、ボンディングパッド１３２Ａは、相互接続ワイヤ１３３Ａによってボンディングパッド２１Ａと結合され、ボンディングパッド１３２Ｂは、相互接続ワイヤ１３３Ｂによってボンディングパッド２１Ｂと結合される。図７において２つの相互接続ワイヤ１３３Ａおよび１３３Ｂしか示されていないが、相互接続ワイヤ１３３Ａおよび１３３Ｂは複数の相互接続部１３３の一部であることを理解されたい。一般的に、半導体チップ１２６上に配置されるボンディングパッド１３２は３つ以上あり、基板１２上に配置されるボンディングパッド２１は３つ以上ある。したがって、半導体チップ１２６上のボンディングパッド１３２を支持基板１２上の対応するボンディングパッド２１と結合する相互接続ワイヤ１３３は、３つ以上ある。
半導体チップ１２６は、半導体チップ１０２の寸法よりも大きな寸法を有する。本発明の一実施形態によると、この寸法は、ボンディングパッド１３２に隣接する半導体チップ１２６の側部の長さである。この寸法は、半導体チップ１０２の対応する寸法よりも大きい。この寸法は、寸法４１より大きく、または図３を参照しつつ説明されるように寸法４１より小さくてもよい。寸法を画成する側部は、本発明を限定するものではないことを理解されたい。
半導体チップ１２６は、半導体構成品１００での最後であるかまたは最も高い半導体チップなので、半導体チップ１２６は最後の半導体チップと呼ばれる。半導体チップ１２６が上にマウントされている半導体チップ１０２は、最後の半導体チップの次にあり、半導体チップ１０２は最後から２番目の半導体チップと呼ばれる。半導体チップ５０は中間半導体チップと呼ばれる。
保護被覆９０が、半導体チップ１２６と、相互接続ワイヤ１３３Ａおよび１３３Ｂと、ＢＧＡ支持基板１２とをおおって形成されている。図７で示されている保護被覆９０は、半導体チップ４０、５０、および１０２と、半導体基板１２の一部とをおおって形成されている。一例として、保護被覆９０は、モールドコンパウンドである。保護被覆のタイプは、モールドコンパウンドであることに限られず、たとえば、蓋または他の適した保護材料であってもよいことを理解されたい。
はんだボール９５は、ボンディングパッド２２と結合される。
ここまで、垂直に積み重ねられた半導体チップを有するマルチチップモジュール、およびこのマルチチップモジュールを製造するための方法が提供されてきたことを理解された
い。本発明によるマルチチップモジュールの利点は、本発明によるマルチチップモジュールによって、半導体チップ間のスペーサの数が減少し、それによって、製工材料のコストおよび処理ステップの数を低減することである。それぞれ連続した半導体チップが、最後の半導体チップを除いて、下にある半導体チップよりも小さいので、半導体チップの下からしぼり出し、半導体チップ上のボンディングパッドをおおうダイ接着材料と関連した問題が排除される。その上、ダイ接着剤材料よりもむしろ接着フィルムが使用される場合、半導体チップの寸法を減少させることによって、チップオフセット、すなわち、１つの半導体チップの別の半導体チップへの所望の位置決めと実際の位置との差と関連した問題が排除される。さらに、この方法は、コストおよび時間の効率的な方法でマルチチップモジュールのプロセスフローに容易に集積可能である。
いくつかの好ましい実施形態および方法が本願明細書に開示されてきたが、このような実施形態および方法の変形および改変が本発明の精神と範囲から逸脱することなくなされてもよいことは、前述の開示から当業者にとって明らかであろう。たとえば、半導体チップは、互いに、ならびに支持基板に、ワイヤボンディングされてもよい。あるいは、半導体チップをスペーサおよび互いに結合するために、ダイ接着材料ではなく接着剤が使用されてもよい。接着剤を使用する利点は、接着剤は硬化する必要がないことである。本発明は、添付の請求の範囲によって必要とされる範囲、および準拠法の原則および原理だけに限られるべきであることが意図される。
本発明の一実施形態による、製造の中間段階でのマルチチップモジュールの側断面図である。 製造の後段階であり図３の切断線２−２に沿った、図１のマルチチップモジュールの側断面図である。 図２のマルチチップモジュールの上面図である。 製造の後段階であり図５の切断線４−４に沿った、図２のマルチチップモジュールの側断面図である． 図４のマルチチップモジュールの上面図である。 製造の後段階での図４のマルチチップモジュールの側断面図である。 本発明の別の実施形態によるマルチチップモジュールの側断面図である。

Claims (10)

  1. 第１（１４）および第２（１６）の主要表面を有する支持基板（１２）を設けるステップであって、前記支持基板（１２）が、チップ受け領域（３８）と、前記第１の主要表面（１４）上に配置される複数のボンディングパッド（１８，１９，２０，２１）とを有するステップと、
    最後から２番目の半導体チップ（５０）を前記チップ受け領域（３８）と結合するステップであって、前記最後から２番目の半導体チップ（５０）が、複数のボンディングパッド（５６）を有するステップと、
    前記最後から２番目の半導体チップ（５０）上の前記複数のボンディングパッド（５６）のうちの少なくとも１つのボンディングパッド（５６Ａ，５６Ｂ）を、前記第１の主要表面（１４）上の前記複数のボンディングパッド（１９）のうちの第１のボンディングパッド（１９Ａ，１９Ｂ）と結合するステップと、
    スペーサ（６０）を前記最後から２番目の半導体チップ（５０）のある部分と結合するステップと、
    前記最後から２番目の半導体チップ（５０）の前記複数のボンディングパッド（５６）のうちの少なくとも１つのボンディングパッド（５６Ａ，５６Ｂ）を前記第１の主要表面（１４）上の前記複数のボンディングパッド（１９）のうちの前記少なくとも１つのボンディングパッド（１９Ａ，１９Ｂ）と結合した後に、最後の半導体チップ（８０）を前記スペーサ（６０）と結合するステップであって、前記最後の半導体チップ（８０）が、前記最後から２番目の半導体チップ（５０）よりも大きく、複数のボンディングパッド（８６）を有するステップと、
    前記最後の半導体チップ（８０）のうちの少なくとも１つのボンディングパッド（８６Ａ，８６Ｂ）を、前記第１の主要表面（１４）上の前記複数のボンディングパッド（２０）のうちの第２のボンディングパッド（２０Ａ，２０Ｂ）と結合するステップと、
    を備える、マルチチップモジュール（１０）を製造するための方法。
  2. 前記最後から２番目の半導体チップ（５０）上の前記複数のボンディングパッド（５６）のうちの少なくとも１つのボンディングパッド（５６Ａ，５６Ｂ）を前記第１の主要表面（１４）上の前記複数のボンディングパッド（１９）うちの前記第１のボンディングパッド（１９Ａ，１９Ｂ）と結合するステップが、前記最後から２番目の半導体チップ（５０）上の第１のボンディングパッド（５６Ａ，５６Ｂ）を前記第１の主要表面（１４）上の前記第１のボンディングパッド（１９Ａ，１９Ｂ）と結合するステップを備える、請求項１に記載の方法。
  3. 前記最後から２番目の半導体チップ（５０）上の前記第１のボンディングパッド（５６Ａ，５６Ｂ）を前記第１の主要表面（１４）上の前記第１のボンディングパッド（１９Ａ，１９Ｂ）と結合するステップが、前記最後から２番目の半導体チップ（５０）上の前記第１のボンディングパッド（５６Ａ，５６Ｂ）を前記第１の主要表面（１４）上の前記第１のボンディングパッド（１９Ａ，１９Ｂ）とワイヤボンディングするステップを含む、請求項２に記載の方法。
  4. 前記最後の半導体チップ（８０）のうちの少なくとも１つのボンディングパッド（８６Ａ，８６Ｂ）を前記第１の主要表面（１４）上の前記複数のボンディングパッド（１８，１９，２０，２１）のうちの前記第２のボンディングパッド（２０Ａ，２０Ｂ）と結合するステップが、前記最後の半導体チップ（８０）上の第１のボンディングパッド（８６Ａ，８６Ｂ）を前記第１の主要表面（１４）上の前記第２のボンディングパッド（２０Ａ，２０Ｂ）と結合するステップを備える、請求項２に記載の方法。
  5. 前記最後の半導体チップ（８０）上の前記第１のボンディングパッド（８６Ａ，８６Ｂ
    ）を前記第１の主要表面（１４）上の前記第２のボンディングパッド（２０Ａ，２０Ｂ）と結合するステップが、前記最後の半導体チップ（８０）上の前記第１のボンディングパッド（８６Ａ，８６Ｂ）を前記第１の主要表面（１４）上の前記第２のボンディングパッド（２０Ａ，２０Ｂ）とワイヤボンディングするステップを含む、請求項４に記載の方法。
  6. 第１（１４）および第２（１６）の主要表面を有する支持基板（１２）を設けるステップであって、前記支持基板（１２）がチップ受け領域（３８）および複数のボンディングパッド（１８，１９，２０，２１）を有するステップと、
    第１の半導体チップ（４０）を前記チップ受け領域（３８）と結合するステップであって、前記第１の半導体チップ（４０）が複数のボンディングパッド（４６）を有するステップと、
    第２の半導体チップ（５０）を前記第１の半導体チップ（４０）と結合するステップであって、前記第２の半導体チップ（５０）が複数のボンディングパッド（５６）を有するステップと、
    前記第１の半導体チップ（４０）上の前記複数のボンディングパッド（４６）のうちの第１のボンディングパッド（４６Ａ，４６Ｂ）を、前記支持基板（１２）上の前記複数のボンディングパッド（１８，１９，２０，２１）のうちの第１のボンディングパッド（１８Ａ，１８Ｂ）と結合するステップと、
    前記第２の半導体チップ（５０）上の前記複数のボンディングパッド（５６）のうちの第１のボンディングパッド（５６Ａ，５６Ｂ）を、前記支持基板（１２）上の前記複数のボンディングパッド（１８，１９，２０，２１）のうちの第２のボンディングパッド（１９Ａ，１９Ｂ）と結合するステップと、
    複数のボンディングパッド（８６）を有する第３の半導体チップ（８０）を前記第２の半導体チップ（５０）と結合するステップであって、前記第３の半導体チップ（８０）が前記第２の半導体チップ（５０）よりも大きいステップと、
    前記第３の半導体チップ（８０）上の前記複数のボンディングパッド（８６）のうちの第１のボンディングパッド（８６Ａ，８６Ｂ）を、前記支持基板（１２）上の前記複数のボンディングパッド（１８，１９，２０，２１）のうちの第３のボンディングパッド（２０Ａ，２０Ｂ）と結合するステップと、
    を備える、マルチチップモジュール（１０）を製造するための方法。
  7. 前記第１の半導体チップ（４０）が前記第２の半導体チップ（５０）よりも大きく、かつ、前記第２の半導体チップ（５０）を前記第１の半導体チップ（４０）と結合する前に、前記第１の半導体チップ（４０）上の前記複数のボンディングパッド（４６）のうちの前記第１のボンディングパッド（４６Ａ，４６Ｂ）を、前記支持基板（１２）上の前記複数のボンディングパッド（１８，１９，２０，２１）のうちの前記第１のボンディングパッド（１８Ａ，１８Ｂ）と結合するステップをさらに含む、請求項６に記載の方法。
  8. 前記第１の半導体チップ（４０）が前記第２の半導体チップ（５０）よりも大きく、かつ、前記第２の半導体チップ（５０）を前記第１の半導体チップ（４０）と結合した後で、前記第１の半導体チップ（４０）上の前記複数のボンディングパッド（４６）のうちの前記第１のボンディングパッド（４６Ａ，４６Ｂ）を、前記支持基板（１２）上の前記複数のボンディングパッド（１８，１９，２０，２１）のうちの前記第１のボンディングパッド（１８Ａ，１８Ｂ）と結合するステップをさらに含む、請求項６に記載の方法。
  9. 前記第３の半導体チップ（８０）を前記第２の半導体チップ（５０）と結合するステップが、前記第２の半導体チップ（５０）上にスペーサ（６０）を形成するステップと、前記第３の半導体チップ（８０）を前記スペーサ（６０）と嵌合するステップとを含む、請求項６に記載の方法。
  10. チップ受け領域（３８）および複数のボンディングパッド（１８，１９，２０，２１）を有する支持基板（１２）と、
    複数のボンディングパッド（４６）を有する第１の半導体チップ（４０）であって、前記第１の半導体チップ（４０）は前記チップ受け領域（３８）にマウントされ、第１の寸法（４１）を有する、第１の半導体チップ（４０）と、
    前記第１の半導体チップ（４０）と結合される最後から２番目の半導体チップ（５０）であって、前記最後から２番目の半導体チップ（５０）は複数のボンディングパッド（５６）および第２の寸法（５１）を有し、前記第２の寸法（５１）は前記第１の寸法（４１）よりも小さい、最後から２番目の半導体チップ（５０）と、
    前記最後から２番目の半導体チップ（５０）と結合されるスペーサ（６０）と、
    前記スペーサ（６０）と結合される最後の半導体チップ（８０）であって、前記最後の半導体チップ（８０）は複数のボンディングパッド（８６）および第３の寸法（８１）を有し、前記第３の寸法（８１）は前記第２の寸法（５１）よりも大きい、最後の半導体チップ（８０）と、
    を備える、マルチチップモジュール（１０）。
JP2008508850A 2005-04-27 2006-03-24 マルチチップモジュールおよび製造方法 Pending JP2008539588A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/116,571 US7163839B2 (en) 2005-04-27 2005-04-27 Multi-chip module and method of manufacture
PCT/US2006/010547 WO2006115649A2 (en) 2005-04-27 2006-03-24 Multi-chip module and method of manufacture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011013674A Division JP2011082586A (ja) 2005-04-27 2011-01-26 マルチチップモジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2008539588A true JP2008539588A (ja) 2008-11-13

Family

ID=36595509

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008508850A Pending JP2008539588A (ja) 2005-04-27 2006-03-24 マルチチップモジュールおよび製造方法
JP2011013674A Pending JP2011082586A (ja) 2005-04-27 2011-01-26 マルチチップモジュールの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011013674A Pending JP2011082586A (ja) 2005-04-27 2011-01-26 マルチチップモジュールの製造方法

Country Status (7)

Country Link
US (1) US7163839B2 (ja)
EP (1) EP1878048A2 (ja)
JP (2) JP2008539588A (ja)
KR (1) KR101000111B1 (ja)
CN (1) CN101160656A (ja)
TW (1) TW200644218A (ja)
WO (1) WO2006115649A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061673A1 (en) * 2004-12-09 2006-06-15 Infineon Technologies Ag Semiconductor package having at least two semiconductor chips and method of assembling the semiconductor package
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP5559452B2 (ja) 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4489094B2 (ja) * 2007-04-27 2010-06-23 株式会社東芝 半導体パッケージ
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
US20090051043A1 (en) * 2007-08-21 2009-02-26 Spansion Llc Die stacking in multi-die stacks using die support mechanisms
TWI415201B (zh) * 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US9914273B2 (en) 2011-03-18 2018-03-13 Johnson & Johnson Vision Care, Inc. Method for using a stacked integrated component media insert in an ophthalmic device
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US9412722B1 (en) * 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
KR101625355B1 (ko) * 2016-02-16 2016-06-07 노현일 탈착이 간편한 고무장갑
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2002261233A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2004319892A (ja) * 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP2005150478A (ja) * 2003-11-17 2005-06-09 Renesas Technology Corp マルチチップモジュール
JP2005228930A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6337225B1 (en) * 2000-03-30 2002-01-08 Advanced Micro Devices, Inc. Method of making stacked die assemblies and modules
US6680212B2 (en) * 2000-12-22 2004-01-20 Lucent Technologies Inc Method of testing and constructing monolithic multi-chip modules
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP3842241B2 (ja) * 2003-05-12 2006-11-08 松下電器産業株式会社 半導体装置
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2002261233A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2004319892A (ja) * 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP2005150478A (ja) * 2003-11-17 2005-06-09 Renesas Technology Corp マルチチップモジュール
JP2005228930A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060246704A1 (en) 2006-11-02
TW200644218A (en) 2006-12-16
WO2006115649A3 (en) 2007-06-28
JP2011082586A (ja) 2011-04-21
CN101160656A (zh) 2008-04-09
WO2006115649A2 (en) 2006-11-02
KR20070118149A (ko) 2007-12-13
EP1878048A2 (en) 2008-01-16
US7163839B2 (en) 2007-01-16
KR101000111B1 (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
JP2008539588A (ja) マルチチップモジュールおよび製造方法
KR100750764B1 (ko) 반도체 장치
US5710695A (en) Leadframe ball grid array package
JP3512657B2 (ja) 半導体装置
US7423335B2 (en) Sensor module package structure and method of the same
US7242081B1 (en) Stacked package structure
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
JP4785917B2 (ja) マルチチップモジュールの製造方法
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US7892888B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20070069350A1 (en) Method and apparatus for stacking electrical components using via to provide interconnection
JPH0637250A (ja) 積層マルチチップモジュール及び製造方法
JPH07263587A (ja) 半導体パッケージ
JP2022505927A (ja) Ｉｃパッケージ
US20080054431A1 (en) Embedded package in package
KR100650769B1 (ko) 적층형 패키지
JP3850712B2 (ja) 積層型半導体装置
JP3626631B2 (ja) Ｌｓｉチップの実装構造
KR100813621B1 (ko) 적층형 반도체 소자 패키지
TW587315B (en) Multi-chip module
JP2004363187A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121102

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130221