JP2008513999A5 - - Google Patents

Claims (5)

1. フローティングゲート素子を形成する方法であって、
   半導体基板を設け、
   同半導体基板上にゲート誘電体層を形成し、
   同ゲート誘電体層上に第１フローティングゲート層を形成し、
   同第１フローティングゲート層上にエッチング停止層を形成し、
   同第１フローティングゲート層とエッチング停止層の上に第２フローティングゲート層を形成し、
   同第２フローティングゲート層上にパターニングされたマスク層を形成し、
   同パターニングされたマスク層を使用して第２フローティングゲート層の一部分を除去し、
   エッチング停止層の一部を除去し、
   除去した後に、第２フローティングゲート層及び第１フローティングゲート層の上に層間誘電体層を形成し、そして
   同層間誘電体層上にコントロールゲート層を形成する、
   方法。
2. 前記エッチング停止層は１５〜２０オングストロームの範囲の膜厚を有する請求項１記載の方法。
3. 前記エッチング停止層は、第１フローティングゲート層と第２フローティングゲート層との間で十分な電気的透過性を有する請求項１記載の方法。
4. 前記エッチング停止層は窒化膜または酸化膜の内の１つからなる請求項１記載の方法。
5. 基板と、
   同基板上のゲート誘電体と、
   同ゲート誘電体上の第１フローティングゲートと、
   同第１フローティングゲート層の上に位置し、かつ複数の個別部分を第１フローティングゲート層上に含む第２フローティングゲートと、そして
   同第２フローティングゲートの複数の個別部分の各々と第１フローティングゲートとの間のエッチング停止層と、
   同第１フローティングゲートの個別部分及び第１フローティングゲートの上の層間誘電体層と、そして
   層間誘電体層上のコントロールゲートと、
   を備えるフローティングゲート素子。