JP2008511927A - メモリ・スタック・システム及び方法 - Google Patents
メモリ・スタック・システム及び方法 Download PDFInfo
- Publication number
- JP2008511927A JP2008511927A JP2007530280A JP2007530280A JP2008511927A JP 2008511927 A JP2008511927 A JP 2008511927A JP 2007530280 A JP2007530280 A JP 2007530280A JP 2007530280 A JP2007530280 A JP 2007530280A JP 2008511927 A JP2008511927 A JP 2008511927A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- memory
- memory devices
- selection signals
- unused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
背景技術
到達水準:最近の歴史において、コンピュータ・メモリ記憶装置は3年毎にメモリ容量が4倍になっている。競争力を維持するために、半導体産業のリーダー達は回路のサイズを縮小し一層効率的なメモリ階層構造を設計するよう努力し続けている。新たなチップ設計及び製作プロセスの開発コストは高く、同等に高価な投資を新規の製造機器に対して行うことを要求する。一方、消費者及び他の産業は低コストで即座の代替解決手段を求めている。こうした解決手段の一つは「メモリ・スタッキング」である。
発明の開示
本発明の一つの実施の形態においては、複数のメモリ・デバイスからスタック型メモリ・モジュールを形成する方法が提供される。複数のメモリ・デバイスは、複数のチップ選択信号を復号するための論理ブロックを備えるように修正される。また、複数のメモリ・デバイスは複数のピンを相互接続するようスタックされる。また、シリアル・プレゼンス検出(serial presence detect)デバイスは、スタック型メモリ・モジュールが複数のメモリ・デバイスを備えること、及び、複数のチップ選択信号のそれぞれが複数のメモリ・デバイスの複数の指定されたピンの対応する一つへ送出されることを指示するよう更新される。
発明を実施するための最良の形態
本発明は、関連する図面を参照することで記述される。複数の図面における同じ符号及び数字は各図における同一の要素を表すことを意味している。ある種の用語は通して用いられ、特に指定されない限り、下記の意味を有する。
図2は、本発明の実施の形態による、4段のスタック型メモリ・モジュール2の簡略化されたブロック図である。スタックされたメモリ・デバイスは、第1の即ちランク1のメモリ・デバイス20、第2の即ちランク2のメモリ・デバイス22、第3の即ちランク3のメモリ・デバイス24、及び第4の即ちランク4のメモリ・デバイス26として記述される。複数のランク1のメモリ・デバイス20が、単一のメモリ・デバイス取り付け基板19上に取り付けられるものとして図示されている。同様に、複数のランク2、ランク3及びランク4のメモリ・デバイス22、24、26が、対応するメモリ・デバイス取り付け基板19上にそれぞれ取り付けられる。それぞれのメモリ・デバイス20、22、24、26はチップ選択ピン60と少なくとも一つの無接続ピン62を備える。図2において、チップ選択ピン60は、メモリ・コントローラ10から発せられる第1チップ選択信号14と接続される。それぞれのメモリ・デバイス20、22、24、26の無接続ピン62は第2チップ選択信号16と接続される。また、図2において、メモリ・デバイス20、22、24、26は、各メモリ・デバイス20、22、24、26のランクに対応するメモリ・デバイス取り付け基板19上にそれぞれ取り付けられる。
Claims (32)
- スタック型メモリ・モジュールを形成する方法であって、
複数の選択信号を復号するための論理ブロックをそれぞれ有する複数のメモリ・デバイスを設ける工程と、
前記複数のメモリ・デバイスをスタックする工程と、
前記複数のメモリ・デバイスのそれぞれの選択ピンと第1の不使用ピンとを含む複数のピンを前記複数のメモリ・デバイス間で相互接続する工程と、
前記スタック型メモリ・モジュールが前記複数のメモリ・デバイスを含むこと、及び、前記複数の選択信号のそれぞれが前記複数のメモリ・デバイス上の複数の宛先ピンのうちの対応するピンへ送出されることを指示するよう、シリアル・プレゼンス検出デバイスを更新する工程と、
を備える方法。 - 前記複数のメモリ・デバイスに論理をヒューズ・ブロウする工程及び論理ブロックを永久的に構成する工程とのうちの一つを更に備える、請求項1に記載の方法。
- 前記複数のメモリ・デバイスの前記複数の選択信号のそれぞれを解釈するためのルックアップ・テーブルを構成する工程を更に含む、請求項1に記載の方法。
- 設ける前記工程が、前記複数の選択信号を受け取るための選択されたピンを指定する工程を含み、前記の指定されたピンが、前記複数の選択信号のうちの第1の選択信号が結合される選択ピンと、前記複数の選択信号のうちの第2の選択信号が結合される第1の不使用ピンとを含む、請求項1に記載の方法。
- 無接続ピン又は不使用アドレス・ピンを含む前記第1の不使用ピンを指定する工程を更に備える、請求項4に記載の方法。
- 設ける前記工程が、前記複数のメモリ・デバイスのうちの一つのメモリ・デバイスの論理ブロックに対応する一義的な二進の組み合わせを前記複数の選択信号が形成する場合に、前記複数のメモリ・デバイスのうちの一つのメモリ・デバイスを活性化するよう論理ブロックをプログラムする工程を含む、請求項1に記載の方法。
- 更新する前記工程が、前記複数のメモリ・デバイスとの通信のためにメモリ・コントローラが使用する前記複数の選択信号の組み合わせを定義するルックアップ・テーブルを生成する工程を含む、請求項1に記載の方法。
- 前記複数のメモリ・デバイスをスタックする前記工程が、複数のダイナミック・ランダム・アクセス・メモリ・デバイスをそれぞれ備える複数のデューアル・インライン・メモリ・モジュール(DIMM)を相互接続する工程を備える、請求項1に記載の方法。
- 前記複数のメモリ・デバイスをスタックする前記工程が、前記複数のメモリ・デバイスのそれぞれの第2の不使用ピンを相互接続する工程を含む、請求項1に記載の方法。
- 設ける前記工程が、前記複数の選択信号を受け取るピンを指定する工程を備え、該ピンが、前記複数の選択信号のうちの第1の選択信号が結合される選択ピンと、前記複数の選択信号のうちの第2の選択信号が結合される第1の不使用ピンと、前記複数の選択信号のうちの第3の選択信号が結合される第2の不使用ピンとを備える、請求項9に記載の方法。
- 高密度メモリ・モジュールであって、
複数の指定されたピンで受け取られる複数の選択信号の二進の組み合わせを復号する論理をそれぞれ備える複数のメモリ・デバイスと、
前記複数のメモリ・デバイスへ送出されるべき選択信号の数をメモリ・コントローラへ指示するよう、且つ、前記複数の選択信号を符号化するよう構成されたシリアル・プレゼンス検出デバイスと、
を具備する高密度メモリ・モジュール。 - 前記論理が、前記複数のメモリ・デバイスのそれぞれにヒューズ・ブロウされた論理ブロックである、請求項11に記載の高密度メモリ・モジュール。
- 前記論理が、前記複数の選択信号の二進の組み合わせを解釈するよう構成されたルックアップ・テーブルを含む、請求項11に記載の高密度メモリ・モジュール。
- 前記複数の指定されたピンが選択ピンと第1の不使用ピンとを含み、該第1の不使用ピンが無接続ピンと不使用アドレス・ピンとを含む、請求項11に記載の高密度メモリ・モジュール。
- 前記複数の指定されたピンが選択ピンと第1の不使用ピンと第2の不使用ピンとを含み、前記第1の不使用ピンと前記第2の不使用ピンとが、無接続ピンと不使用アドレス・ピンとのうちの少なくとも一つを含む、請求項11に記載の高密度メモリ・モジュール。
- 電子システムであって、
入力装置と、
出力装置と、
メモリ・コントローラを備えたメモリ・システムと、
前記入力装置、前記出力装置及び前記メモリ・システムに結合されたプロセッサ装置と、
を具備し、
前記入力装置、前記出力装置、前記メモリ・システム及び前記プロセッサ装置のうちの少なくとも一つが、高密度メモリ・モジュールを備えており、
前記高密度メモリ・モジュールが、
複数の指定されたピン上に受け取られる複数の選択信号の二進の組み合わせを復号するための論理をそれぞれ備える複数のメモリ・デバイスと、
前記複数のメモリ・デバイスへ送出されるべき選択信号の数をメモリ・コントローラへ指示するよう、且つ、前記複数の選択信号を符号化するよう構成されたシリアル・プレゼンス検出デバイスと、
を備える電子システム。 - 前記論理が、前記複数のメモリ・デバイスのそれぞれにヒューズ・ブロウされた論理ブロックである、請求項16に記載の電子システム。
- 前記論理が、前記複数の選択信号の二進の組み合わせを解釈するよう構成されたルックアップ・テーブルを含む、請求項16に記載の電子システム。
- 前記複数の指定されたピンが選択ピンと第1の不使用ピンとを含み、該第1の不使用ピンが無接続ピンと不使用アドレス・ピンとを含む、請求項16に記載の電子システム。
- 前記複数の指定されたピンが選択ピンと第1の不使用ピンと第2の不使用ピンとを含み、前記第1の不使用ピンと前記第2の不使用ピンとが、無接続ピンと不使用アドレス・ピンとのうちの少なくとも一つを含む、請求項16に記載の電子システム。
- スタック型メモリ・モジュールを形成する方法であって、
複数の選択信号を復号するための論理ブロックを含み且つ複数のメモリ・デバイスに接続されたアドレス・バッファを構成する工程と、
複数のピンを相互接続するよう前記複数のメモリ・デバイスをスタックする工程であって、前記複数のメモリ・デバイスのそれぞれの選択ピンが前記アドレス・バッファに排他的に接続されている工程と、
前記スタック型メモリ・モジュールが複数のメモリ・デバイスを含むこと、及び、前記複数の選択信号のそれぞれが前記アドレス・バッファに送られることを指示するようにシリアル・プレゼンス検出デバイスを更新する工程と、
を備える方法。 - 構成する前記工程が、前記論理ブロックを前記アドレス・バッファにヒューズ・ブロウする工程を含む、請求項21に記載の方法。
- 構成する前記工程が、前記複数の選択信号を解釈するルックアップ・テーブルを構成する工程を含む、請求項21に記載の方法。
- 構成する前記工程が、前記複数のメモリ・デバイスのうちの一つに対するアドレス・バッファにおける論理ブロックに対応する一義的な二進の組み合わせを前記複数の選択信号が形成する場合に、前記複数の選択信号の一つを前記複数のメモリ・デバイスの対応する一つに送出するよう前記論理ブロックをプログラムする工程を含む、請求項21に記載の方法。
- 更新する前記工程が、前記複数のメモリ・デバイスとの通信のためにメモリ・コントローラによって使用される前記複数の選択信号の組み合わせを定義するルックアップ・テーブルを精製する工程を含む、請求項21に記載の方法。
- 前記複数のメモリ・デバイスをスタックする前記工程が、複数のダイナミック・ランダム・アクセス・メモリ・デバイスをそれぞれ備える複数のデューアル・インライン・メモリ・モジュール(DIMM)を相互接続する工程を含む、請求項21に記載の方法。
- 高密度メモリ・モジュールであって、
それぞれが選択ピンを備える複数のメモリ・デバイスと、
選択信号の二進の組み合わせを復号するための論理ブロックを備えるアドレス・バッファと、
前記複数のメモリ・デバイスへ送出すべき選択信号の数と、前記選択信号の符号化方法と、前記選択信号が送出されるべきトレースの指定とをメモリ・コントローラに指示することができるシリアル・プレゼンス検出デバイスと、
を具備する高密度メモリ・モジュール。 - 前記論理ブロックが前記アドレス・バッファにヒューズ・ブロウされる、請求項27に記載の高密度メモリ・モジュール。
- 前記論理ブロックが、選択信号の二進の組み合わせを解釈するよう構成されたルックアップ・テーブルを備える、請求項27に記載の高密度メモリ・モジュール。
- 電子システムであって、
入力装置と、
出力装置と、
メモリ・コントローラを備えたメモリ・システムと、
前記入力装置、前記出力装置及び前記メモリ・システムに結合されたプロセッサ装置と、
を具備し、
前記入力装置、前記出力装置、前記メモリ・システム及び前記プロセッサ装置のうちの少なくとも一つが、高密度メモリ・モジュールを備えており、
前記高密度メモリ・モジュールが、
選択ピンをそれぞれ備える複数のメモリ・デバイスと、
選択信号の二進の組み合わせを復号するための論理ブロックを備えるアドレス・バッファと、
前記複数のメモリ・デバイスへ送出すべき選択信号の数をメモリ・コントローラへ指示するよう、且つ、前記選択信号を符号化するよう構成されたシリアル・プレゼンス検出デバイスと、
を備える電子システム。 - 前記論理ブロックが前記アドレス・バッファにヒューズ・ブロウされる、請求項30に記載の電子システム。
- 前記論理ブロックが、選択信号の二進の組み合わせを解釈するよう構成されたルックアップ・テーブルを備える、請求項30に記載の電子システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/932,834 US7046538B2 (en) | 2004-09-01 | 2004-09-01 | Memory stacking system and method |
PCT/US2005/030864 WO2006028823A1 (en) | 2004-09-01 | 2005-08-30 | Memory stacking system and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008511927A true JP2008511927A (ja) | 2008-04-17 |
Family
ID=35645096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007530280A Pending JP2008511927A (ja) | 2004-09-01 | 2005-08-30 | メモリ・スタック・システム及び方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7046538B2 (ja) |
EP (1) | EP1784831B1 (ja) |
JP (1) | JP2008511927A (ja) |
KR (1) | KR20070056110A (ja) |
AT (1) | ATE459960T1 (ja) |
DE (1) | DE602005019749D1 (ja) |
TW (1) | TWI282557B (ja) |
WO (1) | WO2006028823A1 (ja) |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050021901A1 (en) * | 2001-12-20 | 2005-01-27 | Erik Plesner | Penalty free address decoding scheme |
JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
KR20050022798A (ko) * | 2003-08-30 | 2005-03-08 | 주식회사 이즈텍 | 유전자 어휘 분류체계를 이용하여 바이오 칩을 분석하기위한 시스템 및 그 방법 |
US8250295B2 (en) * | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
US7532537B2 (en) * | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7289386B2 (en) * | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US7392338B2 (en) * | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8169233B2 (en) | 2009-06-09 | 2012-05-01 | Google Inc. | Programming of DIMM termination resistance values |
US7590796B2 (en) * | 2006-07-31 | 2009-09-15 | Metaram, Inc. | System and method for power management in memory systems |
US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US7472220B2 (en) * | 2006-07-31 | 2008-12-30 | Metaram, Inc. | Interface circuit system and method for performing power management operations utilizing power management signals |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US7327592B2 (en) * | 2005-08-30 | 2008-02-05 | Micron Technology, Inc. | Self-identifying stacked die semiconductor components |
US7379316B2 (en) | 2005-09-02 | 2008-05-27 | Metaram, Inc. | Methods and apparatus of stacking DRAMs |
US7930492B2 (en) * | 2005-09-12 | 2011-04-19 | Samsung Electronics Co., Ltd. | Memory system having low power consumption |
US7966446B2 (en) * | 2005-09-12 | 2011-06-21 | Samsung Electronics Co., Ltd. | Memory system and method having point-to-point link |
DE102005046997B4 (de) * | 2005-09-30 | 2013-02-21 | Qimonda Ag | Vorrichtung zum Speichern von Speicherwörtern |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
US7564735B2 (en) * | 2006-07-05 | 2009-07-21 | Qimonda Ag | Memory device, and method for operating a memory device |
US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US9262326B2 (en) * | 2006-08-14 | 2016-02-16 | Qualcomm Incorporated | Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem |
US7840732B2 (en) * | 2006-09-25 | 2010-11-23 | Honeywell International Inc. | Stacked card address assignment |
JP5040306B2 (ja) * | 2006-12-28 | 2012-10-03 | 富士通株式会社 | 記憶制御装置及び記憶制御方法 |
KR100906999B1 (ko) * | 2007-06-11 | 2009-07-08 | 주식회사 하이닉스반도체 | 메모리 모듈 및 메모리 시스템 |
US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US7861014B2 (en) | 2007-08-31 | 2010-12-28 | International Business Machines Corporation | System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel |
US7584308B2 (en) * | 2007-08-31 | 2009-09-01 | International Business Machines Corporation | System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel |
US7899983B2 (en) | 2007-08-31 | 2011-03-01 | International Business Machines Corporation | Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module |
US8082482B2 (en) | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
US7840748B2 (en) | 2007-08-31 | 2010-11-23 | International Business Machines Corporation | Buffered memory module with multiple memory device data interface ports supporting double the memory capacity |
US7865674B2 (en) | 2007-08-31 | 2011-01-04 | International Business Machines Corporation | System for enhancing the memory bandwidth available through a memory module |
US7818497B2 (en) | 2007-08-31 | 2010-10-19 | International Business Machines Corporation | Buffered memory module supporting two independent memory channels |
US8086936B2 (en) | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
US7558887B2 (en) * | 2007-09-05 | 2009-07-07 | International Business Machines Corporation | Method for supporting partial cache line read and write operations to a memory module to reduce read and write data traffic on a memory channel |
US8019919B2 (en) | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
US7930469B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to provide memory system power reduction without reducing overall memory system performance |
US7930470B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller |
US7925826B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency |
US7925825B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to support a full asynchronous interface within a memory hub device |
US8140936B2 (en) | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
US7925824B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency |
US7770077B2 (en) | 2008-01-24 | 2010-08-03 | International Business Machines Corporation | Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem |
US7948786B2 (en) * | 2008-02-06 | 2011-05-24 | Micron Technology, Inc. | Rank select using a global select pin |
KR101471574B1 (ko) | 2008-04-10 | 2014-12-24 | 삼성전자주식회사 | 반도체 칩과 반도체 장치 |
US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
US8417870B2 (en) * | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
US7978721B2 (en) | 2008-07-02 | 2011-07-12 | Micron Technology Inc. | Multi-serial interface stacked-die memory architecture |
US9104557B2 (en) * | 2008-08-01 | 2015-08-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Encoded chip select for supporting more memory ranks |
US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
US9361955B2 (en) | 2010-01-28 | 2016-06-07 | Hewlett Packard Enterprise Development Lp | Memory access methods and apparatus |
US9123552B2 (en) | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
KR101033491B1 (ko) * | 2010-03-31 | 2011-05-09 | 주식회사 하이닉스반도체 | 반도체 장치 |
US20110289247A1 (en) * | 2010-05-21 | 2011-11-24 | National Semiconductor Corporation | Autonomous positional addressing in stacked multi-board systems |
WO2011148484A1 (ja) * | 2010-05-27 | 2011-12-01 | 富士通株式会社 | メモリシステム、メモリ装置及びメモリインターフェース装置 |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
WO2012061633A2 (en) | 2010-11-03 | 2012-05-10 | Netlist, Inc. | Method and apparatus for optimizing driver load in a memory package |
JP6000655B2 (ja) * | 2012-05-30 | 2016-10-05 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
KR101987426B1 (ko) | 2012-09-07 | 2019-09-30 | 삼성전자주식회사 | 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법 |
US8737108B2 (en) * | 2012-09-25 | 2014-05-27 | Intel Corporation | 3D memory configurable for performance and power |
KR20160038034A (ko) | 2013-07-27 | 2016-04-06 | 넷리스트 인코포레이티드 | 로컬 동기화를 갖는 메모리 모듈 |
EP3058571A1 (en) * | 2013-10-15 | 2016-08-24 | Rambus Inc. | Load reduced memory module |
US10216659B2 (en) | 2014-05-30 | 2019-02-26 | Hewlett Packard Enterprise Development Lp | Memory access signal detection utilizing a tracer DIMM |
US10679722B2 (en) | 2016-08-26 | 2020-06-09 | Sandisk Technologies Llc | Storage system with several integrated components and method for use therewith |
KR102559537B1 (ko) * | 2018-11-13 | 2023-07-26 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러, 이를 포함하는 데이터 저장 장치 및 스토리지 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61296592A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 半導体メモリ装置 |
JP2001273755A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置及び半導体モジュール |
JP2003515216A (ja) * | 1999-11-18 | 2003-04-22 | サン・マイクロシステムズ・インコーポレイテッド | スタック・メモリ・パッケージを備えたメモリ拡張モジュール |
JP2003167779A (ja) * | 2001-11-29 | 2003-06-13 | Seiko Epson Corp | メモリモジュールにおいて、スロット判別用の信号入力に用いるピンの本数を削減する方法、および、メモリモジュールに関する情報を記録したチップを備えるメモリモジュール |
JP2004078934A (ja) * | 2002-08-12 | 2004-03-11 | Hewlett-Packard Development Co Lp | メモリ・サブシステムの管理 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890004820B1 (ko) | 1984-03-28 | 1989-11-27 | 인터내셔널 비지네스 머신즈 코포레이션 | 배저장밀도의 메모리 모듈 및 보드와 그 형성방법 |
US6298426B1 (en) * | 1997-12-31 | 2001-10-02 | Intel Corporation | Controller configurable for use with multiple memory organizations |
US5963464A (en) * | 1998-02-26 | 1999-10-05 | International Business Machines Corporation | Stackable memory card |
US6404662B1 (en) | 1998-03-23 | 2002-06-11 | Staktek Group, L.P. | Rambus stakpak |
US6278616B1 (en) | 1998-07-07 | 2001-08-21 | Texas Instruments Incorporated | Modifying memory device organization in high density packages |
US6633948B1 (en) | 2000-10-20 | 2003-10-14 | Sun Microsystems, Inc. | Stackable dual mode (registered/unbuffered) memory interface cost reduction |
WO2002058069A2 (en) * | 2001-01-17 | 2002-07-25 | Honeywell International Inc. | Enhanced memory module architecture |
US6771526B2 (en) * | 2002-02-11 | 2004-08-03 | Micron Technology, Inc. | Method and apparatus for data transfer |
US6961281B2 (en) * | 2003-09-12 | 2005-11-01 | Sun Microsystems, Inc. | Single rank memory module for use in a two-rank memory module system |
-
2004
- 2004-09-01 US US10/932,834 patent/US7046538B2/en not_active Expired - Fee Related
-
2005
- 2005-08-30 KR KR1020077006577A patent/KR20070056110A/ko not_active Application Discontinuation
- 2005-08-30 DE DE602005019749T patent/DE602005019749D1/de active Active
- 2005-08-30 EP EP05793322A patent/EP1784831B1/en active Active
- 2005-08-30 JP JP2007530280A patent/JP2008511927A/ja active Pending
- 2005-08-30 AT AT05793322T patent/ATE459960T1/de not_active IP Right Cessation
- 2005-08-30 WO PCT/US2005/030864 patent/WO2006028823A1/en active Application Filing
- 2005-08-31 TW TW094129945A patent/TWI282557B/zh not_active IP Right Cessation
-
2006
- 2006-04-28 US US11/413,793 patent/US7269042B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61296592A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 半導体メモリ装置 |
JP2003515216A (ja) * | 1999-11-18 | 2003-04-22 | サン・マイクロシステムズ・インコーポレイテッド | スタック・メモリ・パッケージを備えたメモリ拡張モジュール |
JP2001273755A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置及び半導体モジュール |
JP2003167779A (ja) * | 2001-11-29 | 2003-06-13 | Seiko Epson Corp | メモリモジュールにおいて、スロット判別用の信号入力に用いるピンの本数を削減する方法、および、メモリモジュールに関する情報を記録したチップを備えるメモリモジュール |
JP2004078934A (ja) * | 2002-08-12 | 2004-03-11 | Hewlett-Packard Development Co Lp | メモリ・サブシステムの管理 |
Non-Patent Citations (4)
Title |
---|
JPN6012063501; 阿部信行: パソコンの自作・拡張・増設がわかる本 初版, 20030101, p.197, 株式会社広文社 |
JPN6012063502; DocMemory: Understanding DDR Serial Presence Detect (SPD) Table , 20030714 |
JPN6012063503; Ez-SPDinfo , 20000302 |
JPN6012068306; DRAM DATASHEET , 20010608, SAMSUNG ELECTRONICS |
Also Published As
Publication number | Publication date |
---|---|
US7046538B2 (en) | 2006-05-16 |
US20060198178A1 (en) | 2006-09-07 |
US20060044860A1 (en) | 2006-03-02 |
EP1784831A1 (en) | 2007-05-16 |
TWI282557B (en) | 2007-06-11 |
DE602005019749D1 (de) | 2010-04-15 |
WO2006028823A1 (en) | 2006-03-16 |
ATE459960T1 (de) | 2010-03-15 |
KR20070056110A (ko) | 2007-05-31 |
EP1784831B1 (en) | 2010-03-03 |
TW200620302A (en) | 2006-06-16 |
US7269042B2 (en) | 2007-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008511927A (ja) | メモリ・スタック・システム及び方法 | |
JP4799157B2 (ja) | 積層型半導体装置 | |
EP1386398B1 (en) | Antifuse reroute of dies | |
US6414868B1 (en) | Memory expansion module including multiple memory banks and a bank control circuit | |
US20030090879A1 (en) | Dual inline memory module | |
US20130329510A1 (en) | Stacked device remapping and repair | |
US6864122B1 (en) | Multi-chip module having content addressable memory | |
US10360954B2 (en) | Apparatuses and methods for chip identification in a memory package | |
JP2006085775A (ja) | メモリ装置 | |
US6718432B1 (en) | Method and apparatus for transparent cascading of multiple content addressable memory devices | |
TWI793384B (zh) | 堆疊元件、記憶體晶粒及定址方法 | |
KR101223540B1 (ko) | 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법 | |
US8625381B2 (en) | Stacked semiconductor device | |
JP4399777B2 (ja) | 半導体記憶装置、半導体装置、及び電子機器 | |
JP2000216327A (ja) | メモリパッケ―ジ | |
EP0274378A2 (en) | Semiconductor memory device | |
KR20120002553A (ko) | 멀티 포트 메모리 디바이스 및 방법 | |
US7120056B2 (en) | Semiconductor memory device capable of being mounted on a single package regardless of bit organization | |
US7916572B1 (en) | Memory with addressable subword support | |
JP2008084472A (ja) | 半導体装置 | |
JPH1097463A (ja) | セレクトバス機能付き積層型半導体装置 | |
CN113987991A (zh) | 信号传输装置及电子设备 | |
US6320814B1 (en) | Semiconductor device | |
US20020027812A1 (en) | Semiconductor integrated circuit device with memory circuit | |
CN115762586A (zh) | 命令和地址在存储器装置中的集中化放置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080710 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080710 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101227 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110909 |