CN115762586A - 命令和地址在存储器装置中的集中化放置 - Google Patents

命令和地址在存储器装置中的集中化放置 Download PDF

Info

Publication number
CN115762586A
CN115762586A CN202211501592.6A CN202211501592A CN115762586A CN 115762586 A CN115762586 A CN 115762586A CN 202211501592 A CN202211501592 A CN 202211501592A CN 115762586 A CN115762586 A CN 115762586A
Authority
CN
China
Prior art keywords
input
input circuits
pair
circuits
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211501592.6A
Other languages
English (en)
Inventor
吉田和宏
石井久美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115762586A publication Critical patent/CN115762586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开涉及命令和地址在存储器装置中的集中化放置。存储器装置、存储器系统和系统包含具有接合垫区的存储器装置，所述接合垫区包含用于可操作地耦合到外部信号和两个或更多个命令和地址(CA)输入信号的两个或更多个接合垫。所述存储器装置还包含用于将信息存储在多个存储器单元中的存储器单元区。集中化CA接口区包含可操作地耦合到所述两个或更多个CA输入信号的两个或更多个CA输入电路。所述集中化CA接口区以布局布置定位在所述接合垫区与所述存储器单元区之间，其中所述两个或更多个CA输入电路在紧凑区中彼此相邻，使得到所述两个或更多个CA输入电路的时钟路由大体上减少。

Description

命令和地址在存储器装置中的集中化放置
分案申请信息
本申请是申请日为2020年2月7日、申请号为202080016042.8、发明名称为“命令和地址在存储器装置中的集中化放置”的发明专利申请案的分案申请。
相关申请的交叉引用
本申请要求2019年3月26日申请的美国专利申请第16/365,168号“命令和地址在存储器装置中的集中化放置(CENTRALIZED PLACEMENT OF COMMAND AND ADDRESS INMEMORY DEVICES)”的申请日权益。
技术领域
本公开的实施例涉及电路系统在存储器装置中的放置，且更具体来说，涉及用于命令和地址信号的电路系统在存储器装置中的放置。
背景技术
存储器装置通常作为许多计算机和其它电子系统中的内部半导体集成电路提供。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功率双倍数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。
电子系统(如存储器系统)通常包含一或多种类型的存储器，且所述存储器通常耦合到存储器系统内的一或多个通信信道。这种系统中的时变信号用于在通常称为信号线的一或多个导体上传送信息(例如，数据)。这些信号线通常捆绑在一起以形成通信总线，如地址或数据总线。
存储器系统通常在具有由电池或其它能量存储装置供应的有限功率的便携式装置中操作。在这些低功率系统中，且一般来说，对于大多数存储器系统，存在对较高操作性能和在较低功率下的持续需求。因此，设计者继续力求获得增加的操作速度和减少存储器系统内和存储器装置上的功率的方式。
许多半导体装置中的功率消耗通常以数字信号的功率可视为与CV2F成比例的关系而与信号负载和信号频率相关；其中C为信号上的电容负载，V为信号切换通过的电压范围，且F为信号切换的平均频率。存在通过处理存储器装置的各种设计元素来减少由存储器装置消耗的功率的持续需要，所述设计元素可包含电路设计、逻辑设计和布局考虑因素。
发明内容
本公开的实施例包含一种存储器装置，其包含具有用于可操作地耦合到外部信号和两个或更多个CA输入信号的两个或更多个接合垫的接合垫区。所述存储器装置还包含：存储器单元区，其用于将信息存储在多个存储器单元中；和集中化(CA)接口区。所述集中化CA接口区包含可操作地耦合到所述两个或更多个CA输入信号的两个或更多个CA输入电路，且所述集中化CA接口区以布局布置定位在所述接合垫区与所述存储器单元区之间，其中所述两个或更多个CA输入电路在紧凑区中彼此相邻，使得到所述两个或更多个CA输入电路的时钟路由大体上减少。
本公开的实施例还包含一种具有多个存储器装置的存储器系统。所述多个存储器装置中的每一存储器装置包含：存储器单元区，其用于将信息存储在多个存储器单元中；和集中化CA接口区，其包含可操作地耦合到两个或更多个CA输入信号的两个或更多个CA输入电路。所述两个或更多个CA输入信号中的每一个来自相关联两个或更多个接合垫。所述集中化CA接口区包括定位在所述两个或更多个接合垫与所述存储器单元区之间的布局布置，其中所述两个或更多个CA输入电路在紧凑区中彼此相邻，使得到所述两个或更多个CA输入电路的时钟路由大体上减少。
本公开的另外其它实施例包含一种系统，其包含：一或多个处理器；存储器控制器，其可操作地耦合到所述一或多个处理器；和一或多个存储器装置，其可操作地耦合到所述存储器控制器。所述一或多个存储器装置中的每一存储器装置包含：接合垫区，其包含用于可操作地耦合到外部信号和两个或更多个CA输入信号的两个或更多个接合垫；和存储器单元区，其用于将信息存储在多个存储器单元中。每一存储器装置还包含集中化CA接口区，所述集中化CA接口区包含可操作地耦合到所述两个或更多个CA输入信号的两个或更多个CA输入电路，其中所述集中化CA接口区以布局布置定位在所述接合垫区与所述存储器单元区之间，其中所述两个或更多个CA输入电路彼此邻接。
附图说明
图1为存储器装置的布局图。
图2为展示集中化命令和地址(CA)接口区的细节的布局图。
图3为展示根据另一实施例的CA接口区的细节的布局图。
图4为展示CA接口区的细节和时钟信号的布局图。
图5为说明CA接口区的配置的详细布局图。
图6为说明用于CA接口区的CA输入电路的替代配置的简化布局图。
图7说明两个存储器装置的堆叠，其中存储器装置中的一个旋转180度。
图8说明用于CA调换的简化电路图。
图9说明用于从接合垫进行CA调换的简化电路图。
图10为展示CA接口区的细节和调换后的CA信号的布局图。
图11为根据本文中所描述的一或多个实施例实施的存储器模块的简化框图。
图12为根据本文中所描述的一或多个实施例实施的系统的简化框图。
具体实施方式
在以下详细描述中，参考形成本公开的部分的附图，且其中借助于图示而展示其中可实践本公开的实施例的具体实例。足够详细地描述这些实施例，使得所属领域的一般技术人员能够实践本公开。然而，可利用其它实施例，且可在不脱离本公开的范围的情况下进行结构、材料和过程改变。本文中呈现的图示并不意指为任何特定方法、系统、装置或结构的实际视图，而仅仅为用于描述本公开的实施例的理想化表示。本文中所呈现的附图未必按比例绘制。各种附图中的类似结构或组件可保持相同或类似编号以便利读者；然而，编号的类似性不一定意味着结构或组件的大小、组成、配置或任何其它性质是相同的。
贯穿本说明书对“一个实施例”、“实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包含在本公开的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”和类似语言可(但未必)全部指的是同一实施例。
如本文中所使用，为易于描述，可使用如“在……之下”、“在……下方”、“下部”、“底部”、“在……上方”、“上部”、“顶部”、“前”、“后”、“左”、“右”和其类似物的空间相对术语，以描述如图中所说明的一个元件或特征与另一元件或特征的关系。除非另外规定，否则除图中所描绘的定向以外，空间相对术语意图涵盖装置在使用或操作中的不同定向。举例来说，如果图中的装置倒过来，那么描述为“在”其它元件或特征“下方”或“之下”或“下”或“底部上”的元件将定向“在”所述其它元件或特征“上方”或“顶部上”。因此，术语“在……下方”可取决于使用术语的上下文来涵盖上方和下方两种定向，这对于所属领域的技术人员将显而易见。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词相应地进行解释。此外，提及元件“在”另一元件“上”或“之上”意指且包含所述元件直接在所述另一元件顶部上、邻近于所述另一元件、在所述另一元件下面或与所述另一元件直接接触。其还包含所述元件在所述元件与所述另一元件之间存在其它元件的情况下间接地在所述另一元件顶部上、邻近于所述另一元件、在所述另一元件下面或靠近所述另一元件。相比之下，当元件称为“直接在”另一元件“上”时，不存在介入元件。
一些附图可出于呈现和描述的清楚起见将信号说明为单个信号。所属领域的一般技术人员将理解，信号可表示信号的总线，其中总线可具有各种位宽度，且本发明可在包含单个数据信号的任何数目个数据信号上实施。
如本文中所使用，除非上下文另作明确指示，否则单数形式“一(a/an)”也意图包含复数形式。此外，应理解，使用如“第一”、“第二”等等标示对本文中元件的任何提及不限制那些元件的数量或顺序，除非明确地陈述这种限制。实际上，这些标示可在本文中用作区别两个或更多个元件或元件的例子的方便方法。因此，对第一和第二元件的提及并不意指这里仅可采用两个元件或第一元件必须以某一方式在第二元件之前。此外，除非另外陈述，否则元件集合可包括一或多个元件。
如本文中所使用，“和/或”包含相关联所列项中的一或多个的包含性和替代形式的任何和所有组合。
如本文中所使用，关于给定参数、性质或条件的术语“大体上”意指且包含在所属领域的技术人员将理解的给定参数、性质或条件满足偏差度(如在可接受的制造公差内)的程度。借助于实例，取决于大体上满足的特定参数、性质或条件，所述参数、性质或条件可至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足。
本文中所描述的元件可包含相同元件的多个例子。这些元件可一般由数字标示符(例如，110)指示，且具体来说，由后接字母标示符的数字标示符(例如，110A)或前面有“短划”的数字标示符(例如，110-1)指示。为了便于以下描述，对于大部分元件，数字指示符以在其上引入或最完整论述元件的附图的编号开始。因此，例如，图1上的元件标识符将主要呈数字格式1xx，且图4上的元件将主要呈数字格式4xx。
本文中可包含标题以辅助定位具体实施方式的某些章节。这些标题不应视为限制在任何特定标题下所描述的概念的范围。此外，贯穿整个说明书，在任何特定标题中描述的概念一般可适用于其它章节中。
虽然本文中所论述的各种实施例为了易于理解而使用与单位存储器存储概念相关的实例，但本发明主题还可应用于众多多位方案。举例来说，存储器单元中的每一个可编程到至少两个数据状态中的不同一个以表示例如分数位的值、单个位的值或多个位的值，如，两个、三个、四个或更多个位数。举例来说，存储器单元可编程到两个数据状态中的一个以表示单个位中的“0”或“1”的二进制值。这种单元有时称为单层级单元(SLC)。可编程到多于两个数据状态中的一个的单元有时称为多层级单元(MLC)。
集中化放置
如本文中所使用，术语“集中化”和“集中化区”意味着元件和/或电路配置成聚集在一起，使得元件在相对紧凑区中相邻。举例来说，用于本公开的实施例的命令和地址(CA)输入电路聚集在一起，使得元件在相对紧凑区中相邻。这一集中化布置与局部化布置相反，在所述局部化布置中，元件和电路分布使得其放置在其与之相关联的元件的局部。举例来说，在常规存储器装置布置中，CA输入电路通常可局部化，使得其放置在其与之相关联的接合垫附近，这使得CA输入电路跨越存储器装置的大区分布。除非本文中特别陈述，否则“集中化”和“集中化区”并不意味着存储器装置上的特定位置。举例来说，集中化区并不意味着所述区放置在存储器装置的中心位置中或相对于存储器装置的边缘放置在中心位置中。
本公开的实施例通过将CA输入电路放置在集中化CA接口区中来减少存储器装置的功率。这一集中化放置将CA输入电路保持在相对紧凑区中，这实现时钟信号以及其它信号的紧凑路由。紧凑路由降低与路由相关联的电容且因此减少功率消耗，因为数字信号的大功率消耗元件可视为与CV2F成比例；其中C为信号上的电容负载，V为信号切换通过的电压范围，且F为信号切换的平均频率。
在常规存储器装置中，CA输入电路可在其相关联接合垫附近局部化。因此，用于CA输入电路的时钟信号必须行进相对较长的距离，从而增加时钟信号上的电容负载，这增加用于时钟信号的功率消耗。此外，在分布CA输入电路的情况下，输入缓冲器的缓冲器大小需要较大，且消耗更多功率以驱动更长距离且因此更多电容，以使信号到达其在存储器装置上的其它地方的目的地。
图1为存储器装置100的布局图。存储器装置以布局布置配置，所述布局布置包含存储器单元区110、CA区120和一或多个数据缓冲器区140，以及其它区。存储器单元区110可布置成组，如图1中所展示。行地址总线135和行组逻辑可定位在存储器单元区110的上部部分与下部部分之间。列地址总线125可穿过存储器单元区110的上部和下部部分定位。虽然为了清楚起见展示为单个总线，但这些列地址可以高效布局分布于存储器单元组内的各种位置处以用于处理各种存储器单元。接合垫可沿着存储器装置100的左侧布置。
数据缓冲器区140可沿着存储器装置100的边缘靠近一或多个数据输入/输出信号的接合垫定位。
CA区120可放置在接合垫区与存储器单元区110之间。CA区120配置成缓冲和锁存CA输入信号，如下文所解释。
当然，图1为用作实例以为本公开的实施例提供细节的实例布局配置。许多其它布局、电路、逻辑和功能分区情形是可能的，且可以这些其它情形实践本公开的实施例。
图2为展示CA区120的细节的布局图。在图2的顶部处，来自图1的存储器装置100的小部分展示为顺时针旋转90度，使得其展示其中CA区120所定位的存储器装置100的边缘。图2的下部部分展示CA区120的放大图。CA区120包含用于接合到外部CA输入信号的接合垫202。还针对如VSS和VDD的功率信号展示接合垫。CA输入信号204从接合垫路由到集中化CA接口区225。
在集中化CA接口区225内是八个CA输入电路，输入信号CA0至CA6中的每一个用一个CA输入电路，且一个用于片选输入信号(CS)。CA输入信号204中的每一个与缓冲器耦合，所述缓冲器可配置成缓冲和确定CA输入信号204相对于电压参考206的逻辑电平。CA输入电路产生内部CA信号(例如，在这一实例中，CA0至CA6)。当论述图3和4的细节时，下文论述CA输入电路的额外细节。
时钟缓冲器电路210从接合垫缓冲一或多个时钟输入信号(例如，CK_t、CK_c)。来自时钟缓冲器的时钟信号可通过CS输入电路馈入，在所述CS输入电路中，所述时钟信号可通过CS输入信号门控，使得当确证CS输入信号时，CS输入电路的时钟输出遵循时钟输入信号，且当使CS输入信号失效时，将时钟输出电平保持在高或低电压下。时钟输出馈入CA输入电路中的每一个，且可馈入逻辑区220中的其它电路系统。保持时钟信号较短有助于本公开的实施例减少功率消耗。因此，时钟缓冲器电路210在CA输入电路附近和(此外)在逻辑区220中的其它电路系统附近的放置可有助于减少时钟信号路由长度。
内部CA信号240馈入用于命令逻辑解码250的电路系统。内部CA信号240可取决于存储器装置100的状态和CA输入信号204上的时序而承载不同信息。举例来说，内部CA信号240可解码成用于存储器装置100的各种命令。在其它时间，内部CA信号240可解码成行地址信息或列地址信息。此外，在一些上下文中，地址信息可与命令信息同时包含在内部CA信号240上。用于列地址逻辑260的电路系统可确定应由列地址缓冲器262将哪些列地址驱动到图1中所展示的列组逻辑。类似地，命令逻辑解码250可确定应由行地址缓冲器272将哪些行地址驱动到图1中所展示的行组逻辑。此外，命令逻辑解码250可确定或辅助确定存储器装置100的操作和操作的时序，如读取、写入和刷新。
图3为展示根据另一实施例的集中化CA接口区325的细节的布局图。在这一图中，可在接合垫区302下方看到集中化CA接口区325的细节。图3还展示类似于图2中所说明的那些命令逻辑解码区和列地址缓冲器的命令逻辑解码区和列地址缓冲器。
图4为展示根据另一实施例的集中化CA接口区325的细节和时钟信号415的布局图。
参考图3和4两者，裸片上焊端(ODT)可包含在用于CA输入信号中的每一个的接合垫区中的接合垫附近。从ODT到CA输入电路330的布线可相对较长，然而，在这一布线的这一点处的信号可从外部存储器控制器驱动。因此，用于驱动这些更长信号的功率来自存储器控制器，而不是由存储器装置100消耗的功率，同时仍将输入信号保持在用于存储器装置100的负载规范内。
在朝向对称线480朝内工作的情况下，用于CA0至CA6的每一CA输入电路330可配置成包含输入缓冲器电路432、延迟电路434、锁存器电路436和调换电路438。因此，这些CA输入电路330可在第一方向(例如，从左到右)上以镜像关系放置为CA输入电路330对，且所述CA输入电路330对可在第二方向(例如，从上到下)上堆叠。在这种布置中，第一CA对包含用于CA0和CA6的CA输入电路330，第二CA对包含用于CA1和CA5的CA输入电路330，第三CA对包含CA2和CA4的CA输入电路330。最后，第四CA对包含用于CA3的CA输入电路330和用于CS的CA输入电路330。应注意，用于CS的CA输入电路330可在某种程度上以不同方式配置，因为片选信号不需要锁存器电路436，且可需要较大驱动器来驱动时钟信号415。换句话说，CA输入电路330的这一布置可以二乘四矩阵放置。
图3和4的布局并不说明接合垫与输入缓冲器之间的布线。然而，可在图2中看到这种布线的实例。在所有图2至4中，输入信号(例如，图2中的204)可包含布线长度，使得从接合垫到对应的CA输入电路330的长度对于每一信号大体上是相同的长度。大体上相等长度的电线确保延迟时间和输入电容大体上匹配。因此，对于接合垫远离CA接口区225的情况下的信号(例如，CA0、CA1、CA5和CA6)，接合垫之间的电线可尽可能地直连。另一方面，对于接合垫相对靠近CA接口区225的情况下的信号(例如，CA2、CA3和CA4)，接合垫之间的电线可采取曲折路径，使得电线长度更紧密地匹配用于其它信号的电线长度。
如早先所陈述，输入缓冲器电路432可配置成比较输入信号与电压参考以确定输入信号的逻辑电平。
延迟电路434可包含于输入缓冲器电路432与锁存器电路436之间。延迟电路可用于调整CA输入信号相对于时钟信号415的信号时序以管理锁存器电路436的设置和保持时间。
锁存器电路436可用于捕获CA输入信号在特定时间相对于时钟信号415的状态。虽然描述为锁存器，但在各种实施例中，锁存器电路436可配置为锁存器、触发器或配置成捕获输入信号相对于时钟信号415的状态且将所捕获的状态保持在输出信号上的其它状态保持电路系统。来自锁存器电路436的输出馈入调换电路438。下文参考图7至10论述调换电路的细节。
如从时钟信号415的时钟路由可看到，与其中与CA输入信号相关联的电路系统可具有在相关联接合垫附近局部化定位的布局相比，时钟信号所需的路由长度大幅度减小。此外，具有成镜像且彼此相邻的CA输入电路330的布局布置不仅实现较短布局，且还实现将时钟时序紧密对准到锁存器中的每一个的树状结构。
图2、3和4的实施例在CA输入电路330和时钟缓冲器电路(分别为210、310、410)的放置方面具有小的差异。
在图2和3中，时钟缓冲器电路(210、310)放置在CA输入电路330下方且靠近用于CS输入的CA输入电路330，所述CA输入电路330放置在二乘四矩阵的底部上。这一放置使得从接合垫到时钟缓冲器电路210的路由更长，而时钟缓冲器电路310与用于CS输入的CA输入电路330之间的时钟信号路由相对较短。
在图4中，时钟缓冲器电路410放置在CA输入电路330上方但靠近用于CS输入的CA输入电路330，所述CA输入电路330放置在二乘四矩阵的顶部上。这一放置使得从接合垫到时钟缓冲器电路310的路由更短，且时钟缓冲器电路310与用于CS输入的CA输入电路330之间的时钟信号路由较短。
图2至4中所展示的所有实施例大幅度减少在产生时钟信号415的CS输入缓冲器之后的时钟路由到CA输入电路330的长度，因为CS输入缓冲器放置在其它CA输入电路330附近。
图5为说明CA接口区的配置的详细布局图。以与图2的实施例类似的方式，CA输入电路330布置成第一对CA输入电路531(CA0和CA6)、第二对CA输入电路532(CA1和CA5)、第三对CA输入电路533(CA2和CA4)和用于CA3和CS信号的额外对CA输入电路534。时钟缓冲器电路510放置在CA输入电路330的布置下方。图5中还展示的是用于时钟514的上升版本(PCLKCR)和时钟512的相反下降版本(PCLKCF)的实际时钟路由。
图6为说明用于集中化CA接口区325的CA输入电路630的替代配置的简化布局图。在图2至5的实施例中，三对CA输入电路330成对并排布置，且所述对在上下方向上堆叠。在图6的实施例中，第一对(CA0-CA6)放置于左上方，第二对(CA2-CA4)放置于第一对下方，且第三对(CA1-CA5)放置于右上方。这些对出于如下文所解释的调换目的而形成，且因此包含调换电路660。在这一调换配置中CA3并不具有另一CA信号与其调换，因此其CA输入电路630可自行放置，但与其它CA输入电路630相邻以获得较短时钟路由。类似地，CS并不调换，因此其CA输入电路620可自行放置，但与其它CA输入电路330相邻。取决于时钟信号的路由约束条件或其它所要参数，时钟缓冲器610可放置在CS输入电路620附近。当然，所述对还可布置在不同位置中。
图2至6出于论述的目的用作实例，对于本公开的其它实施例，其它集中化布置是可能的。在图2至6的所有这些布局布置中，归因于其中CA输入电路330紧密地彼此相邻、彼此毗邻或甚至彼此邻接的集中化布局，时钟信号路由以及其它信号路由减少。本公开的各种布置和实施例的选择将取决于布局约束条件，例如可用的纵横比、可用的金属层、路由电容等。
利用集中化放置的信号调换
图7说明两个存储器装置的堆叠，其中存储器装置中的一个旋转180度。在一些封装配置中，相同类型的两个或更多个芯片可堆叠在彼此的顶部上。芯片A 710和芯片B720为相同类型的存储器装置，且包含存储器装置的左侧上的用于CA输入0至6的接合垫。在一些实施例中，当堆叠于封装730中时，芯片B 720可在放置于芯片A 710的顶部上(或下方)时旋转180度。
在这一布置中，芯片A 710的封装外部信号714以从下到上顺序从CA0到CA6。类似地，芯片B 720的外部信号724以从下到上顺序从CA0到CA6。对于芯片A710，装置上接合垫712以从下到上顺序从CA0到CA6，因此其与外部信号714以相同顺序匹配。然而，对于芯片B720，装置上接合垫722现在以从下到上顺序从CA6到CA0，因为芯片B 720旋转180度。换句话说，用于芯片B的装置上接合垫722现在与外部信号724呈相反顺序。本公开的实施例提供用于这些CA信号的调换机构，同时呈上文所论述的集中化布局配置。调换电路在图2至4和6中展示为定位在成镜像的对之间。
图8说明用于CA调换的简化电路图。这一实例包含存储器装置上的七个CA地址。因此，对于这一实例，在存储器装置中的一个上，CA0和CA6可需要调换，CA1和CA5可需要调换，且CA2和CA4可需要调换。最后，在奇数数目个信号中间的CA3不需要调换。图8使用CA0和CA6作为实例而不是展示所有对。
用于CA0 830-0的输入电路耦合到调换电路860-0。类似地，用于CA6 860-6的输入电路耦合到调换电路860-6。控制信号850以相反方式控制两个调换电路(860-0和860-6)的切换。作为非限制性实例，控制信号850可耦合到可编程模式寄存器中的模式位、配置为布线选项、配置为接合选项，或指示存储器装置需要调换CA总线上的信号的其它合适的方式。当然，针对CA1-CA5对和CA2-CA4对包含(但不展示)类似调换电路，且CA3信号不需要调换电路。
在图8中所展示的调换电路位置(也可称为第一状态或失效状态)中，内部信号CA0840-0(在本文中也称为第一CA输出)通过调换电路860-0耦合到输入电路CA0 830-0。类似地，内部信号CA6 840-6(在本文中也称为第二CA输出)通过调换电路860-6耦合到输入电路CA0 830-6。因此，内部信号在所说明的调换电路位置中在输入电路信号之后。
当调换电路位置与图8中所展示的调换电路位置相反(也可称为第二状态或确证状态)时，内部信号CA0 840-0通过调换电路860-6耦合到输入电路CA6 830-6。类似地，内部信号CA6 840-6通过调换电路860-0耦合到输入电路CA0 830-0。因此，内部信号在未说明的调换电路位置中相对于输入电路信号调换。
控制信号850的状态的名称和功能是任意的。举例来说，如果状态定义为类似于正常状态或穿通状态的某物，那么确证将意味着保持信号对准且失效将意味着调换信号。另一方面，如果状态定义为类似于调换状态的某物，那么确证将意味着调换信号且失效将意味着保持信号对准。
调换电路可配置有用于响应于控制信号850的状态而从两个输入中的一个选择输出的任何合适的电路系统。非限制性实例包含并联的两个n沟道晶体管、并联的两个p沟道晶体管、并联的两个传输栅极，和多路复用器。
图9说明用于从接合垫进行CA调换的简化电路图。这一配置类似于图8的配置，不同之处在于图9说明用于两个不同存储器装置的两个不同调换电路位置。因此，对于芯片A上的CA对，内部CA0信号通过调换0耦合到CA0垫，且内部CA6信号通过调换6耦合到CA6垫。然而，对于芯片B上的CA对，调换电路在相反配置上，使得内部CA0信号通过调换6耦合到CA6垫，且内部CA6信号通过调换0耦合到CA0垫。同样，针对CA1-CA4对和CA2-CA3对包含(但不展示)类似调换电路。
图10为展示CA接口区的细节和调换后的CA信号的布局图。在图10中，调换电路1060定位在CA输入电路之间的中心位置中。图10的底部部分说明展示相对较长布线在接合垫(1030-0和1030-6)与CA输入电路(1030-0和1030-6)之间的示意性表示。然而，CA输入电路(1030-0和1030-6)和调换电路(1060-0和1060-6)极紧密地定位。调换电路(1060-0和1060-6)产生内部CA信号(1040-0和1040-6)，其中基于控制信号的状态选择适当的接合垫。
包含调换电路的常规存储器装置可具有更靠近输入缓冲器定位的调换电路，所述调换电路通常靠近其相关联接合垫定位。在图10中所展示的本公开的实施例中，因为可使与CA输入电路的距离尽可能短，所以总路由电容显著减小，且因此功率消耗减小。
调换电路通常展示为紧邻锁存器电路定位且耦合到锁存器电路的输出。这一配置和定位可产生最小路由和布局占据面积。然而，本公开的实施例不限于此。控制信号通常为静态的且在存储器装置的操作期间不改变。因此，且参考图4和10，调换电路1060可放置在CA输入电路430的电路链中的任何地方。举例来说，调换电路可放置在输入缓冲器电路432与延迟电路434之间、延迟电路434与锁存器电路436之间或锁存器电路436之后。此外，这一放置可为功能性和/或位置性的。换句话说，即使调换电路1060放置在最中心位置中，其仍可在功能上耦合到延迟电路434的输入而不是锁存器电路436的输出。
一般来说，调换电路1060已解释为与每一CA输入电路1030相关联的调换电路。然而，由于仅在CA输入电路1030对中需要调换电路1060，因此调换电路1060可从逻辑和布局视点配置为耦合到所述对中的CA输入电路1030中的每一个的单个元件。
图11为根据本文中所描述的一或多个实施例实施的存储器模块的简化框图。存储器模块1110可配置为存储器系统，且可包含存储器控制器1130和两个或更多个存储器装置1120，在存储器装置1120与存储器模块输入/输出信号和/或存储器控制器1130之间具有路由1140。此外，图7的堆叠式存储器装置配置也视为存储器模块和存储器系统。
图12为根据本文中所描述的一或多个实施例实施的系统1200的简化框图。系统1200可包含至少一个输入装置1202。输入装置1202的非限制性实例包含传感器、键盘、鼠标、触摸屏或其它用户接口类型输入。电子系统1200进一步包含至少一个输出装置1204。输出装置1204可为监视器、触摸屏或扬声器。输入装置1202和输出装置1204不一定可彼此分离。电子系统1200进一步包含存储装置1206。输入装置1202、输出装置1204和存储装置1206耦合到处理器1208。电子系统1200进一步包含耦合到处理器1208的存储器系统1210。存储器系统1210包含至少一个存储器单元(例如，存储器单元阵列)，其中存储器系统1210的一或多个存储器单元可包含晶体管。另外，在一些实施例中，根据本文中所描述的一或多个实施例，一或多个存储器单元可包含一或多个测量电路和/或可与一或多个测量电路相关联(例如，耦合到所述测量电路)。电子系统1200可包含计算、处理、工业或消费型产品。举例来说，但不限于，电子系统1200可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、手持式装置、平板计算机、电子笔记本、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、车辆或其它已知系统。
结论
本公开的实施例包含一种存储器装置，其包含具有用于可操作地耦合到外部信号和两个或更多个CA输入信号的两个或更多个接合垫的接合垫区。所述存储器装置还包含：存储器单元区，其用于将信息存储在多个存储器单元中；和集中化(CA)接口区。所述集中化CA接口区包含可操作地耦合到所述两个或更多个CA输入信号的两个或更多个CA输入电路，且所述集中化CA接口区以布局布置定位在所述接合垫区与所述存储器单元区之间，其中所述两个或更多个CA输入电路在紧凑区中彼此相邻，使得到所述两个或更多个CA输入电路的时钟路由大体上减少。
本公开的实施例还包含一种具有多个存储器装置的存储器系统。所述多个存储器装置中的每一存储器装置包含：存储器单元区，其用于将信息存储在多个存储器单元中；和集中化CA接口区，其包含可操作地耦合到两个或更多个CA输入信号的两个或更多个CA输入电路。所述两个或更多个CA输入信号中的每一个来自相关联两个或更多个接合垫。所述集中化CA接口区包括定位在所述两个或更多个接合垫与所述存储器单元区之间的布局布置，其中所述两个或更多个CA输入电路在紧凑区中彼此相邻，使得到所述两个或更多个CA输入电路的时钟路由大体上减少。
本公开的另外其它实施例包含一种系统，其包含：一或多个处理器；存储器控制器，其可操作地耦合到所述一或多个处理器；和一或多个存储器装置，其可操作地耦合到所述存储器控制器。所述一或多个存储器装置中的每一存储器装置包含：接合垫区，其包含用于可操作地耦合到外部信号和两个或更多个CA输入信号的两个或更多个接合垫；和存储器单元区，其用于将信息存储在多个存储器单元中。每一存储器装置还包含集中化CA接口区，所述集中化CA接口区包含可操作地耦合到所述两个或更多个CA输入信号的两个或更多个CA输入电路，其中所述集中化CA接口区以布局布置定位在所述接合垫区与所述存储器单元区之间，其中所述两个或更多个CA输入电路彼此邻接。
本文中且尤其在所附权利要求书中所使用的术语通常意图为“开放”术语(例如，术语“包含(including)”应解释为“包含但不限于”，术语“具有”应解释为“至少具有”，术语“包含(includes)”应解释为“包含但不限于”等)。
另外，如果意图特定数目的所引入权利要求叙述，那么将在权利要求中明确叙述这种意图，且在不存在这种叙述的情况下，不存在这种意图。举例来说，作为辅助理解，所附权利要求书可含有介绍性短语“至少一个”和“一或多个”的使用以引入权利要求的叙述。
此外，即使明确叙述了特定数目的所引入权利要求叙述，仍应理解，这种叙述通常应解释为至少是指叙述的数目(例如，没有其它修饰语的“两个叙述”的简单叙述、意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“A、B和C等中的至少一个”或“A、B和C等中的一或多个”的惯例的那些情形下，一般来说，这种构造意图仅包含A、仅包含B、仅包含C、包含A和B一起、包含A和C一起、包含B和C一起或包含A、B和C一起等。
上文所描述的和附图中所说明的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，除本文中所展示和描述的如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将根据描述变得显而易见。这种修改和实施例也落入所附权利要求书和等效物的范围内。

Claims (40)

1.一种装置，其包括：
接合垫区，其包含用于可操作地耦合到外部信号以及数个命令和地址CA输入信号数个接合垫；以及
集中化CA接口区，其包含可操作地耦合到所述数个CA输入信号的两个或更多个CA输入电路，其中用于每一CA输入信号的所述两个或更多个CA输入电路中的一者毗邻耦合到不同CA输入信号的至少两个其它CA输入电路。
2.根据权利要求1所述的装置，其进一步包括存储器单元区，其中所述集中化CA接口区定位在所述接合垫区与所述存储器单元区之间。
3.根据权利要求1所述的装置，其中所述两个或更多个CA输入电路布置有：
第一对CA输入电路，其布置在第一方向上；以及；
至少一个额外对CA输入电路，其相对于所述第一对CA输入电路布置在第二方向上。
4.根据权利要求1所述的装置，其中所述两个或更多个CA输入电路中的每一者包括：
缓冲器电路，其可操作地耦合到所述数个CA输入信号中的一者；
锁存器电路，其用于接收一或多个时钟信号；以及
延迟电路，其布置在所述缓冲器电路与所述锁存器电路之间。
5.根据权利要求1所述的装置，其进一步包括时钟缓冲器电路，所述时钟缓冲器电路邻近所述两个或更多个CA输入电路中的至少一者，且经配置以将一或多个时钟信号供应到所述两个或更多个CA电路中的每一者。
6.根据权利要求1所述的装置，其中所述两个或更多个CA输入电路中的一者耦合到片选信号，且所述片选信号经配置以在所述片选信号失效时停用一或多个时钟信号。
7.根据权利要求1所述的装置，其中所述集中化CA接口区按照布局布置定位在所述接合垫区与所述存储器单元区之间，其中所述两个或更多个CA输入电路在紧凑区中彼此相邻。
8.根据权利要求7所述的装置，其中所述集中化CA接口区：
按照布局布置配置，使得所述两个或更多个CA输入电路包括以二乘四矩阵邻近地布置的八个CA输入电路；
包含可操作地耦合到片选信号的所述八个CA输入电路中的一个；且
包含邻近于所述两个或更多个CA输入电路中的至少一者的时钟缓冲器电路。
9.根据权利要求7所述的装置，所述集中化CA接口区按照所述布局布置，使得所述两个或更多个CA输入电路布置有：
第一对CA输入电路，其在第一方向上以镜像关系邻近地布置；
第二对CA输入电路，其在所述第一方向上以所述镜像关系邻近地布置；以及
第三对CA输入电路，其在所述第一方向上以所述镜像关系邻近地布置；且
其中所述第二对CA输入电路在第二方向上邻近于所述第一对CA输入电路布置，使得所述镜像关系对准，且所述第三对CA输入电路在所述第一方向上邻近于所述第一对CA输入电路布置。
10.一种系统，其包括：
数个存储器装置，所述多个存储器装置中的每一存储器装置包括集中化命令和地址CA接口区，所述集中化CA接口区包含可操作地耦合到两个或更多个CA输入信号的至少两个CA输入电路，其中用于每一CA输入信号的所述至少两个CA输入电路中的一者毗邻耦合到不同CA输入信号的至少两个其它CA输入电路。
11.根据权利要求10所述的系统，其中所述集中化CA接口区中的所述两个或更多个CA输入电路布置有：
第一对CA输入电路，其在第一方向上以镜像关系邻近地布置；以及
至少一个额外对CA输入电路，其以所述镜像关系邻近地布置且相对于所述第一对CA输入电路布置在第二方向上。
12.根据权利要求11所述的系统，其中所述两个或更多个CA输入电路中的每一者包括：
缓冲器电路，其从所述镜像关系的中心朝外布置；以及
锁存器电路，其朝向所述镜像关系的所述中心布置且经配置以用于通过紧凑路由接收一或多个时钟信号。
13.根据权利要求11所述的系统，其进一步包括时钟缓冲器电路，所述时钟缓冲器电路邻近于所述至少两个CA电路中的至少一者，且经配置以将一或多个时钟信号供应到所述至少两个CA电路中的每一者，所述CA电路具有布置在所述第一对CA输入电路以及所述至少一个额外对CA输入电路的所述镜像关系之间的树状结构。
14.根据权利要求10所述的系统，其中所述两个或更多个CA输入信号包含七个输入信号，且所述集中化CA接口区配置有：
第一CA对，其可操作地耦合到CA0输入信号以及CA6输入信号；
第二CA对，其可操作地耦合到CA1输入信号以及CA5输入信号；
第三CA对，其可操作地耦合到CA2输入信号以及CA4输入信号；以及
一个非相关联CA输入线路，其可操作地耦合到CA3输入信号；且
其中所述第一CA对、所述第二CA对和所述第三CA对在第一方向上以镜像关系布置且在第二方向上邻近地布置。
15.一种系统，其包括：
一或多个处理器；
存储器控制器，其可操作地耦合到所述一或多个处理器；以及
一或多个存储器装置，其可操作地耦合到所述存储器控制器，所述一或多个存储器装置中的每一存储器装置包括接口区，所述接口区包含可操作地耦合到两个或更多个输入信号的两个或更多个输入电路，其中用于每一输入信号的所述两个或更多个输入电路中的一者毗邻耦合到不同输入信号的至少两个其它输入电路。
16.根据权利要求15所述的系统，其进一步包括接合垫区，所述接合垫区包含用于耦合到所述两个或更多个输入信号的数个接合垫。
17.根据权利要求15所述的系统，其中所述两个或更多个输入电路中的每一者包括：
缓冲器电路，其可操作地耦合到其相关联的输入信号；
延迟电路，其可操作地耦合到所述缓冲器电路的输出；以及
锁存器电路，其可操作地耦合到所述延迟电路的输出，且经配置以用于接收一个或多个时钟信号以锁存所述相关联输入信号的信号电平。
18.根据权利要求17所述的系统，其中所述两个或更多个输入电路以镜像关系定位成邻近地布置的对，其中所述锁存器电路在所述镜像关系中定位在最内，所述缓冲器电路在所述镜像关系中定位在最外，且所述延迟电路定位在所述缓冲器电路与所述锁存器电路之间。
19.根据权利要求15所述的系统，其中所述接口区：
按照所述布局布置配置，使得所述两个或更多个输入电路包括以二乘四矩阵邻近地布置的八个输入电路；
包含可操作地耦合到片选信号的所述八个输入电路中的一者；且
包含邻近于所述两个或更多个输入电路中的至少一者的时钟缓冲器电路。
20.根据权利要求19所述的系统，其中所述二乘四矩阵的所述布局布置包含：
第一命令和地址CA对，其可操作地耦合到CA0输入信号以及CA6输入信号；
第二CA对，其可操作地耦合到CA1输入信号以及CA5输入信号；
第三CA对，其可操作地耦合到CA2输入信号以及CA4输入信号；以及
第四CA对，其可操作地耦合到CA3输入信号以及所述片选信号；且
其中所述第一CA对、所述第二CA对、所述第三CA对以及所述第四CA对在第一方向上以镜像关系布置且在第二方向上邻近地布置。
21.一种装置，其包括：
接合垫区，其包含可操作地耦合到数个输入信号的两个或更多个输入电路，其中用于每一输入信号的所述两个或更多个CA输入电路中的一者邻近耦合到不同输入信号的至少两个其它输入电路。
22.根据权利要求21所述的装置，其进一步包括存储器单元区，其中所述接口区定位在接合垫区与所述存储器单元区之间。
23.根据权利要求21所述的装置，其中所述两个或更多个输入电路布置有：
第一对输入电路，其布置在第一方向上；以及；
至少一个额外对输入电路，其相对于所述第一对输入电路布置在第二方向上。
24.根据权利要求21所述的装置，其中所述两个或更多个输入电路中的每一者包括：
缓冲器电路，其可操作地耦合到所述数个输入信号中的一者；
锁存器电路，其用于接收一或多个时钟信号；以及
延迟电路，其布置在所述缓冲器电路与所述锁存器电路之间。
25.根据权利要求21所述的装置，其进一步包括时钟缓冲器电路，所述时钟缓冲器电路邻近所述两个或更多个输入电路中的至少一者，且经配置以将一或多个时钟信号供应到所述两个或更多个电路中的每一者。
26.根据权利要求21所述的装置，其中所述两个或更多个输入电路中的一者耦合到片选信号，且所述片选信号经配置以在所述片选信号失效时停用一或多个时钟信号。
27.根据权利要求21所述的装置，其中所述接口区按照布局布置定位在接合垫区与存储器单元区之间，其中所述两个或更多个输入电路在紧凑区中彼此相邻。
28.根据权利要求27所述的装置，其中所述接口区：
按照布局布置配置，使得所述两个或更多个输入电路包括以二乘四矩阵邻近地布置的八个输入电路；
包含可操作地耦合到片选信号的所述八个输入电路中的一个；且
包含邻近于所述两个或更多个输入电路中的至少一者的时钟缓冲器电路。
29.根据权利要求27所述的装置，所述接口区按照所述布局布置，使得所述两个或更多个输入电路布置有：
第一对输入电路，其在第一方向上以镜像关系邻近地布置；
第二对输入电路，其在所述第一方向上以所述镜像关系邻近地布置；以及
第三对输入电路，其在所述第一方向上以所述镜像关系邻近地布置；且
其中所述第二对输入电路在第二方向上邻近于所述第一对输入电路布置，使得所述镜像关系对准，且所述第三对输入电路在所述第一方向上邻近于所述第一对输入电路布置。
30.一种系统，其包括：
数个存储器装置，所述数个存储器装置中的每一存储器装置包括接口，所述接口包含可操作地耦合到数个输入信号的至少两个输入电路，用于所述数个信号的每一输入信号的所述至少两个输入电路中的一者邻近耦合到不同输入信号的至少两个其它输入电路。
31.根据权利要求30所述的系统，其中所述接口中的所述至少两个输入电路布置有：
第一对输入电路，其在第一方向上以镜像关系邻近地布置；以及
至少一个额外对输入电路，其以所述镜像关系邻近地布置且相对于所述第一对CA输入电路布置在第二方向上。
32.根据权利要求31所述的系统，其中所述至少两个输入电路中的每一者包括：
缓冲器电路，其从所述镜像关系的中心朝外布置；以及
锁存器电路，其朝向所述镜像关系的所述中心布置且经配置以用于通过紧凑路由接收一或多个时钟信号。
33.根据权利要求31所述的系统，其进一步包括时钟缓冲器电路，所述时钟缓冲器电路邻近于所述至少两个输入电路中的至少一者，且经配置以将一或多个时钟信号供应到所述至少两个输入电路中的每一者，所述电路具有布置在所述第一对输入电路以及所述至少一个额外对输入电路的所述镜像关系之间的树状结构。
34.根据权利要求30所述的系统，其中所述至少两个输入信号包含七个输入信号，且所述接口配置有：
第一命令和地址CA对，其可操作地耦合到CA0输入信号以及CA6输入信号；
第二CA对，其可操作地耦合到CA1输入信号以及CA5输入信号；
第三CA对，其可操作地耦合到CA2输入信号以及CA4输入信号；以及
一个非相关联CA输入线路，其可操作地耦合到CA3输入信号；且
其中所述第一CA对、所述第二CA对和所述第三CA对在第一方向上以镜像关系布置且在第二方向上邻近地布置。
35.一种系统，其包括：
存储器控制器；以及
一或多个存储器装置，其可操作地耦合到所述存储器控制器，所述一或多个存储器装置中的每一存储器装置包括接口区，所述接口区包含两个或更多个输入电路，所述两个或更多个输入电路中的一者毗邻耦合到至少两个其它输入电路。
36.根据权利要求35所述的系统，其进一步包括接合垫区，所述接合垫区包含用于耦合到数个输入信号的数个接合垫。
37.根据权利要求35所述的系统，其中所述两个或更多个输入电路中的每一者包括：
缓冲器电路，其可操作地耦合到其相关联的输入信号；
延迟电路，其可操作地耦合到所述缓冲器电路的输出；以及
锁存器电路，其可操作地耦合到所述延迟电路的输出，且经配置以用于接收一个或多个时钟信号以锁存所述相关联输入信号的信号电平。
38.根据权利要求37所述的系统，其中所述两个或更多个输入电路以镜像关系定位成邻近地布置的对，其中所述锁存器电路在所述镜像关系中定位在最内，所述缓冲器电路在所述镜像关系中定位在最外，且所述延迟电路定位在所述缓冲器电路与所述锁存器电路之间。
39.根据权利要求35所述的系统，其中所述接口区：
按照所述布局布置配置，使得所述两个或更多个输入电路包括以二乘四矩阵邻近地布置的八个输入电路；
包含可操作地耦合到片选信号的所述八个输入电路中的一者；且
包含邻近于所述两个或更多个输入电路中的至少一者的时钟缓冲器电路。
40.根据权利要求39所述的系统，其中所述二乘四矩阵的所述布局布置包含：
第一命令和地址CA对，其可操作地耦合到CA0输入信号以及CA6输入信号；
第二CA对，其可操作地耦合到CA1输入信号以及CA5输入信号；
第三CA对，其可操作地耦合到CA2输入信号以及CA4输入信号；以及
第四CA对，其可操作地耦合到CA3输入信号以及所述片选信号；且
其中所述第一CA对、所述第二CA对、所述第三CA对以及所述第四CA对在第一方向上以镜像关系布置且在第二方向上邻近地布置。
CN202211501592.6A 2019-03-26 2020-02-07 命令和地址在存储器装置中的集中化放置 Pending CN115762586A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/365,168 2019-03-26
US16/365,168 US10811057B1 (en) 2019-03-26 2019-03-26 Centralized placement of command and address in memory devices
CN202080016042.8A CN113454719B (zh) 2019-03-26 2020-02-07 命令和地址在存储器装置中的集中化放置
PCT/US2020/017259 WO2020197648A1 (en) 2019-03-26 2020-02-07 Centralized placement of command and address in memory devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080016042.8A Division CN113454719B (zh) 2019-03-26 2020-02-07 命令和地址在存储器装置中的集中化放置

Publications (1)

Publication Number Publication Date
CN115762586A true CN115762586A (zh) 2023-03-07

Family

ID=72603838

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211501592.6A Pending CN115762586A (zh) 2019-03-26 2020-02-07 命令和地址在存储器装置中的集中化放置
CN202080016042.8A Active CN113454719B (zh) 2019-03-26 2020-02-07 命令和地址在存储器装置中的集中化放置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080016042.8A Active CN113454719B (zh) 2019-03-26 2020-02-07 命令和地址在存储器装置中的集中化放置

Country Status (5)

Country Link
US (4) US10811057B1 (zh)
EP (1) EP3924964A4 (zh)
KR (1) KR102702110B1 (zh)
CN (2) CN115762586A (zh)
WO (1) WO2020197648A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210063496A (ko) * 2019-11-22 2021-06-02 삼성전자주식회사 프로세싱 회로를 포함하는 메모리 장치, 그리고 시스템 온 칩과 메모리 장치를 포함하는 전자 장치

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539696A (en) 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
US5526320A (en) * 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
JPH1021684A (ja) * 1996-07-05 1998-01-23 Mitsubishi Electric Corp 同期型半導体記憶装置
US5790839A (en) * 1996-12-20 1998-08-04 International Business Machines Corporation System integration of DRAM macros and logic cores in a single chip architecture
JP3825862B2 (ja) * 1997-02-27 2006-09-27 株式会社ルネサステクノロジ 同期型ダイナミック型半導体記憶装置
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
JPH11316617A (ja) 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体回路装置
JP2002237188A (ja) * 2001-02-13 2002-08-23 Mitsubishi Electric Corp 半導体記憶装置
JP4159415B2 (ja) 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP3742051B2 (ja) * 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
KR100712508B1 (ko) 2005-05-02 2007-04-30 삼성전자주식회사 메모리 장치의 구조
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
JP4885623B2 (ja) 2006-06-13 2012-02-29 エルピーダメモリ株式会社 積層半導体装置
KR100878313B1 (ko) 2007-06-11 2009-01-14 주식회사 하이닉스반도체 데이터 입출력 라인 제어 회로 및 이를 포함하는 반도체집적 회로
KR101102130B1 (ko) 2007-07-11 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 메모리 및 시스템
US7593288B2 (en) * 2007-12-19 2009-09-22 International Business Machines Corporation System for providing read clock sharing between memory devices
US7848153B2 (en) * 2008-08-19 2010-12-07 Qimonda Ag High speed memory architecture
US20100115172A1 (en) 2008-11-04 2010-05-06 Mosaid Technologies Incorporated Bridge device having a virtual page buffer
EP2460083A4 (en) 2009-07-28 2013-09-11 Rambus Inc METHOD AND SYSTEM FOR SYNCHRONIZED ADDRESS AND CONTROL SIGNALS IN THREADED MEMORY MODULES
US8446772B2 (en) 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
JP2013131277A (ja) 2011-12-22 2013-07-04 Elpida Memory Inc 半導体装置及びその製造方法
US9117496B2 (en) 2012-01-30 2015-08-25 Rambus Inc. Memory device comprising programmable command-and-address and/or data interfaces
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
CN105122227B (zh) * 2013-05-29 2018-10-23 桑迪士克科技有限责任公司 用于nand存储器系统的高性能系统拓补
US9728526B2 (en) 2013-05-29 2017-08-08 Sandisk Technologies Llc Packaging of high performance system topology for NAND memory systems
WO2015157845A1 (en) 2014-04-16 2015-10-22 Gan Systems Inc. Embedded packaging for devices and systems comprising lateral gan power transistors
WO2015178050A1 (ja) 2014-05-21 2015-11-26 シャープ株式会社 電界効果トランジスタ
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
KR102179297B1 (ko) 2014-07-09 2020-11-18 삼성전자주식회사 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법
KR20160068550A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 멀티 칩 패키지를 구비하는 반도체 장치
KR102215826B1 (ko) 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
US10283171B2 (en) 2015-03-30 2019-05-07 Taiwan Semicondutor Manufacturing Company, Ltd. Stacked die semiconductor device with separate bit line and bit line bar interconnect structures
KR20170018120A (ko) 2015-08-05 2017-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10310547B2 (en) * 2016-03-05 2019-06-04 Intel Corporation Techniques to mirror a command/address or interpret command/address logic at a memory device
JP2017174994A (ja) 2016-03-24 2017-09-28 ソニー株式会社 撮像装置、電子機器
US10199318B2 (en) 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
KR102554496B1 (ko) 2016-07-14 2023-07-13 에스케이하이닉스 주식회사 복수개의 메모리 모듈을 포함하는 데이터 처리 시스템
US9940984B1 (en) 2016-09-28 2018-04-10 Intel Corporation Shared command address (C/A) bus for multiple memory channels
US10020252B2 (en) 2016-11-04 2018-07-10 Micron Technology, Inc. Wiring with external terminal
US10115709B1 (en) 2017-07-07 2018-10-30 Micron Technology, Inc. Apparatuses comprising semiconductor dies in face-to-face arrangements
US10147712B1 (en) 2017-07-21 2018-12-04 Micron Technology, Inc. Memory device with a multiplexed command/address bus
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10218346B1 (en) 2017-09-14 2019-02-26 Gan Systems Inc. High current lateral GaN transistors with scalable topology and gate drive phase equalization
US10811059B1 (en) 2019-03-27 2020-10-20 Micron Technology, Inc. Routing for power signals including a redistribution layer

Also Published As

Publication number Publication date
US20210005227A1 (en) 2021-01-07
KR102702110B1 (ko) 2024-09-04
CN113454719A (zh) 2021-09-28
US20220005510A1 (en) 2022-01-06
US20230377611A1 (en) 2023-11-23
WO2020197648A1 (en) 2020-10-01
US20200312378A1 (en) 2020-10-01
US11727962B2 (en) 2023-08-15
US11164608B2 (en) 2021-11-02
EP3924964A1 (en) 2021-12-22
EP3924964A4 (en) 2022-11-09
CN113454719B (zh) 2022-12-09
KR20210129740A (ko) 2021-10-28
US10811057B1 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
US7372768B2 (en) Memory with address management
US6246629B1 (en) Semiconductor IC device having a memory and a logic circuit implemented with a single chip
KR100268961B1 (ko) 반도체 장치 및 그 제조 방법과 메모리 코어 칩 및 메모리 주변 회로 칩
US20070153588A1 (en) Configurable inputs and outputs for memory stacking system and method
US6521994B1 (en) Multi-chip module having content addressable memory
US6718432B1 (en) Method and apparatus for transparent cascading of multiple content addressable memory devices
JPH08167703A (ja) 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ
CN111613261A (zh) 用于交叉点型存储器单元的双极解码器
US20230377611A1 (en) Centralized placement of command and address signals in devices and systems
US6888760B2 (en) System and method for multiplexing data and data masking information on a data bus of a memory device
US12100471B2 (en) Command and address interface regions, and associated devices and systems
US20060098516A1 (en) Semiconductor memory device
US20140286113A1 (en) Semiconductor device having roll call circuit
JP2003282813A (ja) 半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置
CN116303157A (zh) 存储器装置及其操作方法、存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination