JP2008288391A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008288391A
JP2008288391A JP2007132164A JP2007132164A JP2008288391A JP 2008288391 A JP2008288391 A JP 2008288391A JP 2007132164 A JP2007132164 A JP 2007132164A JP 2007132164 A JP2007132164 A JP 2007132164A JP 2008288391 A JP2008288391 A JP 2008288391A
Authority
JP
Japan
Prior art keywords
silicon
insulating film
gate electrode
diffusion layer
silicon pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007132164A
Other languages
English (en)
Other versions
JP5600373B2 (ja
Inventor
Yoshihiro Takaishi
芳宏 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007132164A priority Critical patent/JP5600373B2/ja
Priority to US12/121,203 priority patent/US7872301B2/en
Publication of JP2008288391A publication Critical patent/JP2008288391A/ja
Application granted granted Critical
Publication of JP5600373B2 publication Critical patent/JP5600373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】立体構造のゲート電極をフォトリソグラフィで加工することなく、ゲートコンタクトとゲート電極との接続を確保する。
【解決手段】半導体装置１０は縦型トランジスタであり、第１及び第２のシリコンピラー１５Ａ、１５Ｂと、第１のゲート絶縁膜１９Ａを介してシリコンピラー１５Ａの側面を覆う第１のゲート電極２０Ａと、第２のゲート絶縁膜１９Ｂを介してシリコンピラー１５Ｂの側面を覆う第２のゲート電極２０Ｂと、シリコンピラー１５Ａ、１５Ｂの下部に設けられた第１の拡散層１８と、第１のシリコンピラー１５Ｂの上部に設けられた第２の拡散層２６とを備えている。第２の拡散層２６は、シリコンピラー１５Ａの形成に用いたハードマスクを除去することによって形成されたスルーホール内に設けられている。第１のゲート電極２０Ａは、第２のゲート電極２０Ｂを介してゲートコンタクト２９ｃに接続されている。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特に、シリコンピラーを用いた縦型トランジスタ及びその製造方法に関する。
これまで、半導体装置の集積度の向上は、主にトランジスタの微細化によって達成されてきた。トランジスタの微細化はもはや限界に近づいており、これ以上トランジスタサイズを縮小すると、短チャネル効果などによって正しく動作しないおそれが生じている。
このような問題を根本的に解決する方法として、半導体基板を立体加工し、これによりトランジスタを３次元的に形成する方法が提案されている。中でも、半導体基板の主面に対して垂直方向に延びるシリコンピラーをチャネルとして用いるタイプの３次元トランジスタは、占有面積が小さく且つ完全空乏化によって大きなドレイン電流が得られるという利点を有しており、４Ｆ２の最密レイアウトも実現可能である（特許文献１〜５参照）。
特開２００３−３０３９０１号公報 特開平５−１３６３７４号公報 特開平６−２０９０８９号公報 特開平９−８２９５号公報 特開平２００２−８３９４５号公報
シリコンピラーを用いた縦型トランジスタは、ゲート電極がシリコンピラーの側面に位置し、また、シリコンピラーの上部にはソース又はドレインとなる拡散層が形成されていることから、ゲート電極を上層の配線に接続することは容易ではない。例えば、ゲート電極をシリコン基板の平坦領域に引き出し、この引き出し電極部分にゲートコンタクトを接続する方法が考えられるが、この方法では、フォトリソグラフィ及びエッチングによりゲート電極をパターニングする必要があり、ゲート電極の加工工程が増えるだけでなく、シリコンピラーによる大きな段差がリソグラフィの妨げとなるため、立体構造のゲート電極を高精細にパターニングすることはきわめて困難である。
したがって、本発明の目的は、シリコンピラーを用いた縦型トランジスタを有する改良された半導体装置及びその製造方法を提供することである。
また、本発明の他の目的は、シリコンピラーを用いた縦型トランジスタを有する半導体装置であって、ゲート電極のパターニングが不要な半導体装置及びその製造方法を提供することである。
また、本発明のさらに他の目的は、シリコンピラーを用いた縦型トランジスタを有する半導体装置であって、ゲート電極と上層の配線とを容易に接続可能な半導体装置及びその製造方法を提供することである。
本発明の一側面による半導体装置は、基板の主面に対してほぼ垂直に形成された第１及び第２のシリコンピラーと、ゲート絶縁膜を介して第１及び第２のシリコンピラーの側面を覆うゲート電極と、第１のシリコンピラーの下部及び上部にそれぞれ設けられた第１及び第２の拡散層と、第２のシリコンピラーの上部を覆うキャップ絶縁膜と、ゲート電極に接続されたゲートコンタクトとを備え、ゲートコンタクトは、キャップ絶縁膜の周縁部に設けられたゲート電極の上部領域に接続されていることを特徴とする。
また、本発明の他の側面による半導体装置は、基板の主面に対してほぼ垂直に形成された第１及び第２のシリコンピラーと、ゲート絶縁膜を介して第１及び第２のシリコンピラーの側面を覆うゲート電極と、第１のシリコンピラーの下部及び上部にそれぞれ設けられた第１及び第２の拡散層と、ゲート電極に接続されたゲートコンタクトと、第１の拡散層に接続された第１の拡散層コンタクトと、第２の拡散層に接続された第２の拡散層コンタクトとを備え、第２の拡散層コンタクトは第１のシリコンピラーの上方に形成されており、ゲートコンタクトは第２のシリコンピラーの上方に形成されていることを特徴とする。
ここで、「シリコンピラーの上方」とは、シリコンピラーからみて基板とは反対側の方向を指す。同様に、「シリコンピラーの下部及び上部」とは、それぞれシリコンピラーからみて基板側の領域及び基板とは反対側の領域を指す。また、「シリコンピラーの下部及び上部」は、それぞれシリコンピラーの真上及び真下である必要はない。さらに、「シリコンピラーの下部及び上部」は、それぞれシリコンピラーの一部によって構成されていても構わないし、シリコンピラーとは別の部分によって構成されていても構わない。
本発明による半導体装置は、トランジスタ用ピラーである第１のシリコンピラー側のゲート電極が、第２のシリコンピラー側のゲート電極を介してゲートコンタクトに接続されているので、ゲート電極の平坦な部分を形成するための特別なパターニングを行うことなく、ゲート電極とゲートコンタクトとの接続を確保することができる。したがって、ゲート電極を上層の配線に確実に接続することができる。
本発明においては、第１のシリコンピラーと第２のシリコンピラーとの距離がゲート電極の膜厚の２倍未満であることが好ましい。これによれば、第１のシリコンピラー側のゲート電極と第２のシリコンピラー側のゲート電極との間の電気的接続を確実にすることができる。
また、本発明による半導体装置の製造方法は、第１及び第２のシリコンピラーを基板の主面に対してほぼ垂直に形成するシリコンピラー形成工程と、第１のシリコンピラーの下部に第１の拡散層を形成する第１の拡散層形成工程と、第１及び第２のシリコンピラーの側面にゲート絶縁膜を形成するゲート絶縁膜工程と、第１のシリコンピラーと第２のシリコンピラーとの隙間が実質的に埋まるように、ゲート電極を形成するゲート電極形成工程と、ゲート電極をエッチバックすることにより、基板と平行な面に形成されたゲート電極を除去するゲート電極加工工程と、第１のシリコンピラーの上部に第２の拡散層を形成する第２の拡散層形成工程と、ゲート電極のうち、第２のシリコンピラーを覆う部分にゲートコンタクトを形成するゲートコンタクト形成工程とを備えることを特徴とする。
本発明によれば、トランジスタ用ピラーと同時にダミーのシリコンピラーを形成し、ダミーピラーに形成されたゲート電極を通じて、トランジスタのゲート電極を確保するので、３次元構造のゲート電極に対してフォトリソグラフィを行うことなくゲートコンタクトを確保することができる。
本発明において、シリコンピラー形成工程は、ハードマスクを用いて第１及び第２のシリコンピラーを同時に形成する工程を含むことが好ましい。これによれば、第１及び第２のシリコンピラーの間隔を高精度に制御することができることから、各シリコンピラーに形成されるゲート電極同士を確実に接続することができる。
本発明において、ゲート電極形成工程は、ハードマスクを残したままゲート電極を形成する工程であることが好ましい。これによれば、ゲート電極を形成した後、ハードマスクを除去することにより、シリコンピラーの上部に自己整合的な空間（スルーホール）を形成することができる。このため、このスルーホール内に第２の拡散層を形成することにより、第１のシリコンピラーに対して第２の拡散層を自己整合的に形成することができる。
このように、本発明によれば、立体構造のゲート電極をフォトリソグラフィで加工することなく、ゲートコンタクトとゲート電極との接続を確保することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１（ａ）及び（ｂ）は、本発明の好ましい実施形態による半導体装置１０の構造を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。
図１（ａ）及び（ｂ）に示すように、本実施形態による半導体装置１０はシリコンピラーを用いた縦型トランジスタであり、シリコン基板１１に形成されたＳＴＩ（Shallow Trench Isolation）１２と、ＳＴＩに囲まれた活性領域内に形成された第１及び第２のシリコンピラー１５Ａ、１５Ｂと、第１のゲート絶縁膜１９Ａを介して第１のシリコンピラー１５Ａの側面を覆う第１のゲート電極２０Ａと、第２のゲート絶縁膜１９Ｂを介して第２のシリコンピラー１５Ｂの側面を覆う第２のゲート電極２０Ｂとを備えている。半導体装置１０はまた、第１及び第２のシリコンピラー１５Ａ、１５Ｂの下部に設けられた第１の拡散層１８と、第１のシリコンピラー１５Ｂの上部に設けられた第２の拡散層２６とを備えている。第１の拡散層１８は、第１及び第２のシリコンピラー１５Ａ、１５Ｂの真下の領域ではなく、シリコンピラーが形成されていないシリコン基板１１の平坦領域に位置している。
第１の拡散層１８は、第１のコンタクトプラグ２９ａを介して配線層３０に接続されている。第２の拡散層２６は、第２のコンタクトプラグ２９ｂを介して配線層３０に接続されている。ゲート電極２０は、第３のコンタクトプラグ（ゲートコンタクト）２９ｃを介して配線層３０に接続されている。
第１のシリコンピラー１５Ａはトランジスタ用ピラーであり、第２のシリコンピラー１５Ｂはゲート電極用ピラー（ダミーピラー）である。第１及び第２のシリコンピラー１５Ａ、１５Ｂは共に、シリコン基板１１の主面に対してほぼ垂直に形成されており、両者の間の距離Ｌは、ゲート電極の膜厚Ｔの２倍未満に設定されている。第１及び第２のシリコンピラー１５Ａ、１５Ｂをこのように近接配置することで、第１のシリコンピラー１５Ｂの側面に形成されたゲート電極２０Ａと、第２のシリコンピラー１５Ｂの側面に形成されたゲート電極２０Ｂとを接触させることができ、両者の電気的接続を確実にすることができる。
第２のシリコンピラー１５Ｂの平面方向の大きさは、第１のシリコンピラー１５Ａよりも大きく設定されていることが好ましい。特に限定されるものではないが、第１のシリコンピラーの平面寸法は７０×７０ｎｍ程度、第２のシリコンピラーの平面寸法は１００×７０ｎｍ程度に設定することが好ましい。これによれば、第２のコンタクトプラグ２９ｂとゲートコンタクト２９ｃとの距離を離すことができることから、配線層３０の形成マージンを拡大することができる。また、第２のシリコンピラー１５Ｂ側のゲート電極２０Ｂの平面領域が広がることから、ゲート電極２０Ｂとゲートコンタクト２９ｃとの接続を確実にすることができる。各シリコンピラーの高さは、要求されるトランジスタ特性に応じて設定すればよい。例えば、第１のシリコンピラーの平面寸法が７０×７０ｎｍであれば、各シリコンピラーの高さを約１００ｎｍに設定すればよい。
第１のゲート電極２０Ａは、第１のゲート絶縁膜１９Ａを介して第１のシリコンピラー１５Ａの側面に形成されている。第１のシリコンピラー１５Ａの上方は周縁部が保護絶縁膜１４ａと接しており、中央部がスルーホール２３によって開口している。一方、第２のシリコンピラー１５Ｂの側面及び上面は、第２のゲート絶縁膜１９Ｂ及び保護絶縁膜１４ａによって完全に覆われている。ただし、第２のゲート絶縁膜１９Ｂは、第１のゲート絶縁膜１９Ａと同時に形成されるダミーの絶縁膜であって、絶縁膜としては機能するが、トランジスタのゲート絶縁膜として機能するものではない。保護絶縁膜１４ａは、第１のシリコンピラー１５Ａ及び第２のシリコンピラー１５Ｂを形成する際のマスクの一部であり、シリコン酸化膜によって構成される。
第２のゲート電極２０Ｂの上面にはキャップ絶縁膜１４ｂが設けられている。キャップ絶縁膜１４ｂは、第１及び第２のシリコンピラー１５Ａ、１５Ｂの形成に用いたハードマスクであるが、その後の工程で除去せず、そのまま絶縁膜として利用している。ハードマスクは第１のシリコンピラー１５Ａの上方にも存在していたが、第２の拡散層２６の形成空間であるスルーホール２３を形成する際に除去されている。
第１及び第２のゲート電極２０Ａ、２０Ｂは、対応するゲート絶縁膜１９Ａ、１９Ｂの外周に形成されている。特に、第２のゲート電極２０Ｂは、キャップ絶縁膜１４ｂの周縁部を覆うリング状の上部領域を有しており、ゲートコンタクト２９ｃはこの上部領域に接続されている。より詳細には、ゲートコンタクト２９ｃは、第２のシリコンピラー１５の上部に残存するキャップ絶縁膜１４ｂと第２のゲート電極２０Ｂとの界面部分に接続されている。
第１の拡散層１８は、活性領域の底部、すなわち、第１のシリコンピラー１５Ａの下部周辺に設けられている。第２の拡散層２６は、第１のシリコンピラー１５Ａの上部に設けられたスルーホール２３内に埋め込まれている。第１及び第２の拡散層１８、２６は、シリコン基板中の不純物とは反対の導電型を有する不純物をイオン注入することにより形成することができる。
第２の拡散層２６は、絶縁膜１４ａ，２１を貫通するスルーホール２３を介して第１のシリコンピラー１５Ａの上部に形成されたＬＤＤ（Lightly Doped Drain）領域２４に接続されている。スルーホール２３の内壁面には、第２の拡散層２６と第１のゲート電極２０Ａとの間を絶縁する筒状のサイドウォール絶縁膜２５が形成されており、第２の拡散層２６とゲート電極２０Ａとの間の絶縁が確保されている。本実施形態においては、サイドウォール絶縁膜２５の外周部と第１のシリコンピラーの外周部の平面的な位置が実質的に一致している。サイドウォール絶縁膜２５は、シリコンピラーの形成に用いたハードマスク（キャップ絶縁膜１４ｂに相当）を除去することによって形成されたスルーホール２３内に形成されており、シリコンピラー１５Ａの寸法とスルーホール２３の寸法が略一致しているからである。このことは、シリコンピラーの形成に用いたハードマスクを除去することによって形成された空間を第２の拡散層２６の形成空間として利用していることを意味するものである。
第１及び第３のコンタクトプラグ２９ａ乃至２９ｃは、層間絶縁膜２７を貫通するコンタクトホール内に導電性材料を充填することにより形成される。コンタクトプラグの材料としては、ポリシリコンを用いることが好ましい。ゲートコンタクト２９ｃの下端部は、第２のシリコンピラー１５Ｂの上部にあるキャップ絶縁膜１４ｂと第２のゲート電極２０Ｂとの界面部分に接続されている。
以上のような構造を有する半導体装置１０は、第１の拡散層１８がソース及びドレインの一方として機能し、第２の拡散層２６がソース及びドレインの他方として機能する。また、第１のゲート電極２０Ａは、第２のゲート電極２０Ｂを通じてゲートコンタクト２９ｃに接続され、さらに配線層３０に接続されている。チャネル領域はシリコンピラーの縦方向に形成され、ゲート絶縁膜１９Ａを介したゲート電極２０Ａからの電界によって制御される。
以上説明したように、本実施形態の半導体装置１０によれば、トランジスタ用ピラーである第１のシリコンピラー１５Ａに隣接して、ダミーピラーである第２のシリコンピラー１５Ｂが設けられている。そして、第２のシリコンピラー１５Ｂの側面に形成された第２のゲート電極２０Ｂを介して、第１のゲート電極２０Ａとゲートコンタクト２９ｃとを接続していることから、ゲート電極の平坦な部分を形成するためのフォトリソグラフィを行うことなく、ゲートコンタクトとの接続が容易なゲート電極構造を実現することができる。
また、本実施形態によれば、第１のシリコンピラー１５Ａと第２のシリコンピラー１５Ｂとの距離がゲート電極の膜厚の２倍未満に設定されているので、第１のシリコンピラー１５Ａ側のゲート電極２０Ａと第２のシリコンピラー１５Ｂ側のゲート電極２０Ｂとの間の電気的接続を確実にすることができる。さらに、本実施形態によれば、第１のシリコンピラー１５Ａの形成に用いたハードマスクを除去することによって形成されたスルーホール２３内に第２の拡散層２６を設けているので、第１のシリコンピラー１５Ａに対して第２の拡散層２６を自己整合的に形成することができ、第１のシリコンピラー１５Ａと第２の拡散層２６とを確実に接続することができる。
次に、本実施形態による半導体装置１０の製造方法について詳細に説明する。
図２〜図２４は、本実施形態による半導体装置１０の製造方法を説明するための工程図であり、（ａ）は断面図、（ｂ）は平面図を示している。
半導体装置１０の製造では、まずシリコン基板１１を用意し、このシリコン基板上にＳＴＩ（Shallow Trench Isolation）１２を形成することにより、ＳＴＩ１２に囲まれた活性領域１３を形成する（図２）。実際のシリコン基板１１には多数の活性領域が形成されるが、図２には１つの活性領域のみを示している。特に限定されるものではないが、本実施形態の活性領域１３は矩形状を有している。
ＳＴＩ１２の形成では、シリコン基板１１の主面に約２２０ｎｍの深さを有する溝をドライエッチングにより形成し、溝の内壁を含む基板全面に薄いシリコン酸化膜を約１０００℃の熱酸化により形成した後、溝の内部を含む基板全面に４００〜５００ｎｍの厚みを有するシリコン酸化膜をＣＶＤ（Chemical Vapor Deposition）法によって堆積させる。その後、シリコン基板１１上の不要なシリコン酸化膜をＣＭＰ(Chemical Mechanical Polishing)により除去して、シリコン酸化膜を溝の内部にのみ残すことにより、ＳＴＩ１２が形成される。
次に、活性領域１３内に第１及び第２のシリコンピラー１５Ａ、１５Ｂを同時に形成する。シリコンピラー１５Ａ、１５Ｂの形成では、まず基板全面に保護絶縁膜であるシリコン酸化膜１４ａ及びハードマスクであるシリコン窒化膜１４ｂを形成する（図３（ａ）及び（ｂ））。特に限定されるものではないが、シリコン酸化膜１４ａ及びシリコン窒化膜１４ｂはＣＶＤ法で形成することができ、シリコン酸化膜１４ａの膜厚は約５ｎｍ、シリコン窒化膜１４ｂの膜厚は約１２０ｎｍであることが好ましい。本明細書においては、シリコン酸化膜１４ａ及びシリコン窒化膜１４ｂの積層膜を単に「ハードマスク１４」と呼ぶことがある。
その後、ハードマスク１４をパターニングすることにより、第１及び第２のシリコンピラー１５Ａ、１５Ｂを形成すべき領域及び活性領域１３よりも外側の領域にあるハードマスク１４を残し、それ以外を除去する（図４（ａ）及び（ｂ））。なお、活性領域１３内に不要なシリコンピラーが形成されないよう、ＳＴＩ１２を覆うハードマスク１４のエッジは、活性領域１３の外周よりもやや外側に位置させることが好ましい。
さらに、こうしてパターニングされたハードマスク１４を用いて、活性領域１３の露出面をドライエッチングにより掘り下げる（図５）。このエッチング工程により、活性領域１３の露出面に凹部が形成され、掘り下げられなかった部分はシリコン基板の主面に対してほぼ垂直な第１及び第２のシリコンピラー１５Ａ、１５Ｂとなる。また、シリコンピラー１５Ａ、１５Ｂの上部に残存するハードマスク１４は、キャップ絶縁膜となる。
次に、第１及び第２のシリコンピラー１５Ａ、１５Ｂの側面にサイドウォール絶縁膜１６を形成する（図６）。サイドウォール絶縁膜１６は、ハードマスク１４を残したまま、活性領域１３の露出面を熱酸化により保護した後、シリコン窒化膜を形成し、さらにこのシリコン窒化膜をエッチバックすることより形成することができる。これにより、活性領域１３の内周面と、第１及び第２のシリコンピラー１５Ａ、１５Ｂの側面がサイドウォール絶縁膜１６に覆われた状態となる。
次に、活性領域１３の露出面（つまり活性領域１３の底面）にシリコン酸化膜１７を熱酸化により形成する（図７）。このとき、第１及び第２のシリコンピラー１５Ａ及び１５Ｂの上面及び側面は、それぞれキャップ絶縁膜であるハードマスク１４及びサイドウォール絶縁膜１６によって覆われているので熱酸化されることはない。特に限定されるものではないが、シリコン酸化膜１７の膜厚は約３０ｎｍであることが好ましい。
次に、第１及び第２のシリコンピラー１５Ａ、１５Ｂの下部に第１の拡散層１８を形成する（図８）。第１の拡散層１８は、活性領域１３の表面に形成されたシリコン酸化膜１７を介して、シリコン基板中の不純物とは反対の導電型を有する不純物をイオン注入することにより形成することができる。
次に、サイドウォール絶縁膜１６をウェットエッチングにより除去する（図９）。これにより、活性領域１３の底面に形成されたシリコン酸化膜１７、並びに、第１及び第２のシリコンピラー１５Ａ、１５Ｂの側面が露出した状態となる。第１及び第２のシリコンピラー１５Ａ、１５Ｂの上面は、キャップ絶縁膜であるハードマスク１４で覆われたままである。
次に、第１及び第２のシリコンピラー１５Ａ、１５Ｂの側面にゲート絶縁膜１９Ａ、１９Ｂを同時に形成する（図１０）。ゲート絶縁膜１９Ａ、１９Ｂは熱酸化により形成することができ、これらの膜厚は約５ｎｍであることが好ましい。
次に、ポリシリコン膜からなるゲート電極２０Ａ、２０Ｂを形成する。ゲート電極２０Ａ、２０Ｂは、基板全面に約３０ｎｍの膜厚Ｔを有するポリシリコン膜２０をＣＶＤ法により形成した後（図１１）、ポリシリコン膜をエッチバックすることにより形成することができる（図１２（ａ）及び（ｂ））。これにより、シリコンピラー１５Ａの側面がゲート電極２０Ａで覆われた状態となり、シリコンピラー１５Ｂの側面がゲート電極２０Ｂで覆われた状態となる。また、ＳＴＩ１２の側面にもポリシリコン膜が残るが、このポリシリコン膜はゲート電極として機能するものではない。また、第１及び第２のシリコンピラー１５Ａ、１５Ｂ間の距離Ｌがゲート電極２０の膜厚Ｔの２倍未満に設定されていることから、第１のシリコンピラー１５Ａと第２のシリコンピラー１５Ｂとの間の隙間に形成されたゲート電極２０Ａ、２０Ｂは、互いに接触した状態となっている。
次に、基板全面にシリコン酸化膜からなる層間絶縁膜２１を形成した後、層間絶縁膜２１の表面をＣＭＰ法により研磨して平坦化する（図１３）。このとき、シリコン窒化膜１４ｂがＣＭＰストッパーとしての役割を果たすので、層間絶縁膜２１の膜厚を確実に制御することができる。こうして、活性領域１３内は層間絶縁膜２１で埋められた状態となる。
次に、シリコンピラー１５Ａの上方に設けられたハードマスク１４を選択的に除去し、スルーホール（開口部）２３を形成する。スルーホール２３の形成では、まず基板全面にシリコン酸化膜からなるマスク酸化膜２２を形成する（図１４）。マスク酸化膜２２はＣＶＤ法により形成することができ、マスク酸化膜２２の膜厚は約５ｎｍであることが好ましい。次に、第１のシリコンピラー１５Ａの上方に形成されたシリコン窒化膜１４ｂが露出し、第２のシリコンピラー１５Ｂの上方のシリコン窒化膜（キャップ絶縁膜）１４ｂが保護されるように、マスク酸化膜２２をパターニングする（図１５（ａ）及び（ｂ））。その後、露出したシリコン窒化膜１４ｂをドライエッチング又はウェットエッチングにより除去することにより、保護絶縁膜であるシリコン酸化膜１４ａを底面とするスルーホール２３が形成される（図１６（ａ）及び（ｂ））。
スルーホール２３は、シリコンピラー１５Ａを形成する際にマスクとして用いたシリコン窒化膜１４ｂを除去することにより形成されることから、シリコンピラー１５Ａに対して自己整合的に形成されることになる。このため、平面的に見て、スルーホール２３の壁面とシリコンピラー１５Ａの外周部は一致する。
次に、第１のシリコンピラー１５Ａの上部にＬＤＤ領域２４を形成する（図１７）。ＬＤＤ領域２４は、第１のシリコンピラー１５Ａの上部に形成されたシリコン酸化膜１４ａを介して、シリコン基板中の不純物と逆の導電型を有する低濃度の不純物を浅くイオン注入することにより形成することができる。
次に、スルーホール２３の内壁面にサイドウォール絶縁膜２５を形成する（図１８）。サイドウォール絶縁膜２５は、基板全面にシリコン窒化膜を形成した後、これをエッチバックすることにより形成することができる。特に限定されるものではないが、シリコン窒化膜の膜厚は約１０ｎｍであることが好ましい。このように、サイドウォール絶縁膜２５はスルーホール２３の内壁面に形成され、スルーホール２３はシリコンピラー１５Ａの形成に用いたハードマスクであるシリコン窒化膜１４ｂを除去することによって形成されるものであることから、平面的に見て、筒状のサイドウォール絶縁膜２５の外周部とシリコンピラー１５Ａの外周部は一致している。なお、活性領域１３の外周面にもシリコン窒化膜が形成されるが、このシリコン窒化膜はサイドウォール絶縁膜として機能するものではない。
次に、第１のシリコンピラー１５Ａの上部に第２の拡散層２６を形成する。第２の拡散層２６の形成では、まずスルーホール２３を掘り下げてその底部にあるシリコン酸化膜１４ａに開口部を設け、第１のシリコンピラー１５Ａの上面を露出させる（図１９（ａ）及び（ｂ））。そして、スルーホール２３の内部にシリコンエピタキシャル層２６ａを選択的エピタキシャル成長法により形成する（図２０（ａ）及び（ｂ））。その後、シリコンエピタキシャル層２６ａにシリコン基板中の不純物とは反対の導電型を有する高濃度の不純物をイオン注入することにより、第２の拡散層２６が形成される（図２１（ａ）及び（ｂ））。これにより、第２の拡散層２６が第１のシリコンピラー１５Ａに対して自己整合的に形成されることになる。
次に、基板全面に層間絶縁膜２７を形成した後（図２２）、パターニングにより第１乃至第３のコンタクトホール２８ａ乃至２８ｃを形成する（図２３（ａ）及び（ｂ））。第１のコンタクトホール２８ａは、第１のシリコンピラー１５Ａの隣に設けられた活性領域１３内の空き領域に形成され、層間絶縁膜２７，２１，１７を貫通して第１の拡散層１８まで達している。第２のコンタクトホール２８ｂは、第１のシリコンピラー１５Ａの直上に形成され、層間絶縁膜２７を貫通して第２の拡散層２６まで達している。第３のコンタクトホール２８ｃは、第２のシリコンピラー１５Ａの直上ではないが、第２のシリコンピラーの上方に形成され、層間絶縁膜２７，２１を貫通して第２のゲート電極２０Ｂまで達している。特に、第３のコンタクトホール２８ｃは、第２のシリコンピラー１５Ｂの周囲に形成された第２のゲート電極２０Ｂのうち、第１のゲート電極２０Ａとの接続位置と反対側の位置に接続されることが好ましい。これによれば、第２のコンタクトホール２８ｂと第３のコンタクトホール２８ｃとの間隔を広げることができるので、十分なマージンを確保することができる。
次に、第１乃至第３のコンタクトホール２８ａ乃至２８ｃ内にポリシリコンを埋め込むことにより、第１乃至第３のコンタクトプラグ２９ａ乃至２９ｃを形成する（図２４）。第１のコンタクトプラグ（第１の拡散層コンタクト）２９ａは第１の拡散層１８に接続され、第２のコンタクトプラグ（第２の拡散層コンタクト）２９ｂは第２の拡散層２６に接続され、第３のコンタクトプラグ（ゲートコンタクト）は第２のゲート電極２０Ｂに接続される。
最後に、第１乃至第３のコンタクトプラグ２９ａ乃至２９ｃの上端部に配線層３０を形成することにより、本実施形態の半導体装置１０が完成する（図１（ａ）及び（ｂ））。
以上説明したように、本実施形態の半導体装置１０の製造方法によれば、ハードマスクを用いて第１及び第２のシリコンピラー１５Ａ、１５Ｂを同時に形成するので、両者の間隔（距離Ｌ）を高精度に制御することができ、各シリコンピラーに形成されるゲート電極同士を確実に接続することができる。したがって、３次元構造を有する第１のゲート電極２０Ａに対してフォトリソグラフィを行うことなくゲートコンタクトを確保することができる。また、シリコンピラー１５Ａ、１５Ｂの形成に用いたハードマスク１４を残したままゲート電極２０Ａ、２０Ｂを形成した後、第１のシリコンピラー１５Ａ上のハードマスク１４を除去していることから、第１のシリコンピラー１５Ａの上部に自己整合的な空間（スルーホール２３）を形成することができる。したがって、スルーホール２３内に第２の拡散層２６を形成することにより、第１のシリコンピラー１５Ａに対して第２の拡散層２６を自己整合的に形成することができる。
図２５は、本発明の好ましい他の実施形態による半導体装置を示す略断面図である。
図２５に示すように、本実施形態の半導体装置４０は縦型トランジスタを用いたＤＲＡＭセルであり、セルトランジスタＴｒの上方にはセルキャパシタＣｐが形成されている。セルトランジスタの構造は、図１に示したトランジスタの構造と同様である。
キャパシタＣｐは、シリンダ型の下部電極５１と、基準電位配線ＰＬに接続された円柱型の上部電極５２と、下部電極５１と上部電極５２との間に設けられた容量絶縁膜５３によって構成されている。下部電極５１は層間絶縁膜５４を貫通するシリンダホール内に形成されており、ストレージノードコンタクト２９ｂを介して第２の拡散層２６に接続されている。また、配線層３０のうち、第１の拡散層１８に接続される部分はビット線ＢＬとして用いられ、第２のゲート電極２０Ｂに接続される部分はワード線ＷＬとして用いられる。
このように、本実施形態の半導体装置によれば、縦型トランジスタを用いた非常に小型なＤＲＡＭセルを実現することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、第１及び第２のシリコンピラーが共に略略矩形状であり、両者共に類似の平面形状を有しているが、本発明はこのような場合に限定されるものではなく、種々の形状が考えられる。例えば、平面方向に細長い形状を有するシリコンピラーを用いてもよい。
また、上記実施形態においては、スルーホール内にシリコンエピタキシャル層２６ａを形成し、このシリコンエピタキシャル層２６ａをイオン注入することにより第２の拡散層２６を形成しているが、本発明はこのような工程に限定されるものではなく、例えば、スルーホール内に不純物をドープしたポリシリコン膜を埋め込むことにより第２の拡散層２６を形成してもよい。但し、選択的エピタキシャル成長法を用いれば、結晶の連続性が確保されることから、より良好なトランジスタ特性を得ることが可能となる。また、上記実施形態では、第１のシリコンピラー１５Ａと第２の拡散層２６が別個の部分によって構成されているが、第１のシリコンピラー１５Ａの内部に第２の拡散層２６を形成しても構わない。
図１は、本発明の好ましい実施形態による半導体装置１０の構造を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図２は、本実施形態による半導体装置１０の製造方法の一工程（ＳＴＩ１２及び活性領域１３の形成）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図３は、本実施形態による半導体装置１０の製造方法の一工程（ハードマスク１４の形成）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図４は、本実施形態による半導体装置１０の製造方法の一工程（ハードマスク１４のパターニング）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図５は、本実施形態による半導体装置１０の製造方法の一工程（シリコンピラー１５Ａ、１５Ｂの形成）を示す断面図である。 図６は、本実施形態による半導体装置１０の製造方法の一工程（サイドウォール絶縁膜１６の形成）を示す断面図である。 図７は、本実施形態による半導体装置１０の製造方法の一工程（シリコン酸化膜１７の形成）を示す略断面図である。 図８は、本実施形態による半導体装置１０の製造方法の一工程（第１の拡散層１８の形成）を示す略断面図である。 図９は、本実施形態による半導体装置１０の製造方法の一工程（サイドウォール絶縁膜１６の除去）を示す略断面図である。 図１０は、本実施形態による半導体装置１０の製造方法の一工程（ゲート絶縁膜１９Ａ、１９Ｂの形成）を示す略断面図である。 図１１は、本実施形態による半導体装置１０の製造方法の一工程（ポリシリコン膜の形成）を示す略断面図である。 図１２は、本実施形態による半導体装置１０の製造方法の一工程（ポリシリコン膜のエッチバック）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図１３は、本実施形態による半導体装置１０の製造方法の一工程（層間絶縁膜２１の形成）を示す略断面図である。 図１４は、本実施形態による半導体装置１０の製造方法の一工程（マスク酸化膜２２の形成）を示す略断面図である。 図１５は、本実施形態による半導体装置１０の製造方法の一工程（マスク酸化膜２２のパターニング）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図１６は、本実施形態による半導体装置１０の製造方法の一工程（シリコン窒化膜１４ｂの除去）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図１７は、本実施形態による半導体装置１０の製造方法の一工程（ＬＤＤ領域２４の形成）を示す断面図である。 図１８は、本実施形態による半導体装置１０の製造方法の一工程（サイドウォール絶縁膜２５の形成）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図１９は、本実施形態による半導体装置１０の製造方法の一工程（スルーホール２３の掘り下げ）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図２０は、本実施形態による半導体装置１０の製造方法の一工程（シリコンエピタキシャル層２６ａの形成）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図２１は、本実施形態による半導体装置１０の製造方法の一工程（イオン注入による第２の拡散層２６の形成）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図２２は、本実施形態による半導体装置１０の製造方法の一工程（層間絶縁膜２７の形成）を示す略断面図である。 図２３は、本実施形態による半導体装置１０の製造方法の一工程（コンタクトホール２８ａ〜２８ｃの形成）を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。 図２４は、本実施形態による半導体装置１０の製造方法の一工程（コンタクトプラグ２９ａ〜２９ｃの形成）を示す略断面図である。 図２５は、本発明の好ましい他の実施形態による半導体装置４０の構造を示す図であり、（ａ）は略断面図、（ｂ）は略平面図である。
符号の説明
１０ 半導体装置（トランジスタ）
１１ シリコン基板
１２ ＳＴＩ
１３ 活性領域
１４ ハードマスク
１４ａ シリコン酸化膜（マスク絶縁膜）
１４ｂ シリコン窒化膜（キャップ絶縁膜）
１５ シリコンピラー
１５Ａ 第１のシリコンピラー
１５Ｂ 第２のシリコンピラー
１６ サイドウォール絶縁膜
１６ セルコンタクト
１７ シリコン酸化膜
１８ 第２の拡散層
１９Ａ 第１のゲート絶縁膜
１９Ｂ 第２のゲート絶縁膜
２０ ゲート電極
２０Ａ 第１のゲート電極
２０Ｂ 第２のゲート電極
２１ 層間絶縁膜
２２ マスク酸化膜
２３ スルーホール
２４ ＬＤＤ領域
２５ サイドウォール絶縁膜
２６ 第２の拡散層
２６ａ シリコンエピタキシャル層
２７ 層間絶縁膜
２８ａ 第１のコンタクトホール
２８ｂ 第２のコンタクトホール
２８ｃ 第３のコンタクトホール
２９ａ 第１のコンタクトプラグ
２９ｂ 第２のコンタクトプラグ
２９ｃ 第３のコンタクトプラグ
３０ 配線層
４０ 半導体装置（ＤＲＡＭセル）
５１ 下部電極
５２ 上部電極
５３ 容量絶縁膜
７３ ハードマスク
ＢＬ ビット線
ＷＬ ワード線
Ｃｐ キャパシタ
ＰＬ 基準電位配線
Ｔｒ セルトランジスタ

Claims (17)

  1. 基板の主面に対してほぼ垂直に形成された第１及び第２のシリコンピラーと、
    ゲート絶縁膜を介して前記第１及び第２のシリコンピラーの側面を覆うゲート電極と、
    前記第１のシリコンピラーの下部及び上部にそれぞれ設けられた第１及び第２の拡散層と、
    前記第２のシリコンピラーの上部を覆うキャップ絶縁膜と、
    前記ゲート電極に接続されたゲートコンタクトとを備え、
    前記ゲートコンタクトは、前記キャップ絶縁膜の周縁部に設けられた前記ゲート電極の上部領域に接続されていることを特徴とする半導体装置。
  2. 前記第１のシリコンピラーと前記第２のシリコンピラーとの距離が前記ゲート電極の膜厚の２倍未満であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１及び第２のシリコンピラーの上面と接する保護絶縁膜をさらに備え、前記第１のシリコンピラー側に設けられた前記保護絶縁膜には開口部が形成されており、前記第２のシリコンピラー側に設けられた前記保護絶縁膜は前記第２のシリコンピラーの上面の全てと接していることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２の拡散層は、前記開口部を介して前記第１のシリコンピラーの前記上面と接していることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２の拡散層と前記ゲート電極との間を絶縁する筒状のサイドウォール絶縁膜をさらに備えることを特徴とする請求項４に記載の半導体装置。
  6. 平面的に見て、前記筒状のサイドウォール絶縁膜の外周部と前記第１のシリコンピラーの外周部が実質的に一致していることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２のシリコンピラーの平面的な面積が前記第１のシリコンピラーよりも大きいことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 基板の主面に対してほぼ垂直に形成された第１及び第２のシリコンピラーと、
    ゲート絶縁膜を介して前記第１及び第２のシリコンピラーの側面を覆うゲート電極と、
    前記第１のシリコンピラーの下部及び上部にそれぞれ設けられた第１及び第２の拡散層と、
    前記ゲート電極に接続されたゲートコンタクトと、
    前記第１の拡散層に接続された第１の拡散層コンタクトと、
    前記第２の拡散層に接続された第２の拡散層コンタクトとを備え、
    前記第２の拡散層コンタクトは前記第１のシリコンピラーの上方に形成されており、前記ゲートコンタクトは前記第２のシリコンピラーの上方に形成されていることを特徴とする半導体装置。
  9. 前記第１のシリコンピラーと前記第２のシリコンピラーとの距離が前記ゲート電極の膜厚の２倍未満であることを特徴とする請求項８に記載の半導体装置。
  10. 前記第２のシリコンピラーの上部を覆うキャップ絶縁膜をさらに備え、
    前記ゲートコンタクトは、前記キャップ絶縁膜の周縁部に設けられた前記ゲート電極の上部領域に接続されていることを特徴とする請求項８又は９に記載の半導体装置。
  11. 第１及び第２のシリコンピラーを基板の主面に対してほぼ垂直に形成するシリコンピラー形成工程と、
    前記第１のシリコンピラーの下部に第１の拡散層を形成する第１の拡散層形成工程と、
    前記第１及び第２のシリコンピラーの側面にゲート絶縁膜を形成するゲート絶縁膜工程と、
    前記第１のシリコンピラーと前記第２のシリコンピラーとの隙間が実質的に埋まるように、ゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極をエッチバックすることにより、前記基板と平行な面に形成された前記ゲート電極を除去するゲート電極加工工程と、
    前記第１のシリコンピラーの上部に第２の拡散層を形成する第２の拡散層形成工程と、
    前記ゲート電極のうち、前記第２のシリコンピラーを覆う部分にゲートコンタクトを形成するゲートコンタクト形成工程とを備えることを特徴とする半導体装置の製造方法。
  12. 前記シリコンピラー形成工程においては、ハードマスクを用いて前記第１及び第２のシリコンピラーを同時に形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記ゲート電極形成工程においては、前記ハードマスクを残したまま前記ゲート電極を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記ゲート電極加工工程の後、前記第２の拡散層形成工程の前に行われる工程であって、第１の層間絶縁膜を形成する第１の層間絶縁膜形成工程と、前記第１のシリコンピラーの上部に残存する前記ハードマスクを除去することにより、前記第１の層間絶縁膜に第１のスルーホールを形成する第１のスルーホール形成工程と、前記第１のスルーホールの内壁にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程とをさらに備え、
    前記第２の拡散層形成工程は、前記サイドウォール絶縁膜で囲まれた領域に前記第２の拡散層を形成する工程を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記第２の拡散層形成工程は、エピタキシャル成長法によってシリコンエピタキシャル層を形成する工程を含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記第２の拡散層形成工程の後、前記ゲートコンタクト形成工程の前に行われる工程であって、第２の層間絶縁膜を形成する第２の層間絶縁膜形成工程と、前記第２の層間絶縁膜にコンタクトホールを形成することによって前記ゲート電極を露出させる工程とをさらに備え、
    前記ゲートコンタクト形成工程は、前記コンタクトホール内に前記ゲートコンタクトを形成する工程を含むことを特徴とする請求項１１乃至１５のいずれか一項に記載の半導体装置の製造方法。
  17. 前記コンタクトホールは、前記第２のシリコンピラーの上部に残存する前記マスクと前記ゲート電極との界面部分を露出させることを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2007132164A 2007-05-17 2007-05-17 半導体装置及びその製造方法 Expired - Fee Related JP5600373B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007132164A JP5600373B2 (ja) 2007-05-17 2007-05-17 半導体装置及びその製造方法
US12/121,203 US7872301B2 (en) 2007-05-17 2008-05-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132164A JP5600373B2 (ja) 2007-05-17 2007-05-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008288391A true JP2008288391A (ja) 2008-11-27
JP5600373B2 JP5600373B2 (ja) 2014-10-01

Family

ID=40026629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132164A Expired - Fee Related JP5600373B2 (ja) 2007-05-17 2007-05-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7872301B2 (ja)
JP (1) JP5600373B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080756A (ja) * 2008-09-26 2010-04-08 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2012054334A (ja) * 2010-08-31 2012-03-15 Elpida Memory Inc 半導体デバイス及びその製造方法
US8174068B2 (en) 2009-07-14 2012-05-08 Elpida Memory, Inc. Semiconductor device having vertical transistor, manufacturing method thereof, and data processing system
JP2012089772A (ja) * 2010-10-22 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
US8198674B2 (en) 2009-05-21 2012-06-12 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US8278694B2 (en) 2010-02-15 2012-10-02 Elpida Memory, Inc. Semiconductor device with vertical transistor
US8324673B2 (en) 2009-12-31 2012-12-04 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
US8415738B2 (en) 2009-03-18 2013-04-09 Elpida Memory, Inc. Semiconductor memory device and manufacturing method thereof
US8486808B2 (en) 2010-04-27 2013-07-16 Elpida Memory, Inc. Manufacturing method of semiconductor device having vertical transistor
US8531010B2 (en) 2009-11-10 2013-09-10 Elpida Memory, Inc. Semiconductor device including a pillar MOS transistor
JP2014207486A (ja) * 2014-08-06 2014-10-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US9165935B2 (en) 2011-06-30 2015-10-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842999B2 (en) * 2007-05-17 2010-11-30 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
KR101432619B1 (ko) 2008-07-07 2014-08-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2010287739A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2012015345A (ja) * 2010-07-01 2012-01-19 Elpida Memory Inc 半導体装置
JP2013026382A (ja) * 2011-07-20 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
US8614117B2 (en) 2012-02-08 2013-12-24 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
JP2013219311A (ja) * 2012-04-12 2013-10-24 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
US9607899B1 (en) 2016-04-27 2017-03-28 International Business Machines Corporation Integration of vertical transistors with 3D long channel transistors
CN115172269A (zh) * 2022-07-05 2022-10-11 长鑫存储技术有限公司 半导体结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156664A (ja) * 1988-12-09 1990-06-15 Toshiba Corp 半導体装置
JPH02188966A (ja) * 1989-01-17 1990-07-25 Toshiba Corp Ｍｏｓ型半導体装置
JPH03285352A (ja) * 1990-03-31 1991-12-16 Toshiba Corp ダイナミック型半導体記憶装置
JPH05136374A (ja) * 1991-04-23 1993-06-01 Canon Inc 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209089A (ja) 1993-01-11 1994-07-26 Toshiba Corp 半導体記憶装置
JP3957774B2 (ja) 1995-06-23 2007-08-15 株式会社東芝 半導体装置
JP4064607B2 (ja) 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
JP4246929B2 (ja) * 2001-06-29 2009-04-02 株式会社東芝 半導体記憶装置およびその製造方法
JP4290921B2 (ja) 2002-04-08 2009-07-08 エルピーダメモリ株式会社 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156664A (ja) * 1988-12-09 1990-06-15 Toshiba Corp 半導体装置
JPH02188966A (ja) * 1989-01-17 1990-07-25 Toshiba Corp Ｍｏｓ型半導体装置
JPH03285352A (ja) * 1990-03-31 1991-12-16 Toshiba Corp ダイナミック型半導体記憶装置
JPH05136374A (ja) * 1991-04-23 1993-06-01 Canon Inc 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080756A (ja) * 2008-09-26 2010-04-08 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8415738B2 (en) 2009-03-18 2013-04-09 Elpida Memory, Inc. Semiconductor memory device and manufacturing method thereof
US8198674B2 (en) 2009-05-21 2012-06-12 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US8174068B2 (en) 2009-07-14 2012-05-08 Elpida Memory, Inc. Semiconductor device having vertical transistor, manufacturing method thereof, and data processing system
US8421146B2 (en) 2009-07-14 2013-04-16 Elpida Memory, Inc. Semiconductor device having vertical transistor, manufacturing method thereof, and data processing system
US8531010B2 (en) 2009-11-10 2013-09-10 Elpida Memory, Inc. Semiconductor device including a pillar MOS transistor
US8324673B2 (en) 2009-12-31 2012-12-04 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
US8278694B2 (en) 2010-02-15 2012-10-02 Elpida Memory, Inc. Semiconductor device with vertical transistor
US8486808B2 (en) 2010-04-27 2013-07-16 Elpida Memory, Inc. Manufacturing method of semiconductor device having vertical transistor
US8436409B2 (en) 2010-08-31 2013-05-07 Elpida Memory, Inc. Semiconductor device
JP2012054334A (ja) * 2010-08-31 2012-03-15 Elpida Memory Inc 半導体デバイス及びその製造方法
US8357577B2 (en) 2010-10-22 2013-01-22 Elpida Memory, Inc. Manufacturing method of semiconductor device having vertical type transistor
JP2012089772A (ja) * 2010-10-22 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
US9165935B2 (en) 2011-06-30 2015-10-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
JP2014207486A (ja) * 2014-08-06 2014-10-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Also Published As

Publication number Publication date
US20080283907A1 (en) 2008-11-20
US7872301B2 (en) 2011-01-18
JP5600373B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5600373B2 (ja) 半導体装置及びその製造方法
JP2008300623A (ja) 半導体装置及びその製造方法、並びに、データ処理システム
CN112086455B (zh) 半导体器件及其制造方法
US8022457B2 (en) Semiconductor memory device having vertical channel transistor and method for fabricating the same
JP5520185B2 (ja) 半導体装置及びその製作方法
US7449382B2 (en) Memory device and fabrication method thereof
US20110156118A1 (en) Semiconductor device with vertical cells and fabrication method thereof
JP2015053337A (ja) 半導体装置及びその製造方法
KR101882360B1 (ko) 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법
US20120119278A1 (en) Semiconductor device and method of forming the same
CN101937915B (zh) 半导体器件及半导体器件的制造方法
JP2011023483A (ja) 半導体装置及びその製造方法並びにデータ処理システム
JP2008004894A (ja) 半導体装置及びその製造方法
WO2014123170A1 (ja) 半導体装置及びその製造方法
US8198674B2 (en) Semiconductor device and manufacturing method thereof
KR20070047069A (ko) 수직 트랜지스터를 구비한 반도체 소자 및 그 제조방법
JP2013168570A (ja) 半導体装置及びその製造方法
US20140302651A1 (en) Method for manufacturing semiconductor device with first and second gates over buried bit line
JP6054046B2 (ja) 半導体装置及びその製造方法
WO2014126214A1 (ja) 半導体装置
JP2013219179A (ja) 半導体装置及びその製造方法
KR101131967B1 (ko) 수직채널을 구비한 반도체 장치 및 그 제조방법
JP2012064627A (ja) 半導体装置の製造方法
JP4728378B2 (ja) 半導体装置の製造方法
JP2013239505A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5600373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees