JP2008251569A - 半導体装置とその製造方法、及びテンプレート基板 - Google Patents

半導体装置とその製造方法、及びテンプレート基板 Download PDF

Info

Publication number
JP2008251569A
JP2008251569A JP2007087127A JP2007087127A JP2008251569A JP 2008251569 A JP2008251569 A JP 2008251569A JP 2007087127 A JP2007087127 A JP 2007087127A JP 2007087127 A JP2007087127 A JP 2007087127A JP 2008251569 A JP2008251569 A JP 2008251569A
Authority
JP
Japan
Prior art keywords
zno
layer
substrate
semiconductor device
zinc silicate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007087127A
Other languages
English (en)
Other versions
JP4953879B2 (ja
Inventor
Hiroyuki Kato
裕幸 加藤
Michihiro Sano
道宏 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39871304&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008251569(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2007087127A priority Critical patent/JP4953879B2/ja
Priority to US12/079,617 priority patent/US7858436B2/en
Publication of JP2008251569A publication Critical patent/JP2008251569A/ja
Priority to US12/950,817 priority patent/US8154018B2/en
Application granted granted Critical
Publication of JP4953879B2 publication Critical patent/JP4953879B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

【課題】ＺｎＯ系基板中に含まれるＬｉの、基板上方に形成された半導体層中への拡散が抑制されたＺｎＯ系半導体装置を提供する。
【解決手段】半導体装置は、Ｌｉを含むＺｎＯ系基板１と、その上方に形成されＬｉの拡散を抑制するジンクシリケート層３とを有する。このジンクシリケート層を介して、ｎ型ＺｎＯ層１１、ＺｎＯ井戸層とＺｎＭｇＯ障壁層からなる量子井戸構造を有する発光層１２、及びｐ型ＺｎＯ層１３がＺｎＯ系基板に対してエピタキシャル成長される。
【選択図】図４

Description

本発明は、半導体装置とその製造方法に関し、特に、ＺｎＯ系基板を用いた半導体装置とその製造方法に関する。本発明は、また、そのような半導体装置の作製に適用できるテンプレート基板に関する。
に関する。
基板用の酸化亜鉛（ＺｎＯ）の結晶成長方法として、水熱合成法が用いられている。水熱合成法によるＺｎＯ結晶育成には、ミネライザー（溶解液）として水酸化リチウム（ＬｉＯＨ）と水酸化カリウム（ＫＯＨ）の混合水溶液が用いられている。これに起因して、水熱合成法により作製されたＺｎＯ基板中には、Ｌｉが１０１７ｃｍ−３〜１０１８ｃｍ−３程度の高い濃度で混入している。このようにＬｉを含むＺｎＯ基板上にＺｎＯ層を成長させると、基板中のＬｉが、基板上のＺｎＯ層中に拡散してしまう。
ＺｎＯ基板上にＺｎＯ層をホモエピタキシャル成長させる方法として、ＺｎＯ基板上に低温でＺｎＯバッファ層を形成後、高温でアニール処理を施し、その後所定の温度でＺｎＯ層を成長させる方法や、ＺｎＯ基板上にバッファ層なしで直接ＺｎＯ層を成長させる方法がある。詳細な成長方法については、非特許文献１や非特許文献２に記載されている。ＺｎＯのエピタキシャル成長の温度は、結晶性を良くする観点からは高い方が望ましいが、成長温度が高いほどＬｉが拡散しやすくなる。
図６に、ＺｎＯ基板上に直接ＺｎＯ層を成長させたホモエピタキシャルＺｎＯ層中のＬｉ濃度を２次イオン質量分析（ＳＩＭＳ）で測定したデプスプロファイルを示す。横軸がサンプルのエピ層側表面からの深さをμｍ単位で示し、縦軸がＬｉ濃度をｃｍ−３単位で示す。曲線Ａ１〜Ａ３がそれぞれ、成長温度４５０℃、６５０℃、８００℃の場合のプロファイルである。成長温度が高くなるほど、エピ層中のＬｉ濃度が増加していることがわかる。
Ｉ族元素であるＬｉは、ＩＩ−ＶＩ族化合物半導体であるＺｎＯ中で、Ｚｎサイトに置換するとアクセプタとして働き、格子間に入るとドナーとして働くので、電気的特性に悪影響を及ぼす。従って、ＺｎＯ系半導体を用いるデバイスの特性に大きく影響を与える。
図７は、アンドープのＺｎＯ層中の、Ｌｉ濃度と室温での電子移動度との関係を示すグラフである。Ｌｉ濃度が増加するに従い、電子移動度が低下しており、キャリア散乱が生じていることがわかる。特に、Ｌｉ濃度が２×１０１７ｃｍ−３以上では絶縁性を示し、キャリアが補償されていることがわかる。
特許文献１には、水熱合成法で作製されたＺｎＯ基板に含まれるＬｉを、Ｌｉを含まない部材で吸収することにより、基板中のＬｉ濃度を低下させる技術が開示されている。
H. Kato, M. Sano, K. Miyamoto and T. Yao: Jpn. J. Appl. Phys. 42,L1002-L1005, 2003 H. Kato, M. Sano,K. Miyamoto and T. Yao: J. Crystal Growth 265, 375-381, 2004 特開２００７−１７８７号公報
水熱合成法で作製されたような、Ｌｉを多く含むＺｎＯ系基板から、基板上に形成される半導体層へのＬｉの拡散を抑制できる技術が望まれる。
本発明の一目的は、ＺｎＯ系基板中に含まれるＬｉの、基板上方に形成された半導体層中への拡散が抑制された半導体装置、及び、そのような半導体装置の製造方法を提供することである。
本発明の他の目的は、このような半導体装置の作製に適用できるテンプレート基板を提供することである。
本発明の一観点によれば、Ｌｉを含むＺｎＯ系基板と、前記ＺｎＯ系基板の上方に形成されたジンクシリケート層と、前記ジンクシリケート層を介して、前記ＺｎＯ系基板に対してエピタキシャル成長した半導体層とを有する半導体装置が提供される。
ＺｎＯ系基板の上方に形成されたジンクシリケート層により、ＺｎＯ系基板中に含まれるＬｉの、ジンクシリケート層を越えた移動を抑制することができる。
まず、図５を参照し、酸化亜鉛（ＺｎＯ）系化合物半導体層を成長させるための成膜装置の例について説明する。成膜方法として、分子線エピタキシ（ＭＢＥ）が用いられる。真空チャンバ１０１内に、基板ヒータ１０７が配置され、基板１０８が、基板ヒータ１０７に保持される。
真空チャンバ１０１が、亜鉛（Ｚｎ）ソースガン１０２、酸素（Ｏ）ソースガン１０３、ガリウム（Ｇａ）ソースガン１０４、窒素（Ｎ）ソースガン１０５、及び、マグネシウム（Ｍｇ）ソースガン１０６を備える。Ｚｎソースガン１０２、Ｇａソースガン１０４、Ｍｇソースガン１０６は、それぞれ、Ｚｎ、Ｇａ、Ｍｇの固体ソースを収容するクヌーセンセルを含み、それぞれ、Ｚｎビーム、Ｇａビーム、Ｍｇビームを出射する。Ｏソースガン１０３及びＮソースガン１０５は、それぞれ、高周波（例えば１３．５６ＭＨｚ）を用いる無電極放電管を含み、無電極放電官内で酸素ガス及び窒素ガスをラジカル化して、Ｏラジカルビーム及びＮラジカルビームを出射する。
基板１０８上に、所望のタイミングで所望のビームを供給することにより、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。真空チャンバ１０１にはまた、反射高速電子線回折（ＲＨＥＥＤ）用のガン１０９、及び、ＲＨＥＥＤの回折像を映すスクリーン１１０が取り付けられている。ＲＨＥＥＤの回折像から、基板１０８上に形成された層の結晶性を評価できる。排気ポンプ１１１が、真空チャンバ１０１の内部を真空排気する。
次に、本発明の第１の実施例によるＺｎＯ系半導体層の成長方法について説明する。まず、図１（Ａ）に示すように、ＺｎＯ基板１を準備する。この基板は、水熱合成法により育成されたＺｎＯ単結晶から切り出されたＺｎＯ基板である。上記「背景技術」の欄で説明したように、水熱合成法で作製されたＺｎＯ基板中には、Ｌｉが１０１７ｃｍ−３〜１０１８ｃｍ−３程度の高い濃度で混入している。
次に、図１（Ｂ）に示すように、ＺｎＯ基板１の上に、酸化シリコン層２を形成する。例えば、粒径約５０ｎｍのコロイダルシリカをＺｎＯ基板１の表面に塗布することにより、アモルファス状のＳｉＯ２層を形成する。なお、コロイダルシリカを塗布した膜は、多層の厚さとはなっていないようである。
次に、酸化シリコン層２の形成されたＺｎＯ基板１を、ＭＢＥ装置の真空チャンバ内にセットして、真空中で９００℃、１時間の熱処理を施す。
図１（Ｃ）に示すように、この熱処理により、ジンクシリケート層３が生成される。これは、２ＺｎＯ＋ＳｉＯ２→Ｚｎ２ＳｉＯ４という反応に基づく。
図２（Ａ）〜図２（Ｄ）を参照して、この熱処理により得られるＲＨＥＥＤ回折パタンについて説明する。図２（Ａ）〜図２（Ｄ）のＲＨＥＥＤ回折パタンは、それぞれ、ＺｎＯ結晶の［１１−２０］方向のパタン、ＺｎＯ結晶の［１０−１０］方向のパタン、熱処理後の［１１−２０］方向のパタン、熱処理後の［１０−１０］方向のパタンである。
ＺｎＯ結晶のパタン（図２（Ａ）、図２（Ｂ））は、（１×１）パタンを示す。すなわち、［１１−２０］方向（図２（Ａ））及び［１０−１０］方向（図２（Ｂ））ともに、０次及び±１次の回折線が見えており、１倍の表面周期構造を有していることがわかる。
一方、熱処理後のパタン（図２（Ｃ）、図２（Ｄ））は、（１×３）再構築パタンを示す。すなわち、［１１−２０］方向（図２（Ｃ））では０次及び±１次の回折線が見え、［１０−１０］方向（図２（Ｄ））では０次及び±１次の回折線と、０次から±１次までの間を３等分する位置に±１／３次と±２／３次の回折線とが見えており、［１１−２０］方向では１倍の、［１０−１０］方向では３倍の表面周期構造を有していることがわかる。
この熱処理でＺｎ２ＳｉＯ４の結晶が形成されたことにより、（１×３）再構築パタンが観察されると考えられる。従って、熱処理中に観察される基板表面（酸化シリコン層表面）の［１１−２０］方向及び［１０−１０］方向のＲＨＥＥＤ回折パタンが、（１×３）再構築パタンを示したら、ジンクシリケート層３が形成されたと判断することができる。
なお、酸化シリコン層２の形成方法は、コロイダルシリカの塗布に限らない。例えば、ＳｉＯ２系皮膜用塗布液を塗布してもよいし、また、スパッタやパルスレーザ堆積（ＰＬＤ）によりＳｉＯ２層を形成してもよいと考えられる。酸化シリコン層２の厚さは、１ｎｍ〜１００ｎｍ程度、さらに好ましくは１ｎｍ〜５０ｎｍ程度がよいと思われる。酸化シリコン層２の結晶状態は、アモルファス状が望ましい。
なお、ジンクシリケート層３を形成するための熱処理温度は、９００℃に限らないが、８００℃以上であることが望ましい。なお、この熱処理は真空中で行わなくともよく、大気中で行うこともできる。なお、ジンクシリケート層３を直接ＺｎＯ基板１上にエピタキシャル成長させることもできるであろう。
次に、図１（Ｄ）に示すように、ジンクシリケート層３の上に、ＺｎＯバッファ層４を、５００℃以下の低温（例えば３００℃）で厚さ５０ｎｍ成長させる。その後、９００℃で２０分のアニールを施して、ＺｎＯバッファ層４の結晶性及び平坦性を向上させる。
次に、図１（Ｅ）に示すように、バッファ層４の上に、ＺｎＯ層５を、７００℃で厚さ９００ｎｍエピタキシャル成長させる。ＺｎＯのエピタキシャル成長を行うと、ＲＨＥＥＤパタンは（１×１）パタンとなる。
アニールを施したバッファ層４、及び、バッファ層４の上にエピタキシャル成長させたＺｎＯ層５が、ジンクシリケート層３を介して、ＺｎＯ基板１に対してエピタキシャル成長したＺｎＯ層６となる。
図３（Ａ）に、第１の実施例の方法で成長させたＺｎＯ層中のＬｉ濃度のＳＩＭＳデプスプロファイルを示す。横軸がサンプルのエピ層側表面からの深さをμｍ単位で示し、縦軸がＬｉ濃度をｃｍ−３単位で示す。同じグラフにＳｉ濃度も示す。なお、比較例として、図３（Ｂ）に、従来方法（ジンクシリケート層を設けない方法）で成長させたＺｎＯ層中のＬｉ濃度及びＳｉ濃度のＳＩＭＳデプスプロファイルを示す。
従来方法で得られたサンプルは、基板上にエピタキシャル成長したＺｎＯ層のＬｉ濃度が、基板中のＬｉ濃度とほぼ等しく２×１０１７ｃｍ−３程度であり、基板のＬｉがエピ層中に拡散していることがわかる。なお、基板とエピ層との界面でＬｉ濃度が高くなっており、この界面にＬｉがトラップされる傾向が見られるが、基板からエピ層へのＬｉの拡散は抑えられていない。
一方、実施例の方法で得られたサンプルにおいては、（深さ方向の平均的な）Ｌｉ濃度が、基板では１×１０１７ｃｍ−３程度であるのに対し、エピ層では１×１０１６ｃｍ−３より低い水準となっている。基板とエピ層との間に、Ｓｉ濃度の高い領域が存在し、この領域がジンクシリケート層に対応する。なお、基板とエピ層のＳｉ濃度はほぼ等しい。実施例の方法で得られたサンプルでは、ジンクシリケート層が、基板からエピ層へのＬｉ拡散を抑制する拡散防止層として機能していることがわかる。なお、実施例のサンプルでも、基板とエピ層との間のジンクシリケート層中でＬｉ濃度が高くなっている。
なお、基板ごとのＬｉ濃度にはばらつきがあり、少なくとも１桁程度（例えば１０１７ｃｍ−３〜１０１８ｃｍ−３程度）のばらつきを持っている。
以上説明したように、ＺｎＯ基板上方にジンクシリケート層を形成することにより、ＺｎＯ基板中のＬｉの、ジンクシリケート層を越えた上方への拡散が抑制されるので、Ｌｉ濃度の低いＺｎＯ系半導体層をエピタキシャル成長させることができる。このようにして得られたＺｎＯ系半導体層を材料として半導体装置を作製すれば、Ｌｉに起因する電気的な悪影響が低減することにより、デバイス特性が向上することが期待できる。
なお、ＺｎＯ系半導体層の成長温度が６００℃以上であるとき、基板からのＬｉ拡散が生じやすい（図６も参照）。特に、ＺｎＯ系半導体層の形成を６００℃以上で行う場合に、ジンクシリケート層によるＬｉ拡散抑制が有効であると考えられる。
なお、特に、ＺｎＯ基板中のＬｉ濃度が１×１０１６ｃｍ−３以上であるときに、基板からのＬｉ拡散を抑制したい（図７も参照）。ＺｎＯ基板中のＬｉ濃度が１×１０１６ｃｍ−３以上であるときに、ジンクシリケート層によるＬｉ拡散抑制が特に有効であると考えられる。
次に、第１の実施例によるＺｎＯ系半導体層の成長方法を応用した、第２の実施例による発光素子の製造方法について説明する。図４（Ａ）は、第２の実施例による発光素子の概略断面図である。第１の実施例と同様にして、ＺｎＯ基板１上にジンクシリケート層３を形成し、ジンクシリケート層３上にＺｎＯバッファ層４を形成し、バッファ層４のアニールを行う。
次に、バッファ層４の上に、Ｇａをドーピングしたｎ型ＺｎＯ層１１を形成する。ｎ型ＺｎＯ層１１は、５００℃〜１０００℃に加熱した基板に、Ｚｎビーム、Ｏラジカルビーム、及びＧａビームを同時に照射することにより成長させる。ｎ型ＺｎＯ層１１の厚さは１μｍ〜２μｍで、Ｇａ密度は１×１０１８ｃｍ−３以上であることが好ましい。
続いて、ｎ型ＺｎＯ層１１の上に、発光層１２を形成する。発光層１２は、ＺｎＯ層を井戸層とし、ＺｎＭｇＯ層を障壁層とする量子井戸構造を有する。発光層１２は、例えば、図４（Ｂ）に示すように、ＺｎＭｇＯ障壁層１２ｂの上にＺｎＯ井戸層１２ｗが積層された積層構造を１周期形成し、最上層にＺｎＭｇＯ障壁層１２ｂを形成することにより作製される。発光層１２は、また例えば、図４（Ｃ）に示すように、上記積層構造を複数周期形成して、多重量子井戸構造としてもよい。
井戸層１２ｗは、５００℃〜１０００℃に加熱した基板上に、Ｚｎビーム及びＯラジカルビームを同時に照射することにより成長させる。障壁層１２ｂは、３５０℃〜８００℃に加熱した基板上に、Ｚｎビーム、Ｏラジカルビーム、及びＭｇビームを同時に照射することにより成長させる。
次に、発光層１２の上に、Ｎをドーピングしたｐ型ＺｎＯ層１３を形成する。ｐ型ＺｎＯ層１３は、５００℃〜１０００℃に加熱した基板に、Ｚｎビーム、Ｏラジカルビーム、及びＮラジカルビームを同時に照射することにより成長させる。ｐ型ＺｎＯ層１３の厚さは１００ｎｍ〜２００ｎｍで、Ｎ密度は１×１０１９ｃｍ−３以上であることが好ましい。
次に、電極を形成する。ｐ型ＺｎＯ層１３までが形成されたウエハを成膜装置から取り出した後、ｐ型ＺｎＯ層１３上に、レジスト膜または保護膜等を設けてパタニングし、ｎ側電極が形成される領域に対応する切り欠き窓を有するエッチングマスクを形成する。このエッチングマスクを用いて、例えばウエットエッチングやリアクティブイオンエッチングにより、ｐ型ＺｎＯ層１３及び発光層１２をエッチングして、ｎ型ＺｎＯ層１１を露出させる。
次に、露出したｎ型ＺｎＯ層１１の表面に、例えば、厚さ２ｎｍ〜１０ｎｍのＴｉ層を形成し、このＴｉ層に厚さ３００ｎｍ〜５００ｎｍのＡｌ層を積層することにより、ｎ側電極２１を形成する。ｎ側電極２１の形成後、エッチングマスクを除去する。
次に、ｐ型ＺｎＯ層１３の表面に、例えば、厚さ０．５ｎｍ〜１ｎｍのＮｉ層を形成し、このＮｉ層に厚さ１０ｎｍのＡｕ層を積層することにより、ｐ側電極２２を形成する。さらに、ｐ側電極２２の上に、例えば厚さ５００ｎｍのＡｕ層からなるボンディング電極２３を形成する。なお、ｐ側の電極の材料がｎ側電極２１上に積層されないように、適宜マスクを用いて、ｐ側電極２２及びボンディング電極２３を形成する。
これらの電極を形成した後、例えば４００℃〜８００℃の酸素雰囲気中で、電極合金化処理を行う。合金処理時間は、例えば１分〜１０分である。このようにして、第２の実施例による発光素子が作製される。
このように、ＺｎＯ基板からのＬｉ拡散を防止するジンクシリケート層の上方に、ＺｎＯ系半導体層を用いた半導体装置を形成することができる。ＺｎＯ系半導体層中で不要なドーパントとなるＬｉが減ることにより、導電性の制御が容易になることが期待される。特に、Ｎが良好に活性化されて、ｐ型ＺｎＯ層の作製が容易になることが期待される。
なお、ＺｎＯ基板上に予めジンクシリケート層を形成したテンプレート基板を用意しておき、テンプレート基板上に半導体装置を作製することもできるであろう。
なお、上記実施例では結晶成長方法としてＭＢＥを用いたが、結晶成長方法はこれに限らない。例えば、有機金属化学気相堆積（ＭＯＣＶＤ）やパルスレーザ堆積（ＰＬＤ）を用いることもできると考えられる。
なお、ＺｎＯ基板上に、ＺｎＯ系半導体層を形成する例について説明したが、ＺｎＯ基板を、例えば、ＺｎＯと格子定数の近いＧａＮのエピタキシャル成長基板として用いることも考えられる。ＧａＮ系半導体層を成長させる場合でも、ＺｎＯ系半導体層を成長させる場合と同様に、Ｌｉ濃度が高いことは電気的に好ましくない。ＧａＮ系半導体層を成長させる場合でも、ジンクシリケート層で基板からのＬｉ拡散を防止することは有効と考えられる。
なお、ＺｎＯ基板に他の元素が導入されたＺｎＯ系基板であったとしても、このようなＺｎＯ系基板にＬｉが含まれている場合に、ジンクシリケート層により、基板からのＬｉ拡散が防止できるであろう。
ＺｎＯにＭｇを導入することにより、ＺｎＯより広いバンドギャップを持つＺｎＯ系半導体を得ることができる。Ｍｇは、結晶をあまり歪ませずに、ＺｎＯに３５％程度まで導入することができる。ただし、Ｍｇを５０％以上導入すると、相分離が起こると考えられる。つまり、Ｚｎ１−ｘＭｇｘＯと表したとき、０≦ｘ＜０．５とすることが好ましく、０≦ｘ≦０．３５とすることがさらに好ましい。
例えば、Ｍｇが導入されたＺｎＭｇＯからなるＺｎＯ系基板が作製され、このような基板にＬｉが含まれている場合にも、ジンクシリケート層によるＬｉ拡散の防止技術は有効であろう。なお、例えばこのようなＺｎＯ系基板上に酸化シリコン層を形成し、さらに熱処理を施して形成したジンクシリケート層には、Ｍｇが導入されるであろう。
なお、発光ダイオード（ＬＥＤ）を作製する例を説明したが、例えば、へき開でキャビティを形成して、レーザダイオード（ＬＤ）を作製することもできるであろう。さらに、これらの発光素子の応用製品、例えば、各種インジケータや、ディスプレイ、光ディスク用の光源等を作ることもできる。
また、ＬＥＤを蛍光体と組み合わせて、白色ＬＥＤを作ることもできるであろう。さらに、白色ＬＥＤの応用製品、例えば、照明器具、各種インジケータ、ディスプレイ、各種表示器のバック照明等を作ることもできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
図１（Ａ）〜図１（Ｅ）は、本発明の第１の実施例によるＺｎＯ系半導体層の成長方法を説明するための基板の概略断面図である。 図２（Ａ）〜図２（Ｄ）は、ＲＨＥＥＤの回折パタンである。 図３（Ａ）は、第１の実施例のＺｎＯ層のＬｉ濃度のデプスプロファイルであり、図３（Ｂ）は、比較例のＺｎＯ層のＬｉ濃度のデプスプロファイルである。 図４（Ａ）は、第２の実施例の発光素子の概略断面図であり、図４（Ｂ）及び図４（Ｃ）は、発光層の構造の例を示す概略断面図である。 図５は、ＺｎＯ系化合物半導体層を成長させるための成膜装置の例を示す概略図である。 図６は、従来例のＺｎＯ層のＬｉ濃度のデプスプロファイルである。 図７は、ＺｎＯ中のＬｉ濃度と電子移動度との関係を示すグラフである。
符号の説明
１ ＺｎＯ基板
２ 酸化シリコン層
３ ジンクシリケート層
４ バッファ層
５ ＺｎＯ層
１１ ｎ型ＺｎＯ層
１２ 発光層
１２ｂ 障壁層
１２ｗ 井戸層
１３ ｐ型ＺｎＯ層
２１ ｎ側電極
２２ ｐ側電極
２３ ボンディング電極
１０１ 真空チャンバ
１０２ Ｚｎソースガン
１０３ Ｏソースガン
１０４ Ｇａソースガン
１０５ Ｎソースガン
１０６ Ｍｇソースガン
１０７ 基板ヒータ
１０８ 基板
１０９ （ＲＨＥＥＤ用の）ガン
１１０ （ＲＨＥＥＤ用の）スクリーン
１１１ 真空ポンプ

Claims (9)

  1. Ｌｉを含むＺｎＯ系基板と、
    前記ＺｎＯ系基板の上方に形成されたジンクシリケート層と、
    前記ジンクシリケート層を介して、前記ＺｎＯ系基板に対してエピタキシャル成長した半導体層と
    を有する半導体装置。
  2. 前記半導体層が、ＺｎＯ系半導体層である請求項１に記載の半導体装置。
  3. （ａ）Ｌｉを含むＺｎＯ系基板を準備する工程と、
    （ｂ）前記ＺｎＯ系基板の上方にジンクシリケート層を形成する工程と、
    （ｃ）前記ジンクシリケート層を介して、半導体層を前記ＺｎＯ系基板に対してエピタキシャル成長させる工程と
    を有する半導体装置の製造方法。
  4. 前記工程（ｂ）は、（ｂ１）前記ＺｎＯ系基板上に酸化シリコン層を形成する工程と、（ｂ２）前記酸化シリコン層が形成された前記ＺｎＯ系基板に熱処理を施す工程とを含む請求項３に記載の半導体装置の製造方法。
  5. 前記工程（ｂ１）は、前記ＺｎＯ系基板上にコロイダルシリカを塗布して酸化シリコン層を形成する請求項４に記載の半導体装置の製造方法。
  6. 前記工程（ｂ２）は、８００℃以上で熱処理を行う請求項４または５に記載の半導体装置の製造方法。
  7. 前記工程（ｂ２）は、前記酸化シリコン層の表面の［１１−２０］方向及び［１０−１０］方向のＲＨＥＥＤパタンを観察する工程を含み、（１×３）再構築パタンが得られるまで熱処理を行う請求項４〜６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記工程（ｃ）で、前記半導体層がＺｎＯ系半導体層である請求項３〜７のいずれか１項に記載の半導体装置の製造方法。
  9. Ｌｉを含むＺｎＯ系基板と、
    前記ＺｎＯ系基板の上方に形成されたジンクシリケート層と
    を有するテンプレート基板。
JP2007087127A 2007-03-29 2007-03-29 半導体装置とその製造方法、及びテンプレート基板 Expired - Fee Related JP4953879B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007087127A JP4953879B2 (ja) 2007-03-29 2007-03-29 半導体装置とその製造方法、及びテンプレート基板
US12/079,617 US7858436B2 (en) 2007-03-29 2008-03-27 Semiconductor device, its manufacture method and template substrate
US12/950,817 US8154018B2 (en) 2007-03-29 2010-11-19 Semiconductor device, its manufacture method and template substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087127A JP4953879B2 (ja) 2007-03-29 2007-03-29 半導体装置とその製造方法、及びテンプレート基板

Publications (2)

Publication Number Publication Date
JP2008251569A true JP2008251569A (ja) 2008-10-16
JP4953879B2 JP4953879B2 (ja) 2012-06-13

Family

ID=39871304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087127A Expired - Fee Related JP4953879B2 (ja) 2007-03-29 2007-03-29 半導体装置とその製造方法、及びテンプレート基板

Country Status (2)

Country Link
US (2) US7858436B2 (ja)
JP (1) JP4953879B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219320A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 発光素子の製造方法及び発光素子
JP2011096884A (ja) * 2009-10-30 2011-05-12 Stanley Electric Co Ltd ＺｎＯ系化合物半導体の製造方法及び半導体発光素子
JP2011124330A (ja) * 2009-12-09 2011-06-23 Stanley Electric Co Ltd 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2014030019A (ja) * 2013-08-09 2014-02-13 Stanley Electric Co Ltd 酸化亜鉛系半導体発光素子及び単結晶層付き基板
JP2017098719A (ja) * 2015-11-20 2017-06-01 信越化学工業株式会社 接合基板及びこれを用いた弾性表面波デバイス
RU2639605C2 (ru) * 2012-06-29 2017-12-21 Люмиледс Холдинг Б.В. Светоизлучающий полупроводниковый прибор на основе элементов ii-vi групп

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981090B1 (fr) * 2011-10-10 2014-03-14 Commissariat Energie Atomique Procede de preparation d'oxyde de zinc zno de type p ou de znmgo de type p.
KR20210008427A (ko) 2018-06-07 2021-01-21 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 레이어 형성을 위한 방법 및 재료 증착 시스템

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284049A (ja) * 1985-06-07 1986-12-15 Matsushita Electric Ind Co Ltd 螢光体表示板
JPH04209693A (ja) * 1990-09-25 1992-07-31 Gunze Ltd Ｚｎ↓２ＳｉＯ↓４：Ｍｎ薄膜を発光層として用いる交流駆動薄膜エレクトロルミネッセンス素子の製造方法
JPH0582258A (ja) * 1990-09-25 1993-04-02 Gunze Ltd エレクトロルミネツセンス素子の製造法
JPH06128088A (ja) * 1992-10-16 1994-05-10 Ngk Insulators Ltd 酸化亜鉛単結晶の育成方法
JP2004315361A (ja) * 2003-04-03 2004-11-11 Tokyo Denpa Co Ltd 酸化亜鉛単結晶
JP2004363382A (ja) * 2003-06-05 2004-12-24 Sharp Corp 酸化物半導体発光素子およびその製造方法
JP2005039131A (ja) * 2003-07-17 2005-02-10 National Institute For Materials Science 酸化亜鉛単結晶ウエファーの製造法
JP2007001787A (ja) * 2005-06-21 2007-01-11 Stanley Electric Co Ltd ＺｎＯ基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3664867A (en) * 1969-11-24 1972-05-23 North American Rockwell Composite structure of zinc oxide deposited epitaxially on sapphire
US6674098B1 (en) * 1999-07-26 2004-01-06 National Institute Of Advanced Industrial Science And Technology ZnO compound semiconductor light emitting element
JP3424814B2 (ja) * 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6955985B2 (en) * 2002-06-28 2005-10-18 Kopin Corporation Domain epitaxy for thin film growth
US7723154B1 (en) * 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US7432526B2 (en) * 2005-12-20 2008-10-07 Palo Alto Research Center Incorporated Surface-passivated zinc-oxide based sensor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284049A (ja) * 1985-06-07 1986-12-15 Matsushita Electric Ind Co Ltd 螢光体表示板
JPH04209693A (ja) * 1990-09-25 1992-07-31 Gunze Ltd Ｚｎ↓２ＳｉＯ↓４：Ｍｎ薄膜を発光層として用いる交流駆動薄膜エレクトロルミネッセンス素子の製造方法
JPH0582258A (ja) * 1990-09-25 1993-04-02 Gunze Ltd エレクトロルミネツセンス素子の製造法
JPH06128088A (ja) * 1992-10-16 1994-05-10 Ngk Insulators Ltd 酸化亜鉛単結晶の育成方法
JP2004315361A (ja) * 2003-04-03 2004-11-11 Tokyo Denpa Co Ltd 酸化亜鉛単結晶
JP2004363382A (ja) * 2003-06-05 2004-12-24 Sharp Corp 酸化物半導体発光素子およびその製造方法
JP2005039131A (ja) * 2003-07-17 2005-02-10 National Institute For Materials Science 酸化亜鉛単結晶ウエファーの製造法
JP2007001787A (ja) * 2005-06-21 2007-01-11 Stanley Electric Co Ltd ＺｎＯ基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219320A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 発光素子の製造方法及び発光素子
US8629468B2 (en) 2009-03-17 2014-01-14 Kabushiki Kaisha Toshiba Method for manufacturing light emitting device and light emitting device
JP2011096884A (ja) * 2009-10-30 2011-05-12 Stanley Electric Co Ltd ＺｎＯ系化合物半導体の製造方法及び半導体発光素子
JP2011124330A (ja) * 2009-12-09 2011-06-23 Stanley Electric Co Ltd 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
RU2639605C2 (ru) * 2012-06-29 2017-12-21 Люмиледс Холдинг Б.В. Светоизлучающий полупроводниковый прибор на основе элементов ii-vi групп
JP2014030019A (ja) * 2013-08-09 2014-02-13 Stanley Electric Co Ltd 酸化亜鉛系半導体発光素子及び単結晶層付き基板
JP2017098719A (ja) * 2015-11-20 2017-06-01 信越化学工業株式会社 接合基板及びこれを用いた弾性表面波デバイス

Also Published As

Publication number Publication date
US20110073857A1 (en) 2011-03-31
US20080258142A1 (en) 2008-10-23
US7858436B2 (en) 2010-12-28
JP4953879B2 (ja) 2012-06-13
US8154018B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
JP4953879B2 (ja) 半導体装置とその製造方法、及びテンプレート基板
JP6092586B2 (ja) ＺｎＯ系半導体層とその製造方法、及びＺｎＯ系半導体発光素子の製造方法
KR101458629B1 (ko) ＺｎＯ계 화합물 반도체 층의 제조방법
JP2004304166A (ja) ＺｎＯ系半導体素子
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
JP6100590B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5506221B2 (ja) ＺｎＯ系半導体素子の製造方法
JP6017243B2 (ja) ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP5373402B2 (ja) ＺｎＯ系半導体発光素子の製造方法
JP2007251027A (ja) ＺｎＯ系化合物半導体、それを用いた発光素子及びそれらの製造方法
JP2007049032A (ja) 酸化物結晶の成長装置及びそれを使用した製造方法
JP6100591B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6155118B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5426315B2 (ja) ＺｎＯ系化合物半導体素子
JP6231841B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6092657B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP2015032680A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2008160057A (ja) 半導体発光素子の製造方法
JP5912968B2 (ja) ｐ型ＺｎＯ系半導体膜の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2015115566A (ja) ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2014027134A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP5952120B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2013084859A (ja) ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体発光素子の製造方法、及びＺｎＯ系半導体発光素子
JP2013046023A (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Ref document number: 4953879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees