JP2008226423A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008226423A5 JP2008226423A5 JP2007226808A JP2007226808A JP2008226423A5 JP 2008226423 A5 JP2008226423 A5 JP 2008226423A5 JP 2007226808 A JP2007226808 A JP 2007226808A JP 2007226808 A JP2007226808 A JP 2007226808A JP 2008226423 A5 JP2008226423 A5 JP 2008226423A5
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- signal
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 claims 20
- 230000006870 function Effects 0.000 claims 17
- 230000001934 delay Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
Claims (18)
- ライトデータ又はメモリセルブロックから出力されるリードデータを保存した後、出力制御信号によって出力する保存手段と、
ライトトレーニング信号が活性化したか否かにより、前記出力制御信号を互いに異なるタイミングで発生させる制御手段と
を備えることを特徴とするライトトレーニング機能を持つ半導体メモリ装置。 - データのライト及びリード共用として使用されるデータラインと、
前記データラインを介して外部から入力されるライトデータ又は前記データラインを介してメモリセルブロックから出力されるリードデータを保存した後、出力制御信号によって出力する保存手段と、
ライトトレーニング信号が活性化したか否かにより、前記出力制御信号を互いに異なるタイミングで発生させる制御手段と
を備えることを特徴とするライトトレーニング機能を持つ半導体メモリ装置。 - 前記保存手段は、ＦＩＦＯ構造のレジスタであることを特徴とする請求項１又は請求項２に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記ライトデータを半導体メモリ装置内に駆動するためのライトドライバーをさらに備えることを特徴とする請求項１乃至３のいずれかに記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記制御手段は、ライトトレーニング信号によって前記ライトドライバーのデータ出力時点を決定する信号、及び前記メモリセルブロックのデータリード時点を決定する信号の一つを選択し、前記選択された信号を用いて前記出力制御信号を生成する多重化部を備えることを特徴とする請求項４に記載のライトトレーニング機能を持つ半導体メモリ装置。
- メモリセルブロックと、
ライトトレーニング信号に応じて、半導体メモリ装置の外部から第１の経路を介して入力されるデータ、及び前記メモリセルブロックから第２の経路を介して出力されるデータの一つを選択して出力するスイッチング手段と、
前記スイッチング手段から出力されたデータを保存した後、出力制御信号に応じて出力する保存手段と
を備えることを特徴とするライトトレーニング機能を持つ半導体メモリ装置。 - 前記第１の経路は、データをドライドするライトドライバーと、前記ライトドライバー及び前記メモリセルブロック間に連結している第１のデータラインとを備えることを特徴とする請求項６に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記第２の経路は、前記メモリセルブロック及び前記データスイッチング手段間に連結している第２のデータラインを備えることを特徴とする請求項６に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記ライトトレーニング信号によって前記ライトドライバーのデータ出力時点を決定する入力ストロボ信号、及びリードストロボ信号の一つを選択し、前記出力制御信号を生成する制御手段をさらに備えることを特徴とする請求項７に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記リードストロボ信号は、前記メモリセルブロックに記録されたデータを読み出すための信号であることを特徴とする請求項９に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記制御手段は、前記入力ストロボ信号及び前記リードストロボ信号の一つを選択し、選択された信号を遅延させることで、前記出力制御信号を生成する多重化部を備えることを特徴とする請求項９に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記保存手段は、ＦＩＦＯ構造のレジスタであることを特徴とする請求項６に記載のライトトレーニング機能を持つ半導体メモリ装置。
- ライトトレーニング信号に応じて、第１のデータラインを介して外部から入力されるライトデータ、及びメモリセルブロックから第２のデータラインを介して出力されるリードデータの一つを選択して出力するスイッチング手段と、
前記スイッチング手段から出力されるデータを保存した後、出力制御信号によって出力する保存手段と、
前記ライトトレーニング信号が活性化したか否かにより、前記出力制御信号を互いに異なるタイミングで発生させる制御手段と
を備えることを特徴とするライトトレーニング機能を持つ半導体メモリ装置。 - 前記第１のデータラインは、ライト用広域データラインであることを特徴とする請求項１３に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記第２のデータラインは、リード用広域データラインであることを特徴とする請求項１３又は１４に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 外部から入力されたデータを駆動して前記第１のデータラインに伝送するためのライトドライバーをさらに備えることを特徴とする請求項１３又は１５に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記保存手段は、ＦＩＦＯ構造のレジスタであることを特徴とする請求項１３に記載のライトトレーニング機能を持つ半導体メモリ装置。
- 前記制御手段は、ライトトレーニング信号によって前記ライトドライバーのデータ出力時点を決定する信号、及び前記メモリセルブロックのデータリード時点を決定する信号の一つを選択し、前記選択された信号を用いて前記出力制御信号を生成する多重化部を備えることを特徴とする請求項１６に記載のライトトレーニング機能を持つ半導体メモリ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070023486A KR100821584B1 (ko) | 2007-03-09 | 2007-03-09 | 라이트 트래이닝 기능을 갖는 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008226423A JP2008226423A (ja) | 2008-09-25 |
| JP2008226423A5 true JP2008226423A5 (ja) | 2010-09-24 |
Family
ID=39534633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007226808A Ceased JP2008226423A (ja) | 2007-03-09 | 2007-08-31 | ライトトレーニング機能を持つ半導体メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7692982B2 (ja) |
| JP (1) | JP2008226423A (ja) |
| KR (1) | KR100821584B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891301B1 (ko) * | 2007-09-03 | 2009-04-06 | 주식회사 하이닉스반도체 | 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 |
| KR100903368B1 (ko) * | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 |
| KR100903367B1 (ko) * | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 및 그를 포함하는 시스템 |
| KR100942953B1 (ko) * | 2008-06-30 | 2010-02-17 | 주식회사 하이닉스반도체 | 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치 |
| US8578086B2 (en) * | 2009-09-25 | 2013-11-05 | Intel Corporation | Memory link initialization |
| KR101791456B1 (ko) * | 2010-10-11 | 2017-11-21 | 삼성전자주식회사 | 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치 |
| US9570182B1 (en) | 2015-09-02 | 2017-02-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device and memory system |
| KR102353027B1 (ko) * | 2017-07-03 | 2022-01-20 | 삼성전자주식회사 | 스토리지 장치의 데이터 트레이닝 방법 |
| US11604714B2 (en) | 2017-08-09 | 2023-03-14 | Samsung Electronics Co, Ltd. | Memory device for efficiently determining whether to perform re-training operation and memory system including the same |
| KR102392055B1 (ko) | 2017-08-09 | 2022-04-28 | 삼성전자주식회사 | 리트레이닝 동작의 수행 여부를 효율적으로 결정하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2982875B2 (ja) * | 1987-12-28 | 1999-11-29 | 株式会社日立製作所 | スレーブ制御装置 |
| JP3756231B2 (ja) | 1995-12-19 | 2006-03-15 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| JP2001337862A (ja) * | 2000-05-29 | 2001-12-07 | Fujitsu Ltd | メモリシステム及びそのセットアップ方法 |
| KR100543925B1 (ko) * | 2003-06-27 | 2006-01-23 | 주식회사 하이닉스반도체 | 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법 |
| US7370170B2 (en) | 2004-04-27 | 2008-05-06 | Nvidia Corporation | Data mask as write-training feedback flag |
| US20060253663A1 (en) * | 2005-05-06 | 2006-11-09 | Micron Technology, Inc. | Memory device and method having a data bypass path to allow rapid testing and calibration |
| JP4763360B2 (ja) * | 2005-06-30 | 2011-08-31 | アラクサラネットワークス株式会社 | 半導体装置 |
| US7783954B2 (en) * | 2006-09-11 | 2010-08-24 | Globalfoundries Inc. | System for controlling high-speed bidirectional communication |
| US7411862B2 (en) * | 2006-11-15 | 2008-08-12 | Qimonda Ag | Control signal training |
-
2007
- 2007-03-09 KR KR1020070023486A patent/KR100821584B1/ko active IP Right Grant
- 2007-07-25 US US11/878,572 patent/US7692982B2/en active Active
- 2007-08-31 JP JP2007226808A patent/JP2008226423A/ja not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008226423A5 (ja) | ||
| KR100827402B1 (ko) | 병렬 데이터 경로 아키텍처 | |
| KR101047000B1 (ko) | 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치 | |
| TWI289860B (en) | Semiconductor memory device | |
| WO2006026526A3 (en) | Memory system and method for strobing data, command and address signals | |
| CN107667403A (zh) | 长突发长度的内部连续行存取 | |
| US20070247963A1 (en) | Semiconductor memory device | |
| US20070156996A1 (en) | Memory system with improved additive latency and method of controlling the same | |
| KR20130049421A (ko) | 반도체 메모리 장치 및 이를 위한 테스트 회로 | |
| KR102162804B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| JP2010123164A (ja) | 半導体記憶装置及びその制御方法 | |
| KR100821584B1 (ko) | 라이트 트래이닝 기능을 갖는 반도체 메모리 장치 | |
| TW200713319A (en) | Semiconductor memory device | |
| KR940007884A (ko) | 반도체 장치 | |
| US20080114947A1 (en) | Write access and subsequent read access to a memory device | |
| JP2008004218A5 (ja) | ||
| KR950000011A (ko) | 반도체 메모리 장치 | |
| WO2005041055A3 (en) | Echo clock on memory system having wait information | |
| KR102086629B1 (ko) | 반도체 메모리 장치 | |
| JP2003303492A5 (ja) | ||
| KR100753099B1 (ko) | 반도체 메모리 장치 | |
| TWI263220B (en) | Semiconductor memory device including internal clock doubler | |
| US8908446B2 (en) | Semiconductor device and method of driving thereof | |
| CN102467953A (zh) | 半导体存储装置及包括半导体存储装置的半导体系统 | |
| WO2008042201A3 (en) | Memory write timing system |