CN102467953A - 半导体存储装置及包括半导体存储装置的半导体系统 - Google Patents

半导体存储装置及包括半导体存储装置的半导体系统 Download PDF

Info

Publication number
CN102467953A
CN102467953A CN2011102522303A CN201110252230A CN102467953A CN 102467953 A CN102467953 A CN 102467953A CN 2011102522303 A CN2011102522303 A CN 2011102522303A CN 201110252230 A CN201110252230 A CN 201110252230A CN 102467953 A CN102467953 A CN 102467953A
Authority
CN
China
Prior art keywords
data
semiconductor storage
write
signal
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102522303A
Other languages
English (en)
Other versions
CN102467953B (zh
Inventor
郭承煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102467953A publication Critical patent/CN102467953A/zh
Application granted granted Critical
Publication of CN102467953B publication Critical patent/CN102467953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

本发明提供一种半导体存储装置，包括：共用焊盘，所述共用焊盘被配置为在读取操作中输出读取操作控制信号，并在写入操作中接收写入操作控制信号。

Description

半导体存储装置及包括半导体存储装置的半导体系统
相关申请的交叉引用
本申请要求2010年11月17日向韩国知识产权局提交的韩国专利申请号10-2010-0114406的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储装置，以及一种包括所述半导体存储装置的半导体系统。
背景技术
半导体存储装置包括多个焊盘(或引脚)，并且经由所述多个焊盘与外部控制器通信。虽然焊盘是半导体存储装置与外部控制器通信的必要组成元件，但焊盘的存在可能会对半导体存储装置的小型化产生负面影响。也就是说，随着半导体具有大的容量，焊盘的数量增加，而焊盘所占据的面积也相应地增加。
图1是示意性地说明已知半导体存储装置的配置的图。图1示出了用在数据输入/输出操作、即半导体存储装置的读取和写入操作中的四种焊盘。所述四种焊盘是数据焊盘10、读取数据选通焊盘20、写入数据选通焊盘30和数据掩蔽焊盘40。
提供数据焊盘10以将数据DQ<0:31>输入至半导体存储装置，或从半导体存储装置输出数据DQ<0:31>。
读取数据选通焊盘20是用于输出读取数据选通信号RDQS<0:3>的焊盘，所述输出读取数据选通信号RDQS<0:3>与读取数据一起输出以用于在接收器、如外部控制器处捕获读取数据。
写入数据选通焊盘30是用于接收写入数据选通信号WDQS<0:3>的焊盘，所述写入数据选通信号WDQS<0:3>与写入数据一起被接收以用于在半导体存储装置处捕获写入数据。
数据掩蔽焊盘40是用于接收数据掩蔽信号DM<0:3>的焊盘。数据掩蔽信号DM<0:3>用在半导体存储装置的写入操作中。数据掩蔽信号DM<0:3>所起到的作用是，当根据数据模式不需要改变储存在半导体存储装置中的数据时，防止将当前经由数据焊盘10输入至半导体存储装置的数据传送至半导体存储装置的内部电路。
图2是说明已知的半导体存储装置的操作的时序图。下面将参考图1和图2来说明已知半导体存储装置的操作。在图2中，输入写入命令WT以用于半导体存储装置的写入操作。如果输入写入命令WT，则半导体存储装置经由数据焊盘10接收输入数据DQ<0:31>，经由写入数据选通焊盘30接收写入数据选通信号WDQS<0:3>，并经由数据掩蔽焊盘40接收数据掩蔽信号DM<0:3>。在图2中，如果数据掩蔽信号DM<0:3>被使能，则掩蔽当前输入的数据，而如果数据掩蔽信号DM被禁止，则不掩蔽当前输入的数据。
随后，当执行读取操作时，将读取命令RD施加给半导体存储装置。如果施加了读取命令RD，则经由数据焊盘10将输出数据DQ<0:31>输出至外部控制器，并且经由读取数据选通焊盘20将读取数据选通信号RDQS<0:3>输出至外部控制器。
发明内容
本发明提供一种能够减少焊盘数量的半导体存储装置，以及一种能够减少通信通道数量的半导体系统。
在本发明的一个实施例中，提供一种半导体存储装置，包括：共用焊盘，所述共用焊盘被配置为在读取操作中输出读取操作控制信号，并在写入操作中接收写入操作控制信号。
在本发明的另一个实施例中，提供一种半导体存储装置，包括：共用焊盘；读取数据选通发生单元，所述读取数据选通发生单元被配置为在读取操作中将读取数据选通信号输出至共用焊盘；以及掩蔽信号缓冲单元，所述掩蔽信号缓冲单元被配置为在写入操作中将经由共用焊盘接收的数据掩蔽信号进行缓冲，并产生内部数据掩蔽信号。
在本发明的又一个实施例中，提供一种半导体存储装置，包括：共用焊盘；以及数据焊盘，其中，在读取操作中经由数据焊盘输出数据，并经由共用焊盘输出读取操作控制信号，并且其中，在写入操作中经由数据焊盘接收数据，并经由共用焊盘接收写入操作控制信号。
在本发明的再一个实施例中，提供一种半导体系统，包括：控制器，所述控制器被配置为在写入操作中传送写入命令、输入数据、数据掩蔽信号和写入数据选通信号，并在读取操作中传送读取命令；以及半导体存储装置，所述半导体存储装置被配置为在写入操作中接收写入命令、输入数据、数据掩蔽信号和写入数据选通信号，在读取操作中接收读取命令并将输出数据和读取数据选通信号传送至控制器，其中，半导体存储装置经由共用焊盘接收数据掩蔽信号以及输出读取数据选通信号。
在本发明的又一个实施例中，提供一种半导体系统，包括：控制器；半导体存储装置；命令通道；数据通道；写入数据选通通道；以及共用通道，其中，在写入操作中，控制器经由命令通道将写入命令传送至半导体存储装置，经由数据通道将输入数据传送至半导体存储装置，经由写入数据选通通道将写入数据选通信号传送至半导体存储装置，以及经由共用通道将数据掩蔽信号传送至半导体存储装置，并且，其中，在读取操作中，控制器经由命令通道将读取命令传送至半导体存储装置，并经由数据通道从半导体存储装置接收输出信号，以及经由共用通道从半导体存储装置接收读取数据选通信号。
附图说明
以下将结合附图描述本发明的特征、方面和实施例，其中：
图1是示意性地说明已知半导体存储装置的配置的图；
图2是说明已知半导体存储装置的操作的时序图；
图3是示意性地说明根据本发明的一个实施例的半导体存储装置的配置的图；
图4是说明根据本发明的所述实施例的半导体存储装置的操作的图；
图5是示意性地说明根据本发明另一个实施例的半导体系统的配置的图。
具体实施方式
在下文中，将通过示例性的实施例结合附图来描述根据本发明的半导体存储装置和半导体系统。
图3是示意性地说明根据本发明的一个实施例的半导体存储装置的配置的图。在图3中，半导体存储装置1包括共用焊盘100、数据焊盘10和写入数据选通焊盘30。
共用焊盘100可以输出与半导体存储装置1的读取操作相关联的读取操作控制信号，并且可以接收与半导体存储装置1的写入操作相关联的写入操作控制信号。因此，共用焊盘100既用在半导体存储装置1的读取操作中也用在半导体存储装置1的写入操作中。
读取操作控制信号是用在半导体存储装置1的读取操作中的信号，而不用在半导体存储装置1的写入操作中。写入操作控制信号是用在半导体存储装置1的写入操作中的信号，而不用在半导体存储装置1的读取操作中。
在图3中，读取操作控制信号是读取数据选通信号RDQS<0:3>。但是，本发明并不局限于此，只要是用在读取操作中而不用在写入操作中的所有信号都可以被使用。在图3中，写入操作控制信号是数据掩蔽信号DM<0:3>。但是，本发明并不局限于此，只要是用在写入操作中而不用在读取操作中的所有信号都可被使用。
如上所述，由于读取数据选通信号RDQS<0:3>仅用在半导体存储装置1的读取操作中，而数据掩蔽信号DM<0:3>仅用在半导体存储装置1的写入操作中，因此即使经由一个共用焊盘100来实现读取数据选通信号RDQS<0:3>的输出和数据掩蔽信号DM<0:3>的输入，也不会产生信号冲突。
数据焊盘10作为数据输入/输出通道。在读取操作中，经由数据焊盘10将储存在半导体存储装置1中的内部数据输出至外部，例如输出至外部控制器；而在写入操作中，经由数据焊盘10从外部将输入数据输入至半导体存储装置1。
写入数据选通焊盘30被配置为接收用在半导体存储装置1的写入操作中的写入数据选通信号WDQS<0:3>。
在图3中，半导体存储装置1还包括读取数据驱动单元11、写入数据缓冲单元12、读取数据选通发生单元101、数据掩蔽信号缓冲单元102和写入数据选通缓冲单元31。
读取数据驱动单元11被配置为经由数据输入/输出线GIO来接收储存在半导体存储装置1的存储体(memory bank)(未示出)中的内部数据，从内部数据产生输出数据DQ<0:31>，并允许经由数据焊盘10输出输出数据DQ<0:31>。读取数据驱动单元11可以包括管道锁存器(pipe latch)PIPE、触发器部TRIG和输出数据驱动器DQDRV。
写入数据缓冲单元12被配置为接收经由数据焊盘10输入的输入数据DQ<0:31>，从输入数据DQ<0:31>产生内部数据，并将内部数据传送至数据输入/输出线GIO。因此，经由数据输入/输出线GIO传送的输入数据DQ<0:31>可以被储存到半导体存储装置1的存储体中。写入数据缓冲单元12可以包括输入数据缓冲器DQBUF、延迟部DELAY和数据对齐部ALIGN。
读取数据选通发生单元101被配置为接收内部时钟信号，例如DLL时钟dll_clk，并产生读取数据选通信号RDQS<0:3>，所述读取数据选通信号RDQS<0:3>用于在接收器、例如存储控制器处捕获读取数据。根据一个例子，读取数据选通信号RDQS<0:3>是在半导体存储装置1处产生的、从半导体存储装置1响应于读取命令输出数据时开始被激活的信号。从读取数据选通发生单元101产生的读取数据选通信号RDQS<0:3>经由共用焊盘100输出至半导体存储装置1的外部。读取数据选通发生单元101可以包括触发器部TRIG和选通驱动器DQSDRV。
数据掩蔽信号缓冲单元102被配置为接收经由共用焊盘100输入的数据掩蔽信号DM<0:3>，并产生内部数据掩蔽信号DM_INT<0:3>。数据掩蔽信号DM<0:3>是这样的一种信号：它能够掩蔽当前经由数据焊盘10输入的数据，从而在不需要改变存储器单元的数据时防止将数据写入半导体存储装置1。数据掩蔽信号缓冲单元102可以包括数据掩蔽缓冲器DMBUF、延迟部DELAY和锁存器部LATCH。
根据一个例子，写入数据选通缓冲单元31被配置为从外部控制器接收经由写入数据选通焊盘30输入的写入数据选通信号WDQS<0:3>，并产生内部写入数据选通信号WDQS_int<0:3>。内部写入数据选通信号WDQS_int<0:3>响应于写入数据选通信号WDQS<0:3>而被激活，并被施加至写入数据缓冲单元12。写入数据选通缓冲单元31可以包括选通缓冲器DQSBUF和延迟部DELAY。
因此，在根据本发明实施例的半导体存储装置中，共用焊盘100与读取数据选通发生单元101和数据掩蔽信号缓冲单元102共同耦接。共用焊盘100在读取操作中输出由读取数据选通发生单元101产生的读取数据选通信号RDQS<0:3>，在写入操作中接收从外部控制器施加并输入至数据掩蔽信号缓冲单元102的数据掩蔽信号DM<0:3>。
图4是说明根据本发明实施例的半导体存储装置的操作的时序图。以下将结合图3和图4来描述根据本发明实施例的半导体存储装置1的操作。
首先，当执行写入操作时，将写入命令WT施加至半导体存储装置1。在图4中，示例性地图示了连续执行两次写入操作的情况。与写入命令WT一起，数据掩蔽信号DM<0:3>经由共用焊盘100输入，输入数据DQ<0:31>经由数据焊盘10输入，并且写入数据选通信号WDQS<0:3>经由写入数据选通焊盘30输入。写入数据缓冲单元12将经由数据焊盘10输入的输入数据DQ<0:31>进行缓冲并对齐，接收由数据掩蔽信号缓冲单元102产生的内部数据掩蔽信号DM_INT<0:3>，并通过确定是否要掩蔽经对齐的数据来产生内部数据。在图4中，是否要掩蔽当前输入的数据是根据数据掩蔽信号DM<0:3>是否被使能来确定的。如果数据掩蔽信号DM<0:3>被使能，则掩蔽当前输入的数据，而如果数据掩蔽信号DM<0:3>被禁止，则不掩蔽当前输入的数据。写入数据选通缓冲单元31经由写入数据选通焊盘30接收写入数据选通信号WDQS<0:3>，并产生内部写入数据选通信号WDQS_int<0:3>。因此，写入数据缓冲单元12可以与内部写入数据选通信号WDQS_int<0:3>同步地输出经对齐的内部数据。从写入数据缓冲单元12输出的内部数据经由数据输入/输出线GIO被传送至半导体存储装置1的存储体，并被写入存储体。
然后，当执行读取操作时，将读取命令RD输入至半导体存储装置1。在图4中，示例性地图示了连续执行两次读取操作的情况。当执行读取操作时，不再输入数据掩蔽信号DM<0:3>。如果施加了读取命令RD，则读取数据选通发生单元101接收内部时钟信号dll_clk，并产生读取数据选通信号RDQS<0:3>。读取数据驱动单元11经由数据输入/输出线GIO接收储存在半导体存储装置1的存储体中的内部数据，将接收到的内部数据缓冲，并产生输出数据DQ<0:31>。随后，经由数据焊盘10将输出数据DQ<0:31>输出至半导体存储装置1的外部控制器，并且可以经由共用焊盘100将读取数据选通信号RDQS<0:3>输出至外部控制器。
如上所述，根据本发明实施例的半导体存储装置共同地使用一个焊盘来输出仅在读取操作中使用的信号，以及接收仅在写入操作中使用的信号，由此可以提高焊盘利用率。另外，通过共同地使用焊盘，可以减少全部焊盘的数量。因此，可以增加净裸片，并且可以保证半导体存储装置的电路面积。
图5是示意性地说明根据本发明另一个实施例的半导体系统的配置的图。在图5中，半导体系统2包括控制器50和半导体存储装置1。控制器50和半导体存储装置1经由多个通道相互通信。控制器50和半导体存储装置1经由命令通道51、数据通道52、写入数据选通通道53、共用通道54、地址通道55和时钟通道56而相互通信。命令通道51是传送写入命令WT和读取命令RD的通道，数据通道52是传送输入数据或输出数据DQ<0:31>的通道。写入数据选通通道53是传送写入数据选通信号WDQS<0:3>的通道，共用通道54是传送数据掩蔽信号DM<0:3>和读取数据选通信号RDQS<0:3>的通道。地址通道55是传送地址信号ADD<0:n>的通道，时钟通道56是传送时钟信号CLK的通道。
半导体存储装置1包括与命令通道51耦接的命令焊盘41、与数据通道52耦接的数据焊盘10、与写入数据选通通道53耦接的写入数据选通焊盘30、与共用通道54耦接的共用焊盘100、与地址通道55耦接的地址焊盘42、以及与时钟通道56耦接的时钟焊盘43。
在写入操作中，分别经由地址通道55和时钟通道56将地址信号ADD<0:n>和时钟信号CLK从控制器50传送至半导体存储装置1。控制器50还经由命令通道51传送写入命令WT、经由数据通道52传送输入数据DQ<0:31>、经由写入数据选通通道53传送写入数据选通信号WDQS<0:3>，并且经由共用通道54传送数据掩蔽信号DM<0:3>。半导体存储装置1经由所述通道来接收从控制器50传送来的信号，并存储输入数据DQ<0:31>。
在读取操作中，分别经由地址通道55和时钟通道56将地址信号ADD<0:n>和时钟信号CLK从控制器50传送至半导体存储装置1。控制器50还经由命令通道51传送读取命令RD。半导体存储装置1接收经由所述通道传送的信号，并产生输出数据DQ<0:31>和读取数据选通信号RDQS<0:3>。半导体存储装置1经由数据通道52将输出数据DQ<0:31>传送至控制器50，并经由共用通道54将读取数据选通信号RDQS<0:3>传送至控制器50。根据本发明实施例的半导体系统2在写入操作中经由公共通道54传送数据掩蔽信号DM<0:3>，在读取操作中经由共用通道54传送读取数据选通信号RDQS<0:3>。因此，由于经由同一共用通道传送不同的信号，因此，可以减少通信所需的通道数量。
虽然以上已经描述了某些实施例，但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此，本文所述的半导体存储装置及包括所述半导体存储装置的半导体系统不应当限于描述的实施例。确切地说，本文所述的半导体存储装置及包括所述半导体存储装置的半导体系统应当仅根据所附权利要求书并结合以上说明书和附图来限定。

Claims (20)

1.一种半导体存储装置，包括：
共用焊盘，所述共用焊盘被配置为在读取操作中输出读取操作控制信号，并在写入操作中接收写入操作控制信号。
2.如权利要求1所述的半导体存储装置，其中，所述读取操作控制信号包括读取数据选通信号，所述数据选通信号从所述半导体存储装置输出，用于在接收器处捕获数据。
3.如权利要求2所述的半导体存储装置，其中，所述写入操作控制信号包括数据掩蔽信号，所述数据掩蔽信号用于掩蔽数据以防止将所述数据写入所述半导体存储装置。
4.一种半导体存储装置，包括：
共用焊盘；
读取数据选通发生单元，所述读取数据选通发生单元被配置为在读取操作中将读取数据选通信号输出至所述共用焊盘；以及
掩蔽信号缓冲单元，所述掩蔽信号缓冲单元被配置为对经由所述共用焊盘接收的数据掩蔽信号进行缓冲。
5.如权利要求4所述的半导体存储装置，还包括：
数据焊盘，所述数据焊盘被配置为在读取操作中传送输出数据，并在写入操作中接收输入数据。
6.如权利要求5所述的半导体存储装置，还包括：
读取数据驱动单元，所述读取数据驱动单元被配置为在读取操作中驱动所述输出数据；以及
写入数据缓冲单元，所述写入数据缓冲单元被配置为在写入操作中对所述输入数据进行缓冲。
7.如权利要求4所述的半导体存储装置，还包括：
写入数据选通焊盘，所述写入数据选通焊盘被配置为在写入操作中接收写入数据选通信号；以及
写入数据选通缓冲单元，所述写入数据选通缓冲单元被配置为将所述写入数据选通信号进行缓冲，并输出内部写入数据选通信号。
8.一种半导体存储装置，包括：
共用焊盘；以及
数据焊盘，
其中，在读取操作中经由所述数据焊盘输出数据，并经由所述共用焊盘输出读取操作控制信号，以及
在写入操作中经由所述数据焊盘接收数据，并经由所述共用焊盘接收写入操作控制信号。
9.如权利要求8所述的半导体存储装置，其中，所述读取操作控制信号包括读取数据选通信号，所述读取数据选通信号从所述半导体存储装置输出，用于在接收器捕获数据。
10.如权利要求9所述的半导体存储装置，其中，所述写入操作控制信号包括数据掩蔽信号，所述数据掩蔽信号用于掩蔽数据以防止将所述数据写入所述半导体存储装置。
11.一种半导体系统，包括：
控制器，所述控制器被配置为在读取操作中接收读取操作控制信号，并在写入操作中传送写入操作控制信号；以及
半导体存储装置，所述半导体存储装置被配置为经由共用焊盘传送所述读取操作控制信号以及接收所述写入操作控制信号。
12.如权利要求11所述的半导体系统，其中，所述读取操作控制信号包括读取数据选通信号，所述读取数据选通信号从所述半导体存储装置输出，用于在所述控制器捕获数据。
13.如权利要求12所述的半导体系统，其中，所述写入操作控制信号包括数据掩蔽信号，所述数据掩蔽信号用于掩蔽数据以防止将所述数据写入所述半导体存储装置。
14.一种半导体系统，包括：
控制器，所述控制器被配置为在写入操作中传送写入命令、输入数据、数据掩蔽信号和写入数据选通信号，并在读取操作中传送读取命令；以及
半导体存储装置，所述半导体存储装置被配置为在写入操作中接收所述写入命令、所述输入数据、所述数据掩蔽信号和所述写入数据选通信号，在读取操作中接收所述读取命令并将输出数据和读取数据选通信号传送至所述控制器，
其中，所述半导体存储装置经由共用焊盘接收所述数据掩蔽信号以及输出所述读取数据选通信号。
15.如权利要求14所述的半导体系统，其中，所述半导体存储装置包括命令焊盘，所述命令焊盘被配置为接收所述写入命令和所述读取命令。
16.如权利要求14所述的半导体系统，其中，所述半导体存储装置还包括数据焊盘，所述数据焊盘被配置为接收所述输入数据以及传送所述输出数据。
17.如权利要求14所述的半导体系统，其中，所述半导体存储装置还包括写入数据选通焊盘，所述写入数据选通焊盘被配置为接收所述写入数据选通信号。
18.一种半导体系统，包括：
控制器；
半导体存储装置；
命令通道；
数据通道；
写入数据选通通道；以及
共用通道，
其中，在写入操作中，所述控制器经由所述命令通道将写入命令传送至所述半导体存储装置，经由所述数据通道将输入数据传送至所述半导体存储装置，经由所述写入数据选通通道将写入数据选通信号传送至所述半导体存储装置，以及经由所述共用通道将数据掩蔽信号传送至所述半导体存储装置，以及
在读取操作中，所述控制器经由所述命令通道将读取命令传送至所述半导体存储装置，并经由所述数据通道从所述半导体存储装置接收输出数据，以及经由所述共用通道从所述半导体存储装置接收读取数据选通信号。
19.如权利要求18所述的半导体系统，其中，所述数据掩蔽信号是用于掩蔽所述输入数据以防止将所述输入数据写入所述半导体存储装置的信号。
20.如权利要求18所述的半导体系统，其中，所述读取数据选通信号在所述半导体存储装置中产生，并被传送至所述控制器以用于捕获数据。
CN201110252230.3A 2010-11-17 2011-08-30 半导体存储装置及包括半导体存储装置的半导体系统 Active CN102467953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0114406 2010-11-17
KR20100114406A KR101157031B1 (ko) 2010-11-17 2010-11-17 반도체 메모리 장치 및 이를 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
CN102467953A true CN102467953A (zh) 2012-05-23
CN102467953B CN102467953B (zh) 2016-01-20

Family

ID=46047653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110252230.3A Active CN102467953B (zh) 2010-11-17 2011-08-30 半导体存储装置及包括半导体存储装置的半导体系统

Country Status (3)

Country Link
US (1) US8908467B2 (zh)
KR (1) KR101157031B1 (zh)
CN (1) CN102467953B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167219A (zh) * 2013-05-16 2014-11-26 爱思开海力士有限公司 半导体装置
CN107799135A (zh) * 2016-08-31 2018-03-13 爱思开海力士有限公司 半导体系统
CN111161787A (zh) * 2018-11-07 2020-05-15 爱思开海力士有限公司 半导体存储器件及其操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102441423B1 (ko) 2017-12-21 2022-09-07 에스케이하이닉스 주식회사 스트로브 신호 생성 회로 및 이를 포함하는 반도체 장치
US11468925B2 (en) 2018-12-03 2022-10-11 Rambus Inc. DRAM interface mode with improved channel integrity and efficiency at high signaling rates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1345070A (zh) * 2000-09-16 2002-04-17 三星电子株式会社 具有数据掩蔽引脚的半导体存储装置及包括该装置的存储系统
CN1577609A (zh) * 2003-07-04 2005-02-09 三星电子株式会社 在单、双数据选通模式间进行模式选择的方法和存储系统
US20090052261A1 (en) * 2007-08-24 2009-02-26 Samsung Electronics Co., Ltd. Data strobe buffer and memory system including the same
US20090161447A1 (en) * 2007-12-20 2009-06-25 Sung-Joo Ha Semiconductor memory input/output device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1345070A (zh) * 2000-09-16 2002-04-17 三星电子株式会社 具有数据掩蔽引脚的半导体存储装置及包括该装置的存储系统
CN1577609A (zh) * 2003-07-04 2005-02-09 三星电子株式会社 在单、双数据选通模式间进行模式选择的方法和存储系统
US20090052261A1 (en) * 2007-08-24 2009-02-26 Samsung Electronics Co., Ltd. Data strobe buffer and memory system including the same
US20090161447A1 (en) * 2007-12-20 2009-06-25 Sung-Joo Ha Semiconductor memory input/output device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167219A (zh) * 2013-05-16 2014-11-26 爱思开海力士有限公司 半导体装置
CN104167219B (zh) * 2013-05-16 2017-12-15 爱思开海力士有限公司 半导体装置
CN107799135A (zh) * 2016-08-31 2018-03-13 爱思开海力士有限公司 半导体系统
CN107799135B (zh) * 2016-08-31 2021-04-13 爱思开海力士有限公司 半导体系统
CN111161787A (zh) * 2018-11-07 2020-05-15 爱思开海力士有限公司 半导体存储器件及其操作方法
CN111161787B (zh) * 2018-11-07 2023-09-08 爱思开海力士有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
KR101157031B1 (ko) 2012-07-11
KR20120053241A (ko) 2012-05-25
US8908467B2 (en) 2014-12-09
US20120120743A1 (en) 2012-05-17
CN102467953B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
US7567471B2 (en) High speed fanned out system architecture and input/output circuits for non-volatile memory
KR101392593B1 (ko) 독립적인 링크 및 뱅크 선택
US8185711B2 (en) Memory module, a memory system including a memory controller and a memory module and methods thereof
KR100695437B1 (ko) 멀티 포트 메모리 소자
JP5052842B2 (ja) ポイントツーポイントリンクを有するメモリシステム及び方法
KR101504393B1 (ko) 다중-직렬 인터페이스 적층-다이 메모리 아키텍처
JP2009510562A5 (zh)
US7463535B2 (en) Memory modules and memory systems having the same
US7965530B2 (en) Memory modules and memory systems having the same
JP2010073300A (ja) 半導体メモリ装置
CN102467953B (zh) 半导体存储装置及包括半导体存储装置的半导体系统
KR20090008519A (ko) 공유 레지스터를 갖는 멀티패쓰 억세스블 반도체 메모리장치 및 그에 따른 공유 레지스터 운영방법
KR20090092371A (ko) 래치타입 메모리 셀들로 이루어진 공유 메모리 영역을 갖는멀티포트 반도체 메모리 장치 및 그를 채용한 멀티프로세서 시스템과 멀티포트 반도체 메모리 장치의구동방법
US7596049B2 (en) Semiconductor memory device with a plurality of bank groups each having a plurality of banks sharing a global line group
CN101151603A (zh) 使用多组地址/数据线的存储器访问
KR20090092370A (ko) 프로세서들 간의 데이터 이동 이벤트를 감소시키는멀티포트 반도체 메모리 장치 및 그를 채용한 멀티프로세서 시스템과 멀티포트 반도체 메모리 장치의구동방법
US7835218B2 (en) Semiconductor integrated circuit including bank selection control block
JP4926386B2 (ja) グローバルデータバス接続回路を備えるマルチポートメモリ素子
KR101090410B1 (ko) 반도체 메모리 장치
US7924595B2 (en) High-density semiconductor device
US20070005834A1 (en) Memory chips with buffer circuitry
US20140059304A1 (en) Semiconductor memory device
US9401186B2 (en) Semiconductor memory apparatus and data transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant