KR101504393B1 - 다중-직렬 인터페이스 적층-다이 메모리 아키텍처 - Google Patents

다중-직렬 인터페이스 적층-다이 메모리 아키텍처 Download PDF

Info

Publication number
KR101504393B1
KR101504393B1 KR1020117012151A KR20117012151A KR101504393B1 KR 101504393 B1 KR101504393 B1 KR 101504393B1 KR 1020117012151 A KR1020117012151 A KR 1020117012151A KR 20117012151 A KR20117012151 A KR 20117012151A KR 101504393 B1 KR101504393 B1 KR 101504393B1
Authority
KR
South Korea
Prior art keywords
memory
inbound
data
outbound
bolt
Prior art date
Application number
KR1020117012151A
Other languages
English (en)
Other versions
KR20110099227A (ko
Inventor
조 엠. 제델로
폴 에이. 래버지
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20110099227A publication Critical patent/KR20110099227A/ko
Application granted granted Critical
Publication of KR101504393B1 publication Critical patent/KR101504393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본원에 개시된 시스템들 및 방법들은 명령들, 어드레스들, 및/또는 데이터를 대응하는 복수의 직렬화된 통신 링크 인터페이스들(SCLI들)을 통해 프로세서 및 스위치와 같은 하나 이상의 발신 장치들 또는 목적지 장치들 사이에서 실질적으로 동시에 전송한다. 스위치에서, 각각의 스트림에 대응하는 하나 이상의 명령들, 어드레스들 또는 데이터는 대응하는 메모리 볼트와 연관된 대응하는 목적지 메모리 볼트 제어기(MVC)에 전송될 수 있다. 목적지 MVC는, 대응하는 복수의 메모리 볼트들에 결합된 다른 MVC들과 연관된 동시 동작들과 독립적으로 기록 동작들, 판독 동작들, 및/또는 메모리 볼트 하우스키핑 동작들을 수행할 수 있다.

Description

다중-직렬 인터페이스 적층-다이 메모리 아키텍처{MULTI-SERIAL INTERFACE STACKED-DIE MEMORY ARCHITECTURE}
본 특허 출원은 2008년 7월 2일자에 제출된 미국 특허 출원 제 12/166,814 호, 2008년 7월 2일자에 제출된 미국 특허 출원 제 12/166,871 호 및 2008년 7월 21일자에 제출된 미국 특허 출원 제 12/176,951 호의 계속 출원인, 2008년 10월 30일자에 제출된 미국 특허 출원 제 12/261,942 호의 우선권을 청구한다. 이들 출원들은 참조로서 본원에 포함된다.
본원에 개시된 다양한 실시예들은, 적층-다이 메모리 아키텍처들을 포함하여, 반도체 메모리들과 연관된 장치, 시스템들, 및 방법들에 관한 것이다.
마이크로프로세서 기술은 반도체 메모리 기술보다 더 빠른 속도로 진화하고 있다. 결과적으로, 프로세서가 명령들 및 데이터를 수신하도록 접속된 반도체 메모리 서브시스템 및 현대 호스트 프로세서 사이에 성능의 미스-매치가 종종 존재한다. 예를 들면, 일부 하이-엔드 서버들이 메모리 요청들에 대한 응답을 대기하는 4 개의 클록들 중 3 개의 클록에서 작동되지 않는다고 추정된다.
또한, 프로세서 코어들 및 스레드들의 수가 계속해서 증가함에 따라, 소프트웨어 애플리케이션 및 운영 시스템 기술의 진화는 고밀도 메모리 서브시스템들에 대한 요구를 증가시키고 있다. 그러나, 현재 기술 메모리 서브시스템들은 성능과 밀도 간의 타협을 종종 나타낸다. 더 높은 대역폭들은, JEDEC(Joint Electron Device Engineering Council) 전기 규격을 벗어나지 않고 시스템에서 접속될 수 있는 메모리 카드들 또는 모듈들의 수를 제한할 수 있다.
동적 데이터 레이트(DDR) 동기형 동적 랜덤 액세스 메모리(SDRAM)와 같은 JEDEC 인터페이스 표준들에 대한 확장들이 제안되었지만, 미래의 예상된 메모리 대역폭들 및 밀도들에 관하여 일반적으로 부족하다는 것을 알 수 있다. 취약점들은 메모리 전력 최적화의 부족 및 호스트 프로세서와 메모리 서브시스템 간의 인터페이스의 고유함을 포함한다. 후자의 취약점은, 프로세서 및/또는 메모리 기술들이 변함에 따라 인터페이스를 재설계해야하는 필요성을 야기할 수 있다.
본 발명의 시스템들 및 방법들은 명령들, 어드레스들, 및/또는 데이터를 대응하는 복수의 직렬화된 통신 링크 인터페이스들(SCLI들)을 통해 프로세서 및 스위치와 같은 하나 이상의 발신 장치들 또는 목적지 장치들 사이에서 실질적으로 동시에 전송한다. 스위치에서, 각각의 스트림에 대응하는 하나 이상의 명령들, 어드레스들 또는 데이터는 대응하는 메모리 볼트와 연관된 대응하는 목적지 메모리 볼트 제어기(MVC)에 전송될 수 있다. 목적지 MVC는, 대응하는 복수의 메모리 볼트들에 결합된 다른 MVC들과 연관된 동시 동작들과 독립적으로 기록 동작들, 판독 동작들, 및/또는 메모리 볼트 하우스키핑 동작들을 수행할 수 있다.
본 발명의 장치, 시스템들, 및 방법들은 명령들, 어드레스들, 및/또는 데이터의 복수의 스트림들을 하나 이상의 발신 및/또는 목적지 장치들(예를 들면, 하나 이상의 프로세서들)과 적층된 어레이 메모리 볼트들의 세트 간에 실질적으로 동시에 전송하도록 동작할 수 있다. 증가된 메모리 시스템 밀도, 대역폭, 병렬 처리 및 확장성이 발생할 수 있다.
도 1은 본 발명의 다양한 예시적인 실시예들에 따른 메모리 시스템의 블록도.
도 2는 다양한 예시적인 실시예들에 따른 로직 다이와 적층된 적층-다이 3D 메모리 어레이의 절단 개념도.
도 3 및 도 4는 다양한 예시적인 실시예들에 따른 예시적인 패킷들과 연관된 필드들을 도시하는 패킷도들.
도 5는 다양한 예시적인 실시예들에 따른 메모리 볼트 제어기 및 연관된 모듈들의 블록도.
도 6a 및 도 6b는 다양한 예시적인 실시예들에 따른 방법을 예시하는 흐름도들.
도 7a 및 도 7b는 다양한 예시적인 실시예들에 따른 방법을 예시하는 흐름도들.
도 1은 본 발명의 다양한 예시적인 실시예들에 따른 메모리 시스템(100)의 블록도이다. 메모리 시스템(100)은 명령들, 어드레스들, 및/또는 데이터의 복수의 아웃바운드 및/또는 인바운드 스트림들을 하나 이상의 발신 장치들 및/또는 목적지 장치들(예를 들면, 하나 이상의 프로세서들) 및 적층된 어레이 메모리 "볼트들(vaults)"의 세트 사이에서 실질적으로 동시에 전송하도록 동작한다. 증가된 메모리 시스템 밀도, 대역폭, 병렬 처리(parallelism) 및 확장성(scalability)이 발생할 수 있다.
본원의 다중-다이 메모리 어레이 실시예들은, 이전 설계들에서 각각의 개별적인 메모리 어레이 다이 상에 정상적으로 배치된 제어 로직을 종합한다. 본원에서 "메모리 볼트"로서 지칭되는 다이들의 적층된 그룹의 서브섹션들은 공통 제어 로직을 공유한다. 메모리 볼트 아키텍처는, 파워-온 메모리 뱅크들의 더 미세한 입상(granularity)을 제공하면서, 에너지 효율을 증가시키기 위해 메모리 제어 로직을 전략적으로 분할한다. 본원의 실시예들은 또한 표준화된 호스트 프로세서가 메모리 시스템 인터페이스를 가능하게 한다. 표준화된 인터페이스는, 메모리 기술이 진화함에 따라 재설계 주기 시간들을 감소시킬 수 있다.
도 2는 다양한 예시적인 실시예들에 따른 로직 다이(202)와 적층된 적층-다이 3D 메모리 어레이(200)의 절단 개념도이다. 메모리 시스템(100)은 적층-다이 3D 메모리 어레이(200)와 같은 하나 이상의 타일 메모리 어레이들의 적층들을 통합한다. 다중 메모리 어레이들(예를 들면, 메모리 어레이(203))는 복수의 다이들 각각(예를 들면, 다이(204)) 상에서 제조된다. 메모리 어레이 다이들은 적층-다이 3D 메모리 어레이(200)를 형성하도록 적층된다.
적층-다이들 각각은 다수의 "타일들"(예를 들면, 적층-다이(204)와 연관된 타일들(205a, 205b 및 205c))로 분할된다. 각각의 타일(예를 들면, 타일(205c))은 하나 이상의 메모리 어레이들(203)을 포함할 수 있다. 일부 실시예들에서, 각각의 메모리 어레이(203)는 메모리 시스템(100)에서 하나 이상의 독립적인 메모리 뱅크들로서 구성될 수 있다. 메모리 어레이들(203)은 임의의 특정 메모리 기술로 제한되지 않고, 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 플래시 메모리 등을 포함할 수 있다.
메모리 어레이 타일들의 적층된 세트(208)는 적층-다이들 각각(예를 들면, 도 1의 시계에서 은닉된 베이스 타일과 함께 타일들(212b, 212c 및 212d))으로부터 단일의 타일을 포함할 수 있다. 전력, 어드레스, 및/또는 데이터 및 유사한 공통 신호들은, 본원에서 "관통 웨이퍼 상호 접속(through-wafer interconnects)"(TWIs)으로서 지칭되는 도전 경로(예를 들면, 도전 경로(224)) 상의 "Z" 차원(220)의 타일들의 적층된 세트(208)를 횡단한다. TWI가 반드시 특정 웨이퍼 또는 다이를 전체적으로 통과할 필요가 없다는 것을 유의하라.
따라서, 적층-다이 3D 메모리 어레이(200)는 메모리 "볼트들"(예를 들면, 메모리 볼트(230))의 세트로 분할된다. 각각의 메모리 볼트는 타일들의 적층된 세트(예를 들면, 타일들의 세트(208))를 포함하고, 하나는 복수의 적층-다이들 각각으로부터의 타일이고, 함께 TWI들의 세트는 타일들의 세트(208)를 전기적으로 상호 접속한다. 볼트의 각각의 타일은 하나 이상의 메모리 어레이들(예를 들면, 메모리(240))을 포함한다.
결과적인 메모리 볼트들의 세트(102)가 도 1에 도시된다. 메모리 시스템(100)은 또한 복수의 메모리 볼트 제어기(MVCs)(104)(예를 들면, MVC(106))를 포함한다. 각각의 MVC는 일 대 일 관계로 대응하는 메모리 볼트(예를 들면, 세트(102)의 메모리 볼트(110))에 통신 가능하게 결합된다. 따라서, 각각의 MVC는 다른 MVC들 및 그들 각각의 메모리 볼트들 간의 통신들과 독립적으로 대응하는 메모리 볼트와 통신할 수 있다.
메모리 시스템(100)은 또한 복수의 구성 가능한 직렬화된 통신 링크 인터페이스들(SCLIs)(112)을 포함한다. SCLI들(112)은 SCLI들의 아웃바운드 그룹(113)(예를 들면, 아웃바운드 SCLI(114)) 및 SCLI들의 인바운드 그룹(115)으로 분할된다. 복수의 SCLI들(112) 각각은 다른 SCLI들(112)과 동시에 동작할 수 있다. SCLI들(112)은 함께 복수의 MVC들(104)을 하나 이상의 프로세서(들)(114)에 통신 가능하게 결합한다. 메모리 시스템(100)은 매우 추상적인, 다중 링크, 고처리량 인터페이스를 호스트 프로세서(들)(114)에 제공한다.
메모리 시스템(100)은 또한 스위치(116)를 포함할 수 있다. 일부 실시예들에서, 스위치(116)는 매트릭스 또는 교차 접속 스위치를 포함할 수 있다. 스위치(116)는 복수의 SCLI들(112) 및 복수의 MVC들(104)에 통신 가능하게 결합된다. 스위치(116)는 각각의 SCLI을 선택된 MVC에 상호 접속할 수 있다. 따라서, 호스트 프로세서(들)(114)는 실질적으로 동시 방식으로 복수의 SCLI들(112)을 통해 복수의 메모리 볼트들(102)을 액세스할 수 있다. 이러한 아키텍처는, 다중-코어 기술들을 포함하여 현대 프로세서 기술들에 의해 요구되는 프로세서-메모리 대역폭을 제공할 수 있다.
메모리 시스템(100)은 또한 스위치(116)에 결합된 메모리 패브릭 제어 레지스터(117)를 포함할 수 있다. 메모리 패브릭 제어 레지스터(117)는 구성 소스로부터 메모리 패브릭 구성 파라미터들을 수용하고, 선택 가능한 모드에 따라 동작하기 위해 메모리 시스템(100)의 하나 이상의 구성요소들을 구성한다. 예를 들면, 스위치(116) 및 복수의 메모리 볼트들(102) 각각 및 복수의 MVC들(104)은 개별적인 메모리 요청들에 응답하여 서로 독립적으로 동작하도록 정상적으로 구성될 수 있다. 그러한 구성은 SCLI들(112) 및 메모리 볼트들(102) 간의 병렬 처리의 결과로서 메모리 시스템 대역폭을 강화할 수 있다.
또한, 메모리 시스템(100)은, 2 개 이상의 복수의 메모리 볼트들(102)의 서브세트 및 대응하는 MVC들의 서브세트가 단일의 요청에 응답하여 동기로 동작하도록 하기 위해 메모리 패브릭 제어 레지스터(117)를 통해 재구성될 수 있다. 후자의 구성은 단일의 볼트와 연관된 데이터 워드의 폭보다 더 넓은 데이터 워드를 액세스하는데 사용될 수 있다. 이러한 기술은, 아래에 또한 기술된 바와 같이, 지연을 감소시킬 수 있다. 다른 구성들은 선택된 비트 패턴을 메모리 패브릭 제어 레지스터(117)로 로딩함으로써 인에이블될 수 있다.
도 3 및 도 4는 다양한 예시적인 실시예들에 따른 예시적인 패킷들(300 및 400)과 각각 연관된 필드들을 도시하는 패킷도들이다. 도 3 및 도 4을 고려하여 도 1을 다시 참조하여, 메모리 시스템(100)은 또한 스위치(116)에 결합된 복수의 패킷 디코더들(118)(예를 들면, 패킷 디코더(120))를 포함할 수 있다. 호스트 프로세서(들)(114)는, 일부 실시예들에서 예시적인 명령 패킷(300) 또는 데이터 패킷(400)과 구조가 유사할 수 있는 아웃바운드 패킷(122)을 어셈블링한다. 즉, 아웃바운드 패킷(122)은 명령 필드(310), 어드레스 필드(320), 및/또는 데이터 필드(410)를 포함할 수 있다. 호스트 프로세서(114)는 이하에 설명되는 방식으로 아웃바운드 패킷(122)을 아웃바운드 SCLI(예를 들면, 아웃바운드 SCLI(114))를 통해 패킷 디코더(120)에 전송한다.
아웃바운드 SCLI(114)는 복수의 아웃바운드 차동 쌍 직렬 경로들(differential pair serial paths; DPSPs)(128)를 포함할 수 있다. DPSP들(128)은 호스트 프로세서(들)(114)에 통신 가능하게 결합되고, 아웃바운드 패킷(122)을 총괄적으로 수송할 수 있다. 즉, 복수의 아웃바운드 DPSP들(128) 각각의 DPSP는 제 1 데이터 레이트에서 아웃바운드 패킷(122)의 제 1 데이터 레이트 아웃바운드 서브-패킷 부분을 수송할 수 있다.
아웃바운드 SCLI(114)는 또한 복수의 아웃바운드 DPSP들(128)에 결합된 직병렬 변환기(deserializer)(130)를 포함할 수 있다. 직병렬 변환기(130)는 아웃바운드 패킷(122)의 각각의 제 1 데이터 레이트 아웃바운드 서브-패킷 부분을 복수의 제 2 데이터 레이트 아웃바운드 서브-패킷들로 변환한다. 복수의 제 2 데이터 레이트 아웃바운드 서브-패킷들은 제 2 데이터 레이트에서 제 1 복수의 아웃바운드 단일-엔드 데이터 경로들(single-ended data paths; SEDPs)(134)을 통해 전송된다. 제 2 데이터 레이트는 제 1 데이터 레이트보다 느리다.
아웃바운드 SCLI(114)는 또한 직병렬 변환기(130)에 통신 가능하게 결합된 디멀티플렉서(138)를 포함할 수 있다. 디멀티플렉서(138)는 복수의 제 2 데이터 레이트 아웃바운드 서브-패킷들 각각을 복수의 제 3 데이터 레이트 아웃바운드 서브-패킷들로 변환한다. 복수의 제 3 데이터 레이트 아웃바운드 서브-패킷들은 제 3 데이터 레이트에서 제 2 복수의 아웃바운드 SEDP들(142)을 통해 패킷 디코더(120)에 전송된다. 제 3 데이터 레이트는 제 2 데이터 레이트보다 느리다.
패킷 디코더(120)는 아웃바운드 패킷(122)을 수신하고, (예를 들면, 예시적인 패킷(300)의) 명령 필드(310), (예를 들면, 예시적인 패킷(300)의) 어드레스 필드(320), 및/또는 (예를 들면, 예시적인 패킷(400)의) 데이터 필드를 추출한다. 일부 실시예들에서, 패킷 디코더(120)는 메모리 볼트 선택 신호들의 대응하는 세트를 결정하기 위해 어드레스 필드(320)를 디코딩한다. 패킷 디코더(120)는 인터페이스(146) 상으로 메모리 볼트 선택 신호들의 세트를 스위치(116)에 제공한다. 볼트 선택 신호들은 입력 데이터 경로들(148)이 아웃바운드 패킷(122)에 대응하는 MVC(106)로 스위칭되도록 한다.
인바운드 데이터 경로들의 논의로 돌아가서, 메모리 시스템(100)은 스위치(116)에 결합된 복수의 패킷 인코더들(154)(예를 들면, 패킷 인코더(158))을 포함할 수 있다. 패킷 인코더(158)는 복수의 MVC들(104) 중 하나로부터 스위치(116)를 통해 인바운드 메모리 명령, 인바운드 메모리 어드레스, 및/또는 인바운드 데이터를 수신할 수 있다. 패킷 인코더(158)는 인바운드 SCLI(164)를 통해 호스트 프로세서(들)(114)에 전송하기 위해 인바운드 메모리 명령, 어드레스 및/또는 데이터를 인바운드 패킷(160)으로 인코딩한다.
일부 실시예들에서, 패킷 인코더(158)는 인바운드 패킷(158)을 복수의 제 3 데이터 레이트 인바운드 서브-패킷들로 분할할 수 있다. 패킷 인코더(158)는 제 3 데이터 레이트에서 복수의 제 3 데이터 레이트 인바운드 서브-패킷들을 제 1 복수의 인바운드 단일-엔드 데이터 경로들(SEDP들)(116)을 통해 전송할 수 있다. 메모리 시스템(100)은 또한 패킷 인코더(158)에 통신 가능하게 결합된 멀티플렉서(168)를 포함할 수 있다. 멀티플렉서(168)는 복수의 제 3 데이터 레이트 인바운드 서브-패킷들의 서브세트들을 제 2 데이터 레이트 인바운드 서브-패킷들로 멀티플렉싱할 수 있다. 멀티플렉서(168)는 제 3 데이터 레이트보다 더 빠른 제 2 데이터 레이트에서 제 2 데이터 레이트 인바운드 서브-패킷들을 제 2 복수의 인바운드 SEDP들(170)을 통해 전송한다.
메모리 시스템(100)은 멀티플렉서(168)에 통신 가능하게 결합된 직렬화기(172)를 더 포함할 수 있다. 직렬화기(172)는 복수의 제 2 데이터 레이트 인바운드 서브-패킷들의 서브세트들 각각을 제 1 데이터 레이트 인바운드 서브-패킷들로 종합한다. 제 1 데이터 레이트 인바운드 서브-패킷들은 제 2 데이터 레이트보다 더 빠른 제 1 데이터 레이트에서 복수의 인바운드 차동 쌍 직렬 경로들(DPSP들)을 통해 호스트 프로세서(들)(114)에 전송된다. 따라서, 명령, 어드레스, 및 데이터 정보는 스위치(116)를 경유하여 SCLI들(112)을 통해 호스트 프로세서(들)(114)와 MVC들(104) 사이에서 앞뒤로 전송된다. MVC들(104), SCLI들(112) 및 스위치(116)는 로직 다이(202) 상에서 제조된다.
도 5는 다양한 예시적인 실시예들에 따른 MVC(예를 들면, MVC(106)) 및 연관된 모듈들의 블록도이다. MVC(106)는 프로그래밍 가능한 볼트 제어 로직(PVCL) 구성요소(예를 들면, PVCL(510))를 포함할 수 있다. PVCL(510)는 MVC(106)을 대응하는 메모리 볼트(예를 들면, 메모리 볼트(110))에 인터페이스한다. PVCL(510)는 대응하는 메모리 볼트(110)와 연관된 하나 이상의 뱅크 제어 신호들 및/또는 타이밍 신호들을 생성한다.
PVCL(510)는 MVC(106)를 선택된 구성 또는 선택된 기술의 메모리 볼트(110)에 적응시키도록 구성될 수 있다. 따라서, 예를 들면, 메모리 시스템(110)은 초기에 현재 사용 가능한 DDR2 DRAM들을 사용하여 구성될 수 있다. 메모리 시스템(100)은, DDR3 뱅크 제어 및 타이밍 로직을 포함하기 위해 PVCL(510)를 재구성함으로써 DDR3 기반 메모리 볼트 기술을 수용하도록 후속으로 적응될 수 있다.
MVC(106)는 또한 PVCL(510)에 통신 가능하게 결합된 메모리 시퀀서(514)를 포함할 수 있다. 메모리 시퀀서(514)는 연관된 메모리 볼트(110)를 구현하는데 사용되는 기술에 기초하여 메모리 기술에 의존하는 동작들의 세트를 수행한다. 메모리 시퀀서(514)는, 예를 들면, 대응하는 메모리 볼트(110)와 연관된 명령 디코드 동작들, 메모리 어드레스 멀티플렉싱 동작들, 메모리 어드레스 디멀티플렉싱 동작들, 메모리 리플레시 동작들, 메모리 볼트 트레이닝 동작들, 및/또는 메모리 볼트 프리페치 동작들을 수행한다. 일부 실시예들에서, 메모리 시퀀서(514)는 DRAM 시퀀서를 포함할 수 있다. 일부 실시예들에서, 메모리 리플레시 동작들은 리플레시 제어기(515)에서 시작될 수 있다.
메모리 시퀀서(514)는 또한 메모리 시스템(100)을 선택된 구성 또는 기술의 메모리 볼트(110)로 적응시키도록 구성될 수 있다. 예를 들면, 메모리 시퀀서(514)는 메모리 시스템(100)과 연관된 다른 메모리 시퀀서들과 동기로 동작하도록 구성될 수 있다. 그러한 구성은 단일 캐시 라인 요청에 응답하여 와이드 데이터 워드를 다중 메모리 볼트들에서 호스트 프로세서(들)(114)와 연관된 캐시 라인(도시되지 않음)으로 전달하는데 사용될 수 있다.
MVC(106)는 또한 기록 버퍼(516)를 포함할 수 있다. 기록 버퍼(516)는 호스트 프로세서(들)(114)로부터 MVC(106)에 도착한 데이터를 버퍼링하기 위해 PVCL(510)에 결합될 수 있다. MVC(106)는 판독 버퍼(517)를 더 포함할 수 있다. 판독 버퍼(517)는 대응하는 메모리 볼트(110)로부터 MVC(106)에 도착한 데이터를 버퍼링하기 위해 PVCL(510)에 결합될 수 있다.
MVC(106)는 또한 아웃-오브-오더 요청 큐(518)를 포함할 수 있다. 아웃-오브-오더 요청 큐(518)는 메모리 볼트(110)에 포함된 복수의 메모리 뱅크들에 대해 정렬된 시퀀스 판독 또는 기록 동작들을 확립한다. 정렬된 시퀀스는 뱅크 충돌을 감소시키고 판독-기록 턴어라운드 시간을 감소시키기 위해 임의의 단일의 메모리 뱅크에 대한 순차적인 동작들을 회피하도록 선택된다.
MVC(106)는 또한 메모리 볼트 복구 로직(MVRL) 구성요소(524)를 포함할 수 있다. MVRL(524)는 어레이 복구 로직(526)을 사용하여 결함 메모리 어레이 어드레스 재맵핑 동작을 수행할 수 있다. 어레이 복구 로직(526)은 메모리 볼트 다이(예를 들면, 도 2의 적층된 다이(204)) 및/또는 로직 다이(202)(예를 들면, 예비 어레이(527)) 상에 배치된 셀들의 어레이들 또는 여분의 셀들에 요청들을 재맵핑할 수 있다. MVRL(524)는 또한 TWI 복구 로직(528)을 사용하여 대응하는 메모리 볼트(110)와 연관된 TWI 복구 동작을 수행할 수 있다.
상술된 구성요소들 중 임의의 구성요소는 하드웨어, 소프트웨어, 펌웨어, 또는 그의 조합의 실시예들을 포함하여 다양한 방법들로 구현될 수 있다. 본 문맥에서 "소프트웨어"가 법령의 소프트웨어 구조를 지칭하고 단지 소프트웨어 리스팅들을 지칭하지 않는다는 것을 유의하라.
따라서, 메모리 시스템(100), 메모리 어레이들(200, 203, 240, 527), 다이(202, 204), 타일들(205a, 205b, 205c, 208, 212b, 212c, 212d), "Z" 차원(220), 경로들(224, 148), 메모리 볼트들(230, 102, 110), MVC들(104, 106), SCLI들(112, 113, 114, 115, 164), 프로세서(들)(114), 스위치(116), 레지스터(117), 패킷들(300, 400, 122, 160), 패킷 디코더들(118, 120), 필드들(310, 320, 410), DPSP들(128, 174), 직병렬 변환기(130), SEDP들(134, 142, 166, 170), 디멀티플렉서(138), 인터페이스(146), 패킷 인코더들(154, 158), 멀티플렉서(168), 직렬화기(172), PVCL(510), 메모리 시퀀서(514), 리플레시 제어기(515), 버퍼들(516, 517), 아웃-오브-오더 요청 큐(518), MVRL(524), 어레이 복구 로직(526), 및 TWI 복구 로직(528) 모두는 본원에서 "모듈들"로서 특징화될 수 있다.
모듈들은, 메모리 시스템(100)의 설계자에 의해 원하는 바와 같이 및 다양한 실시예들의 특정 구현에 대해 적절히 하드웨어 회로, 광학 구성요소들, 단일 또는 다중 프로세서 회로들, 메모리 회로들, 소프트웨어 프로그램 모듈들 및 오브젝트들, 펌웨어, 및 그의 조합을 포함할 수 있다.
다양한 실시예들의 장치 및 시스템들은 고밀도, 다중-링크, 고처리량 반도체 메모리 서브시스템 이외의 애플리케이션들에서 유용할 수 있다. 따라서, 본 발명의 다양한 실시예들은 이에 제한되지 않는다. 메모리 시스템(100)의 예시는 다양한 실시예들의 구조의 일반적인 이해를 제공하도록 의도된다. 이들은 본원에 기재된 구조들을 사용하는 장치 및 시스템들의 모든 요소들 및 특징들의 완전한 설명으로서 역할을 하도록 의도되지 않는다.
다양한 실시예들의 신규한 장치 및 시스템들은 컴퓨터들에서 사용되는 전자 회로, 통신 신호 프로세싱 회로, 단일-프로세서 또는 다중 프로세서 모듈들, 단일 또는 다중 임베딩된 프로세서들, 다중-코어 프로세서들, 데이터 스위치들, 및 다중층을 포함하는 애플리케이션 특정 모듈들, 다중-칩 모듈들을 포함하거나 통합될 수 있다. 그러한 장치 및 시스템들은 또한 텔레비전, 셀룰러 텔레폰들, 개인용 컴퓨터들(예를 들면, 랩탑 컴퓨터들, 데스크탑 컴퓨터, 휴대용 컴퓨터들, 테블릿 컴퓨터들 등), 워크스테이션들, 라디오들, 비디오 플레이어들, 오디오 플레이어(예를 들면, MP3(모션 픽쳐 전문가 그룹, 오디오 계층 3) 플레이어들), 차량, 의료 장치들(예를 들면, 심장 모니터, 혈압 모니터 등), 셋탑 박스들, 및 다른 것들과 같은 다양한 전자 시스템들 내에 서브 구성요소들로서 포함될 수 있다. 일부 실시예들은 다수의 방법들을 포함할 수 있다.
도 6a 및 도 6b는 다양한 예시적인 실시예들에 따른 방법(600)을 예시하는 흐름도들이다. 방법(600)은 명령들, 어드레스들, 데이터의 복수의 아웃바운드 스트림들을 하나 이상의 발신 장치들(예를 들면, 도 1의 프로세서(들)(114))에서 복수의 메모리 볼트들(예를 들면, 도 1의 메모리 볼트(102))에 실질적으로 동시에 전송하는 단계를 포함한다. 스트림들은 패킷화되고, 발신 장치(들)로부터 복수의 아웃바운드 SCLI들(예를 들면, 도 1의 아웃바운드 SCLI들(113))을 통해 패킷 디코더들의 세트(예를 들면, 도 1의 패킷 디코더들(118))로 전송될 수 있다. 명령, 어드레스 및 데이터 스트림들은 실행 및/또는 메모리 볼트들로의 기록 또는 메모리 볼트들로부터의 판독을 위해 대응하는 MVC들(예를 들면, MVC들(104))로 스위칭될 수 있다.
방법(600)은, 발신 장치에서 아웃바운드 패킷을 제 1 데이터 레이트 서브-패킷 부분들의 세트로 분할하는 블록(606)에서 시작할 수 있다. 일부 실시예들에서, 발신 장치는 하나 이상의 프로세서들을 포함할 수 있다. 일부 실시예들에서, 발신 장치는 그래픽 제어기와 같이 직접적인 메모리 액세스(DMA)를 할 수 있는 장치들의 카테고리를 포함할 수 있다. 패킷은 하나 이상의 메모리 서브시스템 위치들에 기록될 하나 이상의 아웃바운드 메모리 서브시스템 명령들, 어드레스들, 또는 데이터 필드들을 반송할 수 있다.
방법(600)은, 제 1 데이터 레이트 서브-패킷들 각각을 발신 장치(예를 들면, 선택된 프로세서)에서 직병렬 변환기(예를 들면, 도 1의 직병렬 변환기(130))로 전송하는 블록(610)에서 계속될 수 있다. 제 1 데이터 레이트 서브-패킷들은 제 1 데이터 레이트에서 선택된 아웃바운드 SCLI(예를 들면, 도 1의 SCLI(114))에 대응하는 복수의 DPSP들(예를 들면, 도 1의 DPSP들(128))을 통해 전송될 수 있다. 방법(600)은 또한, 블록(612)에서, 제 1 데이터 레이트 서브-패킷들 각각을 복수의 제 2 데이터 레이트 서브-패킷들로 분할하는 단계를 포함할 수 있다.
방법(600)은, 블록(614)에서, 제 1 데이터 레이트보다 느린 제 2 데이터 레이트로 제 2 데이터 레이트 서브-패킷들 각각을 직병렬 변환기로부터 디멀티플렉서(예를 들면, 도 1의 디멀티플렉서(138))로 전송하는 단계를 더 포함할 수 있다. 디멀티플렉서에서, 제 2 데이터 레이트 서브-패킷들 각각은 블록(616)에 도시된 바와 같이 제 3 데이터 레이트 서브-패킷들의 세트로 분할될 수 있다. 방법(600)은, 블록(618)에서, 제 2 데이터 레이트보다 느린 제 3 데이터 레이트로 제 3 데이터 레이트 서브-패킷들을 패킷 디코더로 전송하는 단계를 또한 포함할 수 있다.
방법(600)은 패킷 디코더에서 선택된 SCLI로부터 제 3 데이터 레이트 서브-패킷들을 수신하는 블록(622)에서 계속될 수 있다. 방법(600)은, 블록(626)에서, 제 3 데이터 레이트 서브-패킷들을 아웃바운드 패킷으로 어셈블링하는 단계를 포함할 수 있다. 방법(600)은, 블록(628)에서, 아웃바운드 명령, 아웃바운드 어드레스, 또는 아웃바운드 데이터 중 적어도 하나를 패킷으로부터 추출하는 단계를 또한 포함할 수 있다.
방법(600)은, 블록(632)에서, 아웃바운드 명령, 어드레스, 또는 데이터를 스위치에 제공하는 단계를 또한 포함할 수 있다. 방법(600)은, 블록(636)에서, 스위치에서 각각의 스트림과 연관된 아웃바운드 명령, 어드레스, 및/또는 데이터를 동시에 스위칭하는 단계를 더 포함할 수 있다. 각각의 스트림과 연관된 아웃바운드 명령, 어드레스 및/또는 데이터는 대응하는 메모리 볼트(예를 들면, 도 1의 메모리 볼트(110))와 연관된 목적지 MVC(예를 들면, 도 1의 MVC(106))로 스위칭된다.
방법(600)은 MVC의 기록 버퍼 구성요소(예를 들면, 도 1의 기록 버퍼(516))에서 아웃바운드 명령, 어드레스, 및/또는 데이터를 버퍼링하는 블록(640)에서 계속될 수 있다. 방법(600)은, 블록(644)에서, 프로세싱을 위해 아웃바운드 명령, 어드레스, 및/또는 데이터를 메모리 시퀀서(예를 들면, 도 1의 메모리 시퀀서(514))에 제공하는 단계를 포함할 수 있다.
일부 실시예들에서, 방법(600)은, 블록(645)에서, 메모리 서브시스템이 동기 병렬 모드에서 동작하도록 구성되는지를 결정하는 단계를 선택적으로 포함할 수 있다. 그렇다면, 방법(600)은, 블록(646)에서, 단일의 메모리 요청에 응답하여 메모리 볼트들의 동기 서브세트를 동작시키는 단계를 포함할 수 있다. 그러한 동작은 단일의 메모리 볼트 워드 길이의 배수인 폭의 와이드 데이터 워드를 동시에 전송함으로써 액세스 지연을 감소시키는데 사용될 수 있다. 결과적인 와이드 데이터 워드 폭은 볼트들의 동기 서브세트 내의 메모리 볼트들의 수에 대응한다.
방법(600)은, 블록(648)에서, 메모리 시퀀서의 아웃-오브-오더 요청 큐 구성요소(예를 들면, 도 5의 아웃-오브-오더 요청 큐(518))에서 대응하는 메모리 볼트와 연관된 복수의 메모리 뱅크들에 대해 판독 및/또는 기록 동작들을 정렬하는 단계를 선택적으로 포함할 수 있다. 정렬 단계는 임의의 단일의 메모리 뱅크에 대한다중 순차적인 판독들 및/또는 기록들을 회피하도록 동작할 수 있고, 이로써 뱅크 충돌들을 감소시킬 수 있고 판독-기록 턴어라운드 시간을 감소시킬 수 있다.
방법(600)은, 아웃바운드 데이터를 대응하는 메모리 볼트에 기록하기 위한 데이터 기록 동작들, 대응하는 메모리 볼트로부터 데이터를 판독하기 위한 데이터 판독 동작들, 및/또는 메모리 볼트 하우스키핑 동작들을 수행하는 블록(650)에서 종료될 수 있다. 데이터 기록 동작들, 데이터 판독 동작들, 및/또는 하우스키핑 동작들은 다른 메모리 볼트들에 결합된 다른 MVC들과 연관된 동시 동작들과 독립적으로 수행될 수 있다.
도 7a 및 도 7b는 다양한 예시적인 실시예들에 따른 방법(700)을 예시하는 흐름도들이다. 방법(700)은 패킷화된 명령들, 어드레스들, 데이터의 복수의 인바운드 스트림들을 복수의 메모리 볼트들(예를 들면, 도 1의 메모리 볼트들(102))에서 하나 이상의 목적지 장치들(예를 들면, 도 1의 프로세서(들)(114))에 실질적으로 동시에 전송하는 단계를 포함한다. 명령, 어드레스. 및/또는 데이터 스트림들은 메모리 볼트들과 연관된 MVC들의 세트(예를 들면, 도 1의 MVC들(104))에 의해 메모리 볼트들로부터 판독될 수 있고, MVC들에서 발신할 수 있다. 스트림들은 스위치(예를 들면, 도 1의 스위치(116))를 통해 패킷 인코더들의 세트(예를 들면, 도 1의 패킷 인코더들(154))로 스위칭될 수 있다. 스트림들은 패킷화될 수 있고, 복수의 인바운드 SCLI들(예를 들면, 도 1의 인바운드 SCLI들(115))을 통해 목적지 장치(들)로 전송될 수 있다.
방법(700)은 선택된 메모리 볼트(예를 들면, 도 1의 메모리 볼트(110))에 대응하는 MVC(예를 들면, 도 1의 MVC(106))에서 프로세서로부터 판독 명령을 수신하는 블록(706)에서 시작될 수 있다. 일부 실시예들에서, 프로세서 및 목적지 장치가 동일한 장치일 수 있지만 이것은 본 경우에 필요하지 않다는 것을 유의하라. 방법(700)은 MVC와 연관된 메모리 시퀀서(예를 들면, 도 1의 메모리 시퀀서(514))를 사용하여 메모리 볼트와 연관된 선택된 메모리 뱅크로부터 인바운드 데이터 워드를 액세스하는 블록(710)에서 계속될 수 있다. 방법(700)은, 블록(714)에서, 인바운드 데이터 워드를 스위치에 제공하는 단계를 포함할 수 있다.
방법(700)은, 블록(718)에서, 스위치를 사용하여 인바운드 데이터 워드를 선택된 SCLI(예를 들면, 인바운드 SCLI(164))와 연관된 패킷 인코더(예를 들면, 도 1의 패킷 인코더(158))로 스위칭하는 단계를 또한 포함할 수 있다. 방법(700)은, 블록(722)에서, 패킷 인코더를 사용하여 인바운드 데이터 워드를 인바운드 패킷으로 패킷화하는 단계를 더 포함할 수 있다.
방법(700)은 인바운드 패킷을 복수의 제 3 데이터 레이트 인바운드 서브-패킷들로 분할하는 블록(726)에서 계속될 수 있다. 방법(700)은, 블록(734)에서, 제 3 데이터 레이트로 복수의 제 3 데이터 레이트 인바운드 서브-패킷들을 멀티플렉서(예를 들면, 도 1의 멀티플렉서(168))로 전송하는 단계를 포함할 수 있다. 방법(700)은, 블록(738)에서, 멀티플렉서를 사용하여 제 3 데이터 레이트 인바운드 서브-패킷들의 복수의 서브세트들 각각을 제 2 데이터 레이트 인바운드 서브-패킷으로 멀티플렉싱하는 단계를 또한 포함할 수 있다. 방법(700)은, 블록(742)에서, 제 2 데이터 레이트 인바운드 서브-패킷들을 직렬화기(예를 들면, 도 1의 직렬화기(172))에 전송하는 단계를 더 포함할 수 있다.
방법(700)은 직렬화기를 사용하여 제 2 데이터 인바운드 서브 패킷들의 복수의 서브세트들 각각을 제 1 데이터 레이트 인바운드 서브-패킷으로 종합하는 블록(746)에서 계속될 수 있다. 방법(700)은, 블록(754)에서, 제 1 데이터 레이트 인바운드 서브-패킷들을 목적지 장치(들)에 제공하는 단계를 포함할 수 있다. 방법(700)은, 블록(758)에서, 제 1 데이터 레이트 인바운드 서브-패킷들을 인바운드 패킷으로 어셈블링하는 단계를 또한 포함할 수 있다. 방법(700)은, 블록(762)에서, 인바운드 패킷으로부터 인바운드 데이터 워드를 추출하고, 블록(768)에서, 인바운드 데이터 워드를 목적지 장치(들)과 연관된 운영 시스템에 제공하는 단계로 종료될 수 있다.
상술된 활동들이 상술된 순서 이외의 순서로 실행될 수 있다는 것을 유의하라. 본원에서 식별된 방법들에 관련하여 기재된 다양한 활동들은 또한 반복, 직렬, 및/또는 병렬 방식으로 실행될 수 있다.
소프트웨어 프로그램은 소프트웨어 프로그램에서 규정된 기능들을 실행하기 위해 컴퓨터 기반 시스템 내의 컴퓨터 판독 가능한 매체로부터 런칭될 수 있다. 다양한 프로그래밍 언어들은 본원에 개시된 방법들을 구현 및 수행하도록 설계된 소프트웨어 프로그램들을 생성하도록 채용될 수 있다. 프로그램들은 자바 또는 C++와 같은 객체 지향형 언어를 사용하여 객체 지향형 포맷으로 구성될 수 있다. 또한, 프로그램들은 어셈블리 또는 C와 같이 절차 언어를 사용하여 절차 지향형 포맷으로 구성될 수 있다. 소프트웨어 구성요소들은 무엇보다도 애플리케이션 프로그램 인터페이스들, 상호-프로세스 통신 기술들, 및 원격 절차 호출들을 포함하여 잘 알려진 메카니즘을 사용하여 통신할 수 있다. 다양한 실시예들의 사상은 임의의 특정 프로그래밍 언어 또는 환경으로 제한되지 않는다.
상술된 장치, 시스템들, 및 방법들은 명령들, 어드레스들, 및/또는 데이터의 복수의 스트림들을 하나 이상의 발신 및/또는 목적지 장치들(예를 들면, 하나 이상의 프로세서들)과 적층된 어레이 메모리 볼트들의 세트 간에 실질적으로 동시에 전송하도록 동작할 수 있다. 증가된 메모리 시스템 밀도, 대역폭, 병렬 처리 및 확장성이 발생할 수 있다.
비제한적인 예시 방법에 의해, 첨부한 도면들은 본 주체가 실시될 수 있는 특정 실시예들을 도시한다. 예시된 실시예들은 당업자가 개시된 사상을 실시할 수 있도록 충분히 상세하게 기재되어 있다. 본 개시의 범위를 벗어나지 않고 구조 및 논리적 대체 및 변화들이 이루어질 수 있도록 다른 실시예들이 사용될 수 있고 그로부터 유도될 수 있다. 따라서, 이러한 상세한 설명은 제한적인 의미로 취해지지 않는다.
본 발명의 주제의 그러한 실시예들은, 사실상 하나 이상이 개시되면, 본 출원을 임의의 단일의 발명 또는 발명 개념으로 자발적으로 제한하려는 의도 없이 편의상 단지 용어 "발명"으로 개별적으로 또는 총괄적으로 지칭될 수 있다. 따라서, 특정 실시예들이 본원에 예시 및 기술되었지만, 동일한 목적을 성취하도록 계산된 임의의 장치가 도시된 특정 실시예들로 대체될 수 있다. 본 개시는 다양한 실시예들의 임의의 수정 또는 변동 및 모든 수정 또는 변동을 포함하도록 의도된다. 본원에 구체적으로 개시되지 않은 상기 실시예들 및 다른 실시예들의 조합은 상기 개시를 연구할 때 당업자에게 명백할 것이다.
본 개시의 요약은 독자가 기술적 개시의 성질을 빠르게 알도록 허용하는 요약을 요구하는 37 C.F.R.§1.72(b)에 따르도록 제공된다. 이것이 청구항들의 범위 또는 의미를 번역 또는 제한하는데 사용될지 않을 것이라는 이해를 갖고 제출된다. 상기 상세한 설명에서, 다양한 특징들은 본 개시를 간소화하기 위해 단일의 실시예에서 함께 그룹화된다. 본 개시의 방법은 각각의 청구항에서 표현적으로 인용된 것보다 더 많은 특징을 요구하도록 해석되어서는 안 된다. 오히려, 본 발명의 주제는 단일의 개시된 실시예의 모든 특징들보다 더 적게 알려질 수 있다. 따라서, 다음의 청구항들은 상세한 설명에 통합되고, 각각의 청구항은 개별적인 실시예로서 그 자신에 의거한다.

Claims (40)

  1. 적층된 복수의 타일 메모리 어레이들을 포함하는 복수의 메모리 볼트들(memory vaults)로서, 각각의 메모리 볼트는 적층된 복수의 메모리 어레이 다이 섹션들을 포함하는, 상기 복수의 메모리 볼트들;
    복수의 메모리 볼트 제어기들(memory vault controllers; MVC)로서, 각각의 MVC는 상기 복수의 볼트들 중 대응하는 하나의 메모리 볼트에 일대일 관계로 결합되어, 상기 복수의 MVC들 중 다른 MVC들 및 상기 복수의 MVC들 중 상기 다른 MVC들에 대응하는 메모리 볼트들 간의 통신들로부터 독립적으로 대응하는 메모리 볼트와 통신하는, 상기 복수의 메모리 볼트 제어기들(MVC);
    상기 복수의 MVC들을 발신 장치 또는 목적지 장치 중 적어도 하나에 통신 가능하게 결합하기 위해 동시 동작하도록 구성된 복수의 구성 가능한 직렬화된 통신 링크 인터페이스들(serialized communication link interfaces; SCLI);
    선택된 SCLI를 선택된 MVC에 교차-접속하기 위해 상기 복수의 SCLI들 및 상기 복수의 MVC들에 결합된 스위치;
    상기 복수의 SCLI들 중 아웃바운드 SCLI를 통해 상기 발신 장치로부터 전송된 아웃바운드 패킷을 수신하고, 상기 아웃바운드 패킷으로부터 아웃바운드 메모리 명령, 아웃바운드 메모리 어드레스, 또는 아웃바운드 메모리 데이터 필드 중 적어도 하나를 추출하고, 메모리 볼트 선택 신호들의 세트를 상기 스위치에 제공하도록 상기 스위치에 결합된 패킷 디코더; 및
    상기 복수의 MVC들 중 하나로부터 인바운드 메모리 명령, 인바운드 메모리 어드레스, 또는 인바운드 메모리 데이터 중 적어도 하나를 수신하고, 상기 복수의 SCLI들 중 인바운드 SCLI을 통해 상기 목적지 장치로의 전송을 위해 상기 인바운드 메모리 어드레스 또는 상기 인바운드 메모리 데이터를 인바운드 패킷으로 인코딩하도록 상기 스위치에 결합된 패킷 인코더를 포함하는, 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 적층된 복수의 메모리 어레이 다이 섹션들은 상기 적층된 복수의 타일 메모리 어레이들 각각으로부터 단일의 타일을 포함하는, 메모리 시스템.
  3. 제 1 항에 있어서,
    각각의 메모리 볼트에 대응하는 상기 복수의 메모리 어레이 다이 섹션들은 관통-웨이퍼 상호 접속(TWI)들을 사용하여 상호 접속되는, 메모리 시스템.
  4. 제 1 항에 있어서,
    구성 소스로부터 구성 파라미터들을 수용하고, 선택 가능한 모드에 따라 동작하도록 상기 스위치를 구성하기 위해 상기 스위치에 결합된 제어 레지스터를 더 포함하는, 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 선택 가능한 모드는 적어도 하나의 요청에 응답하여 상기 복수의 메모리 볼트들을 동기로 동작시키거나, 적어도 하나의 요청에 응답하여 상기 복수의 메모리 볼트들을 비동기로 동작시키는 것 중 적어도 하나를 포함하는, 메모리 시스템.
  6. 적층된 복수의 타일 메모리 어레이들을 포함하는 복수의 메모리 볼트들로서, 각각의 메모리 볼트는 적층된 복수의 메모리 어레이 다이 섹션들을 포함하는, 상기 복수의 메모리 볼트들;
    복수의 메모리 볼트 제어기들(MVC)로서, 각각의 MVC는 상기 복수의 볼트들 중 대응하는 하나의 메모리 볼트에 일대일 관계로 결합되어, 상기 복수의 MVC들 중 다른 MVC들 및 상기 복수의 MVC들 중 상기 다른 MVC들에 대응하는 메모리 볼트들 간의 통신들로부터 독립적으로 대응하는 메모리 볼트와 통신하는, 상기 복수의 메모리 볼트 제어기들(MVC); 및
    상기 복수의 MVC들을 발신 장치 또는 목적지 장치 중 적어도 하나에 통신 가능하게 결합하기 위해 동시 동작하도록 구성된 복수의 구성 가능한 직렬화된 통신 링크 인터페이스들(SCLI)을 포함하고,
    상기 복수의 SCLI들 중 아웃바운드 SCLI는:
    상기 아웃바운드 SCLI를 통해 명령 정보, 어드레스 정보, 또는 데이터 중 적어도 하나를 포함하는 아웃바운드 패킷을 전송하도록 상기 발신 장치에 결합된 복수의 아웃바운드 차동 쌍 직렬 경로들(differential pair serial paths; DPSP)로서, 상기 복수의 아웃바운드 DPSP들 각각은 제 1 데이터 레이트에서 상기 아웃바운드 패킷의 제 1 데이터 레이트 아웃바운드 서브-패킷 부분을 전송하는, 상기 복수의 아웃바운드 차동 쌍 직렬 경로들(DPSP);
    제 2 데이터 레이트에서 제 1 복수의 아웃바운드 단일-엔드 데이터 경로들(single-ended data paths; SEDP)을 통한 전송을 위해, 상기 아웃바운드 패킷의 각각의 제 1 데이터 레이트 아웃바운드 서브-패킷 부분을 복수의 제 2 데이터 레이트 아웃바운드 서브-패킷들로 변환하도록 상기 복수의 아웃바운드 DPSP들에 결합된 직병렬 변환기(deserializer)로서, 상기 제 2 데이터 레이트는 상기 제 1 데이터 레이트보다 느린, 상기 직병렬 변환기; 및
    제 3 데이터 레이트에서 제 2 복수의 아웃바운드 SEDP들을 통한 패킷 디코더로의 전송을 위해, 상기 복수의 제 2 데이터 레이트 아웃바운드 서브-패킷들 각각을 복수의 제 3 데이터 레이트 아웃바운드 서브-패킷들로 변환하도록 상기 직병렬 변환기에 통신 가능하게 결합된 디멀티플렉서로서, 상기 제 3 데이터 레이트는 상기 제 2 데이터 레이트보다 느린, 상기 디멀티플렉서를 더 포함하는, 메모리 시스템.
  7. 적층된 복수의 타일 메모리 어레이들을 포함하는 복수의 메모리 볼트들로서, 각각의 메모리 볼트는 적층된 복수의 메모리 어레이 다이 섹션들을 포함하는, 상기 복수의 메모리 볼트들;
    복수의 메모리 볼트 제어기들(MVC)로서, 각각의 MVC는 상기 복수의 볼트들 중 대응하는 하나의 메모리 볼트에 일대일 관계로 결합되어, 상기 복수의 MVC들 중 다른 MVC들 및 상기 복수의 MVC들 중 상기 다른 MVC들에 대응하는 메모리 볼트들 간의 통신들로부터 독립적으로 상기 대응하는 메모리 볼트와 통신하는, 상기 복수의 메모리 볼트 제어기들(MVC);
    상기 복수의 MVC들을 발신 장치 또는 목적지 장치 중 적어도 하나에 통신 가능하게 결합하기 위해 동시 동작하도록 구성된 복수의 구성 가능한 직렬화된 통신 링크 인터페이스들(SCLI);
    상기 복수의 SCLI들 중 인바운드 SCLI를 통해 상기 목적지 장치로의 전송을 위해, 선택된 메모리 볼트와 연관된 MVC로부터 수신된 명령 정보, 어드레스 정보, 또는 데이터 중 적어도 하나를 패킷화하고, 결과적인 인바운드 패킷을 복수의 제 3 데이터 레이트 인바운드 서브-패킷들로 분할하고, 제 3 데이터 레이트에서 상기 제 3 데이터 레이트 인바운드 서브-패킷들을 제 1 복수의 인바운드 단일-엔드 데이터 경로들(SEDP들)을 통해 전송하도록 스위치에 통신 가능하게 결합된 패킷 인코더;
    상기 제 3 데이터 레이트 인바운드 서브-패킷들의 복수의 서브세트들 각각을 제 2 데이터 레이트 인바운드 서브-패킷들로 멀티플렉싱하고, 상기 제 3 데이터 레이트보다 빠른 제 2 데이터 레이트에서 상기 제 2 데이터 레이트 인바운드 서브-패킷들을 제 2 복수의 인바운드 SEDP들을 통해 전송하도록 상기 패킷 인코더에 통신 가능하게 결합된 멀티플렉서; 및
    상기 제 2 데이터 레이트 인바운드 서브-패킷들의 복수의 서브세트들 각각을 제 1 데이터 레이트 인바운드 서브-패킷으로 종합하고, 상기 제 2 데이터 레이트보다 빠른 제 1 데이터 레이트에서 복수의 인바운드 차동 쌍 직렬 경로들(differential pair serial paths; DPSP)을 통해 상기 제 1 데이터 레이트 인바운드 서브-패킷들을 상기 목적지 장치에 전송하도록 상기 멀티플렉서에 통신 가능하게 결합된 직렬화기를 포함하는, 메모리 시스템.
  8. 적층된 복수의 타일 메모리 어레이들을 포함하는 복수의 메모리 볼트들로서, 각각의 메모리 볼트는 적층된 복수의 메모리 어레이 다이 섹션들을 포함하는, 상기 복수의 메모리 볼트들;
    복수의 메모리 볼트 제어기들(MVC)로서, 각각의 MVC는 상기 복수의 볼트들 중 대응하는 하나의 메모리 볼트에 일대일 관계로 결합되어, 상기 복수의 MVC들 중 다른 MVC들 및 상기 복수의 MVC들 중 상기 다른 MVC들에 대응하는 메모리 볼트들 간의 통신들로부터 독립적으로 대응하는 메모리 볼트와 통신하는, 상기 복수의 메모리 볼트 제어기들(MVC); 및
    상기 복수의 MVC들을 발신 장치 또는 목적지 장치 중 적어도 하나에 통신 가능하게 결합하기 위해 동시 동작하도록 구성된 복수의 구성 가능한 직렬화된 통신 링크 인터페이스들(SCLI);
    을 포함하고,
    각각의 MVC는:
    상기 MVC를 상기 대응하는 메모리 볼트에 인터페이스하고, 상기 대응하는 메모리 볼트와 연관된 뱅크 제어 신호들 또는 타이밍 신호들 중 적어도 하나를 생성하기 위한 프로그래밍 가능한 볼트 제어 로직(programmable vault control logic; PVCL) 구성요소;
    상기 PVCL에 결합된 메모리 시퀀서(memory sequencer)로서, 상기 메모리 시퀀서는 상기 대응하는 메모리 볼트와 연관된 명령 디코드 동작들, 메모리 어드레스 멀티플렉싱 동작들, 메모리 어드레스 디멀티플렉싱 동작들, 메모리 리플레시 동작들, 메모리 볼트 트레이닝 동작들, 또는 메모리 볼트 프리페치 동작들 중 적어도 하나를 수행하는, 상기 메모리 시퀀서;
    상기 발신 장치로부터 상기 MVC에 도착한 데이터를 버퍼링하도록 상기 PVCL에 결합된 기록 버퍼; 및
    상기 대응하는 메모리 볼트로부터 상기 MVC에 도착한 데이터를 버퍼링하도록 상기 PVCL에 결합된 판독 버퍼를 더 포함하는, 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 메모리 시퀀서는 동적 랜덤 액세스 메모리(DRAM) 시퀀서를 포함하는, 메모리 시스템.
  10. 제 8 항에 있어서,
    상기 PVCL은 상기 MVC를 상기 대응하는 메모리 볼트에 인터페이스하고, 선택된 구성 또는 선택된 기술 중 적어도 하나의 메모리 볼트와 연관된 규격들에 따라 상기 뱅크 제어 신호들 또는 타이밍 신호들을 생성하도록 구성된, 메모리 시스템.
  11. 제 8 항에 있어서,
    상기 메모리 시퀀서는 선택된 구성 또는 선택된 기술 중 적어도 하나의 메모리 볼트와 연관된 규격들에 따라 상기 명령 디코드 동작들, 메모리 어드레스 멀티플렉싱 동작들, 메모리 어드레스 디멀티플렉싱 동작들, 메모리 리플레시 동작들, 메모리 볼트 트레이닝 동작들, 또는 메모리 볼트 프리페치 동작들을 수행하도록 구성된, 메모리 시스템.
  12. 제 8 항에 있어서,
    각각의 MVC와 연관된 아웃-오브-오더 요청 큐를 더 포함하고, 상기 아웃-오브-오더 요청 큐는 임의의 단일의 메모리 뱅크에 대한 순차적인 동작들을 회피하기 위해 복수의 메모리 뱅크들에 대한 판독 동작들 또는 상기 복수의 메모리 뱅크들에 대한 기록 동작들 중 적어도 하나를 정렬화하는, 메모리 시스템.
  13. 제 1 항에 있어서,
    각각의 MVC는:
    상기 대응하는 메모리 볼트와 연관된 결함 메모리 어레이 어드레스 재맵핑 동작들 또는 결함 관통-웨이퍼 상호 접속(TWI) 복구 동작들 중 적어도 하나를 수행하기 위한 메모리 볼트 복구 로직(memory vault repair logic; MVRL) 구성요소를 더 포함하는, 메모리 시스템.
  14. 명령들, 어드레스들, 또는 데이터의 복수의 스트림들을 동시에 전송하는 단계;
    각각의 스트림과 연관된 명령, 어드레스, 또는 데이터 중 적어도 하나를 대응하는 메모리 볼트와 연관된 대응하는 목적지 메모리 볼트 제어기(MVC)로 동시에 스위칭하는 단계;
    아웃바운드 데이터를 상기 대응하는 메모리 볼트에 기록하는 데이터 기록 동작들, 상기 대응하는 메모리 볼트로부터 데이터를 판독하는 데이터 판독 동작들, 또는 상기 대응하는 메모리 볼트와 연관된 메모리 볼트 하우스키핑 동작들 중 적어도 하나를 수행하는 단계로서, 상기 데이터 기록 동작들, 데이터 판독 동작들, 또는 하우스키핑 동작들은 대응하는 복수의 메모리 볼트들에 결합된 복수의 MVC들 중 다른 것과 연관된 동시 동작들로부터 독립적으로 수행되는, 상기 수행 단계;
    패킷을 상기 패킷의 복수의 제 1 데이터 레이트 서브-패킷 부분들로 분할하는 단계로서, 적어도 하나의 메모리 서브시스템 명령, 적어도 하나의 메모리 서브시스템 어드레스, 또는 데이터를 포함하는 상기 패킷은 적어도 하나의 메모리 서브시스템 위치에 기록되거나 적어도 하나의 메모리 서브시스템 위치로부터 판독되는, 상기 분할 단계;
    상기 제 1 데이터 레이트 서브-패킷들 각각을 제 1 데이터 레이트에서 전송하는 단계;
    상기 제 1 데이터 레이트 서브-패킷들 각각을 복수의 제 2 데이터 레이트 서브-패킷들로 분할하는 단계;
    상기 제 2 데이터 레이트 서브-패킷들 각각을 상기 제 1 데이터 레이트보다 느린 제 2 데이터 레이트에서 전송하는 단계;
    상기 제 2 데이터 레이트 서브-패킷 각각을 복수의 제 3 데이터 레이트 서브-패킷들로 분할하는 단계; 및
    상기 제 3 데이터 레이트 서브-패킷들을 패킷 디코더로 상기 제 2 데이터 레이트보다 느린 제 3 데이터 레이트에서 전송하는 단계를 포함하는, 방법.
  15. 제 14 항에 있어서,
    패킷에 대응하는 서브-패킷들의 세트를 수신하는 단계;
    상기 서브-패킷들의 세트를 상기 패킷으로 어셈블링하는 단계;
    상기 패킷으로부터 아웃바운드 명령, 아웃바운드 어드레스, 또는 상기 아웃바운드 데이터 중 적어도 하나를 추출하는 단계; 및
    상기 아웃바운드 명령, 상기 아웃바운드 어드레스, 또는 상기 아웃바운드 데이터를 제공하는 단계를 더 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 아웃바운드 명령, 상기 아웃바운드 어드레스, 또는 상기 아웃바운드 데이터 중 적어도 하나를 버퍼링하는 단계; 및
    프로세싱을 위해 상기 아웃바운드 명령, 상기 아웃바운드 어드레스, 또는 상기 아웃바운드 데이터를 제공하는 단계를 더 포함하는, 방법.
  17. 제 16 항에 있어서,
    상기 대응하는 메모리 볼트와 연관된 복수의 메모리 뱅크들에 대한 판독 동작들 또는 상기 복수의 메모리 뱅크들에 대한 기록 동작들 중 적어도 하나를 정렬화하는 단계를 더 포함하는, 방법.
  18. 제 14 항에 있어서,
    단일의 메모리 볼트 워드 길이의 배수인 폭의 넓은 데이터 워드를 동기로 전송함으로써 액세스 지연을 감소시키기 위해 단일의 요청에 응답하여 상기 대응하는 복수의 메모리 볼트들의 동기 서브세트를 동작시키는 단계를 더 포함하고, 상기 배수는 상기 동기 서브세트 내의 메모리 볼트들의 수에 대응하는, 방법.
  19. 복수의 메모리 볼트들 각각으로부터 판독된 명령, 어드레스, 또는 데이터로부터 복수의 인바운드 데이터 스트림들을 생성하는 단계;
    상기 복수의 인바운드 데이터 스트림들을 대응하는 복수의 직렬화된 통신 링크 인터페이스들(SCLI들)로 스위칭하는 단계;
    상기 복수의 인바운드 스트림들을 상기 복수의 SCLI들을 통해 적어도 하나의 목적지 장치에 동시에 전송하는 단계;
    판독 명령에 응답하여 대응하는 메모리 볼트와 연관된 선택된 메모리 뱅크로부터의 인바운드 데이터 워드를 액세스하는 단계;
    상기 인바운드 데이터 워드를 제공하는 단계;
    상기 인바운드 데이터 워드를 상기 복수의 SCLI들 중 선택된 하나와 연관된 패킷 인코더로 스위칭하는 단계;
    상기 인바운드 데이터 워드를 인바운드 패킷으로 패킷화하는 단계;
    상기 인바운드 패킷을 복수의 제 3 데이터 레이트 인바운드 서브-패킷들로 분할하는 단계; 및
    제 3 데이터 레이트에서 복수의 제 3 데이터 레이트 인바운드 서브-패킷들을 멀티플렉서에 전송하는 단계를 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 제 3 데이터 레이트 인바운드 서브-패킷들의 복수의 서브세트들 각각을 제 2 데이터 레이트 인바운드 서브-패킷으로 멀티플렉싱하는 단계;
    제 2 데이터 레이트에서 상기 제 2 데이터 레이트 인바운드 서브-패킷들을 전송하는 단계;
    상기 제 2 데이터 레이트 인바운드 서브-패킷들의 복수의 서브세트들 각각을 제 1 데이터 레이트 인바운드 서브-패킷으로 종합하는 단계;
    상기 제 1 데이터 레이트 인바운드 서브-패킷들을 제공하는 단계;
    상기 제 1 데이터 레이트 인바운드 서브-패킷들을 상기 인바운드 패킷으로 어셈블링하는 단계; 및
    상기 인바운드 패킷으로부터 상기 인바운드 데이터 워드를 추출하는 단계를 더 포함하는, 방법.
  21. 제 20 항에 있어서,
    상기 인바운드 데이터 워드를 적어도 하나의 목적지 장치와 연관된 운영 시스템에 제공하는 단계를 더 포함하는, 방법.
  22. 메모리 볼트;
    상기 메모리 볼트와 통신하도록 구성된 메모리 볼트 제어기;
    상기 메모리 볼트 제어기를 발신 장치 또는 목적지 장치 중 적어도 하나에 통신 가능하게 결합하도록 구성되는 통신 링크 인터페이스;
    상기 통신 링크 인터페이스를 상기 메모리 볼트 제어기에 접속하도록 구성되는 스위치;
    상기 통신 링크 인터페이스의 아웃바운드를 통해 상기 발신 장치로부터 전송된 아웃바운드 패킷을 수신하고, 상기 아웃바운드 패킷으로부터 아웃바운드 메모리 명령, 아웃바운드 메모리 어드레스, 또는 아웃바운드 메모리 데이터 필드 중 적어도 하나를 추출하고, 선택 신호들의 세트를 상기 스위치에 제공하도록 상기 스위치에 결합된 패킷 디코더; 및
    상기 메모리 볼트 제어기로부터 인바운드 메모리 명령, 인바운드 메모리 어드레스, 또는 인바운드 메모리 데이터 중 적어도 하나를 수신하고, 상기 통신 링크 인터페이스의 인바운드를 통해 상기 목적지 장치로의 전송을 위해 상기 인바운드 메모리 어드레스 또는 상기 인바운드 메모리 데이터를 인바운드 패킷으로 인코딩하도록 상기 스위치에 결합된 패킷 인코더를 포함하고,
    상기 통신 링크 인터페이스는,
    상기 발신 장치에 결합된 차동 쌍 직렬 경로(differential pair serial path);
    상기 차동 쌍 직렬 경로에 결합된 직병렬 변환기(deserializer); 및
    상기 직병렬 변환기에 통신 가능하게 결합된 디멀티플렉서를 포함하는, 메모리 시스템.
  23. 제22항에 있어서,
    상기 메모리 볼트는 적층된 메모리 어레이들을 포함하는, 메모리 시스템.
  24. 제 23 항에 있어서,
    상기 적층된 메모리 어레이들에 결합된 관통-웨이퍼 상호 접속들을 더 포함하는, 메모리 시스템.
  25. 제 22 항에 있어서,
    추가적인 메모리 볼트, 및 상기 추가적인 메모리 볼트 및 상기 통신 링크 인터페이스에 결합된 추가적인 메모리 볼트 제어기를 더 포함하는, 메모리 시스템.
  26. 제 25 항에 있어서,
    구성 소스로부터 구성 파라미터들을 수용하고, 선택 가능한 모드에 따라 동작하도록 상기 스위치를 구성하기 위해 상기 스위치에 결합된 제어 레지스터를 더 포함하는, 메모리 시스템.
  27. 제 22 항에 있어서,
    상기 메모리 볼트 제어기는 상기 메모리 볼트와 연관된 결함 메모리 어레이 어드레스 재맵핑 동작들 또는 결함 관통-웨이퍼 상호 접속 복구 동작들 중 적어도 하나를 수행하는 메모리 볼트 복구 로직 구성요소를 더 포함하는, 메모리 시스템.
  28. 메모리 볼트;
    상기 메모리 볼트와 통신하도록 구성되는 메모리 볼트 제어기;
    상기 메모리 볼트 제어기를 발신 장치 또는 목적지 장치 중 적어도 하나에 통신 가능하게 결합하도록 구성된 통신 링크 인터페이스;
    상기 통신 링크 인터페이스를 상기 메모리 볼트 제어기에 접속하도록 구성된 스위치;
    상기 통신 링크 인터페이스의 아웃바운드를 통해 상기 발신 장치로부터 전송된 아웃바운드 패킷을 수신하고, 상기 아웃바운드 패킷으로부터 아웃바운드 메모리 명령, 아웃바운드 메모리 어드레스, 또는 아웃바운드 메모리 데이터 필드 중 적어도 하나를 추출하고, 선택 신호들의 세트를 상기 스위치에 제공하도록 상기 스위치에 결합된 패킷 디코더; 및
    상기 메모리 볼트 제어기로부터 인바운드 메모리 명령, 인바운드 메모리 어드레스, 또는 인바운드 메모리 데이터 중 적어도 하나를 수신하고, 상기 통신 링크 인터페이스의 인바운드를 통해 상기 목적지 장치로의 전송을 위해 상기 인바운드 메모리 어드레스 또는 상기 인바운드 메모리 데이터를 인바운드 패킷으로 인코딩하도록 상기 스위치에 결합된 패킷 인코더;
    추가적인 메모리 볼트, 및 상기 추가적인 메모리 볼트 및 상기 통신 링크 인터페이스에 결합된 추가적인 메모리 볼트 제어기; 및
    구성 소스로부터 구성 파라미터들을 수용하고, 선택 가능한 모드에 따라 동작하도록 상기 스위치를 구성하기 위해 상기 스위치에 결합된 제어 레지스터를 포함하고,
    상기 선택 가능한 모드는 적어도 하나의 요청에 응답하여 상기 메모리 볼트 및 상기 추가적인 메모리 볼트를 동기로 동작시키거나, 적어도 하나의 요청에 응답하여 상기 메모리 볼트 및 상기 추가적인 메모리 볼트를 비동기로 동작시키는 것 중 적어도 하나를 포함하는, 메모리 시스템.
  29. 메모리 볼트;
    상기 메모리 볼트에 결합된 메모리 볼트 제어기; 및
    상기 메모리 볼트 제어기를 발신 장치 또는 목적지 장치 중 적어도 하나에 결합하도록 구성된 통신 링크 인터페이스
    를 포함하고,
    상기 통신 링크 인터페이스는 상기 발신 장치에 결합된 차동 쌍 직렬 경로, 상기 차동 쌍 직렬 경로에 결합된 직병렬 변환기, 상기 직병렬 변환기에 통신 가능하게 결합된 디멀티플렉서를 포함하고,
    상기 메모리 볼트 제어기는,
    상기 메모리 볼트와 연관된 뱅크 제어 신호들 또는 타이밍 신호들 중 적어도 하나를 생성하기 위한 프로그래밍 가능한 볼트 제어 로직 구성요소;
    대응하는 메모리 볼트와 연관된 명령 디코드 동작들, 메모리 어드레스 멀티플렉싱 동작들, 메모리 어드레스 디멀티플렉싱 동작들, 메모리 리플레시 동작들, 메모리 볼트 트레이닝 동작들, 또는 메모리 볼트 프리페치 동작들 중 적어도 하나를 수행하도록 상기 프로그래밍 가능한 볼트 제어 로직에 결합되는 메모리 시퀀서;
    상기 발신 장치로부터 상기 메모리 볼트 제어기에 도착한 데이터를 버퍼링하도록 상기 프로그래밍 가능한 볼트 제어 로직에 결합된 제1 버퍼; 및
    상기 메모리 볼트로부터 상기 메모리 볼트 제어기에 도착한 데이터를 버퍼링하도록 상기 프로그래밍 가능한 볼트 제어 로직에 결합된 제2 버퍼를 포함하는, 메모리 시스템.
  30. 제 29 항에 있어서,
    상기 메모리 시퀀서는 동적 랜덤 액세스 메모리 시퀀서를 포함하는, 메모리 시스템.
  31. 제 29 항에 있어서,
    상기 메모리 볼트 제어기와 연관된 아웃-오브-오더 요청 큐를 더 포함하고, 상기 아웃-오브-오더 요청 큐는 복수의 메모리 뱅크들에 대한 판독 동작들 또는 상기 복수의 메모리 뱅크들에 대한 기록 동작들 중 적어도 하나를 정렬화하는, 메모리 시스템.
  32. 제 29 항에 있어서,
    상기 메모리 볼트는 적층된 메모리 어레이들을 포함하는, 메모리 시스템.
  33. 메모리 볼트로부터 판독된 명령, 어드레스 또는 데이터로부터 인바운드 데이터 스트림들을 생성하는 단계;
    상기 인바운드 데이터 스트림들을 통신 링크 인터페이스로 스위칭하는 단계;
    상기 인바운드 데이터 스트림들을 상기 통신 링크 인터페이스를 통해 장치에 전송하는 단계로서, 상기 통신 링크 인터페이스는 상기 장치에 결합된 차동 쌍 직렬 경로, 상기 차동 쌍 직렬 경로에 결합된 직병렬 변환기, 및 상기 직병렬 변환기에 통신 가능하게 결합된 디멀티플렉서를 포함하는, 상기 전송하는 단계;
    상기 메모리 볼트로부터 인바운드 데이터 워드를 액세스하는 단계;
    상기 인바운드 데이터 워드를 상기 통신 링크 인터페이스와 연관된 패킷 인코더로 스위칭하는 단계;
    상기 인바운드 데이터 워드를 인바운드 패킷으로 패킷화하는 단계;
    상기 인바운드 패킷을 인바운드 서브-패킷들로 분할하는 단계; 및
    상기 인바운드 서브-패킷들을 멀티플렉서에 전송하는 단계를 포함하는, 방법.
  34. 제 33 항에 있어서,
    상기 인바운드 서브-패킷들을 제1 인바운드 서브-패킷들로 멀티플렉싱하는 단계;
    상기 인바운드 서브-패킷들이 상기 멀티플렉서로 전송되는 레이트와 다른 레이트로 상기 제1 인바운드 서브-패킷을 전송하는 단계;
    제1 인바운드 서브-패킷들을 제2 인바운드 서브-패킷들로 종합하는 단계; 및
    상기 제2 인바운드 서브-패킷들을 어셈블링하는 단계를 더 포함하는, 방법.
  35. 제 34 항에 있어서,
    상기 제2 인바운드 서브-패킷들로부터 상기 인바운드 데이터 워드를 추출하는 단계를 더 포함하는, 방법.
  36. 제 35 항에 있어서,
    상기 인바운드 데이터 워드를 상기 장치와 연관된 운영 시스템에 제공하는 단계를 더 포함하는, 방법.
  37. 제 33 항에 있어서,
    아웃바운드 데이터를 상기 메모리 볼트에 기록하는 데이터 기록 동작들, 상기 메모리 볼트로부터 데이터를 판독하는 데이터 판독 동작들, 또는 상기 메모리 볼트와 연관된 메모리 볼트 하우스키핑 동작들 중 적어도 하나를 수행하는 단계를 더 포함하는, 방법.
  38. 제 37 항에 있어서,
    아웃바운드 데이터를 대응하는 메모리 볼트에 기록하는 데이터 기록 동작들, 추가적인 메모리 볼트로부터 데이터를 판독하는 데이터 판독 동작들, 또는 상기 추가적인 메모리 볼트와 연관된 메모리 볼트 하우스키핑 동작들 중 적어도 하나를 수행하는 단계로서, 상기 메모리 볼트 내의 상기 데이터 기록 동작들, 데이터 판독 동작들, 또는 하우스키핑 동작들은 상기 추가적인 메모리 볼트 내의 상기 데이터 기록 동작들, 데이터 판독 동작들, 또는 하우스키핑 동작들로부터 독립적으로 수행되는, 상기 수행 단계를 더 포함하는, 방법.
  39. 제 38 항에 있어서,
    서브-패킷들의 세트를 수신하는 단계; 및
    상기 서브-패킷들의 세트를 패킷으로 어셈블링하는 단계를 더 포함하는, 방법.
  40. 제 39 항에 있어서,
    상기 패킷으로부터 아웃바운드 명령, 아웃바운드 어드레스, 또는 상기 아웃바운드 데이터 중 적어도 하나를 추출하는 단계를 더 포함하는, 방법.
KR1020117012151A 2008-10-30 2009-10-30 다중-직렬 인터페이스 적층-다이 메모리 아키텍처 KR101504393B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/261,942 US7978721B2 (en) 2008-07-02 2008-10-30 Multi-serial interface stacked-die memory architecture
US12/261,942 2008-10-30
PCT/US2009/062799 WO2010051461A1 (en) 2008-10-30 2009-10-30 Multi-serial interface stacked-die memory architecture

Publications (2)

Publication Number Publication Date
KR20110099227A KR20110099227A (ko) 2011-09-07
KR101504393B1 true KR101504393B1 (ko) 2015-03-19

Family

ID=42129299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012151A KR101504393B1 (ko) 2008-10-30 2009-10-30 다중-직렬 인터페이스 적층-다이 메모리 아키텍처

Country Status (7)

Country Link
US (3) US7978721B2 (ko)
EP (1) EP2344956B1 (ko)
JP (1) JP5578450B2 (ko)
KR (1) KR101504393B1 (ko)
CN (1) CN102232215B (ko)
TW (1) TWI492059B (ko)
WO (1) WO2010051461A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
JP5280135B2 (ja) * 2008-09-01 2013-09-04 株式会社日立製作所 データ転送装置
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
US8018752B2 (en) * 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
US8612687B2 (en) * 2010-05-26 2013-12-17 International Business Machines Corporation Latency-tolerant 3D on-chip memory organization
WO2012061633A2 (en) 2010-11-03 2012-05-10 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9158546B1 (en) 2011-04-06 2015-10-13 P4tents1, LLC Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory
US8930647B1 (en) 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
US9164679B2 (en) 2011-04-06 2015-10-20 Patents1, Llc System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
US9176671B1 (en) 2011-04-06 2015-11-03 P4tents1, LLC Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system
US9417754B2 (en) 2011-08-05 2016-08-16 P4tents1, LLC User interface system, method, and computer program product
US20130159812A1 (en) * 2011-12-16 2013-06-20 Advanced Micro Devices, Inc. Memory architecture for read-modify-write operations
CN103999162A (zh) 2011-12-23 2014-08-20 英特尔公司 用于堆叠存储器架构的自修复逻辑
CN104115229B (zh) * 2011-12-23 2017-03-08 英特尔公司 动态存储器性能调节
US9647668B2 (en) 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods
US20130191584A1 (en) * 2012-01-23 2013-07-25 Honeywell International Inc. Deterministic high integrity multi-processor system on a chip
US9158619B2 (en) 2012-03-30 2015-10-13 Intel Corporation On chip redundancy repair for memory devices
US9569211B2 (en) 2012-08-03 2017-02-14 International Business Machines Corporation Predication in a vector processor
US9632777B2 (en) 2012-08-03 2017-04-25 International Business Machines Corporation Gather/scatter of multiple data elements with packed loading/storing into/from a register file entry
US9003160B2 (en) 2012-08-03 2015-04-07 International Business Machines Corporation Active buffered memory
US9575755B2 (en) 2012-08-03 2017-02-21 International Business Machines Corporation Vector processing in an active memory device
US9594724B2 (en) 2012-08-09 2017-03-14 International Business Machines Corporation Vector register file
US9251048B2 (en) * 2012-10-19 2016-02-02 International Business Machines Corporation Memory page management
US9298395B2 (en) * 2012-10-22 2016-03-29 Globalfoundries Inc. Memory system connector
US8972782B2 (en) 2012-11-09 2015-03-03 International Business Machines Corporation Exposed-pipeline processing element with rollback
US10049061B2 (en) * 2012-11-12 2018-08-14 International Business Machines Corporation Active memory device gather, scatter, and filter
US9235528B2 (en) * 2012-12-21 2016-01-12 Advanced Micro Devices, Inc. Write endurance management techniques in the logic layer of a stacked memory
US9135100B2 (en) 2013-03-14 2015-09-15 Micron Technology, Inc. Cooperative memory error detection and repair
US9223665B2 (en) 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US9679615B2 (en) * 2013-03-15 2017-06-13 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US9842633B2 (en) * 2014-12-11 2017-12-12 Micron Technology, Inc. Tracking and correction of timing signals
JP6477228B2 (ja) * 2015-05-18 2019-03-06 富士通株式会社 情報処理装置、メモリ制御装置、および情報処理装置の制御方法
US9870339B2 (en) * 2015-06-26 2018-01-16 Intel Corporation Hardware processors and methods for tightly-coupled heterogeneous computing
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9825730B1 (en) * 2016-09-26 2017-11-21 Dell Products, Lp System and method for optimizing link performance with lanes operating at different speeds
US10402527B2 (en) * 2017-01-04 2019-09-03 Stmicroelectronics S.R.L. Reconfigurable interconnect
CN108269224B (zh) 2017-01-04 2022-04-01 意法半导体股份有限公司 可重新配置的互连
GB2569775B (en) * 2017-10-20 2020-02-26 Graphcore Ltd Synchronization in a multi-tile, multi-chip processing arrangement
GB2569271B (en) 2017-10-20 2020-05-13 Graphcore Ltd Synchronization with a host processor
US11289137B2 (en) * 2017-11-16 2022-03-29 Micron Technology, Inc. Multi-port storage-class memory interface
US10437758B1 (en) * 2018-06-29 2019-10-08 Apple Inc. Memory request management system
GB2579412B (en) 2018-11-30 2020-12-23 Graphcore Ltd Gateway pull model
US11593609B2 (en) 2020-02-18 2023-02-28 Stmicroelectronics S.R.L. Vector quantization decoding hardware unit for real-time dynamic decompression for parameters of neural networks
US11531873B2 (en) 2020-06-23 2022-12-20 Stmicroelectronics S.R.L. Convolution acceleration with embedded vector decompression
US11675528B2 (en) 2021-03-29 2023-06-13 Western Digital Technologies, Inc. Switch based BGA extension

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070067826A1 (en) 2005-09-19 2007-03-22 Texas Instruments Incorporated Method and system for preventing unsecure memory accesses
US7257129B2 (en) 2000-11-22 2007-08-14 Silicon Image Memory architecture with multiple serial communications ports
US20070220207A1 (en) 2006-03-14 2007-09-20 Bryan Black Transferring data from stacked memory
US20080201548A1 (en) 2007-02-16 2008-08-21 Mosaid Technologies Incorporated System having one or more memory devices

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196565A (ja) 1985-02-26 1986-08-30 Victor Co Of Japan Ltd 半導体集積回路
US5347428A (en) 1992-12-03 1994-09-13 Irvine Sensors Corporation Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
US5838894A (en) 1992-12-17 1998-11-17 Tandem Computers Incorporated Logical, fail-functional, dual central processor units formed from three processor units
EP0606653A1 (en) 1993-01-04 1994-07-20 Texas Instruments Incorporated Field programmable distributed processing memory
JPH06251172A (ja) 1993-02-26 1994-09-09 Hitachi Ltd 半導体集積回路システム装置
WO1994026083A1 (en) 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
TW358907B (en) 1994-11-22 1999-05-21 Monolithic System Tech Inc A computer system and a method of using a DRAM array as a next level cache memory
US5807791A (en) 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US6407283B2 (en) 1996-11-04 2002-06-18 Bp Chemicals Limited Process for the production of vinyl acetate
US6047002A (en) 1997-01-16 2000-04-04 Advanced Micro Devices, Inc. Communication traffic circle system and method for performing packet conversion and routing between different packet formats including an instruction field
US5815427A (en) 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US5943692A (en) 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
US5907566A (en) * 1997-05-29 1999-05-25 3Com Corporation Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check
US6046945A (en) 1997-07-11 2000-04-04 Integrated Silicon Solution, Inc. DRAM repair apparatus and method
US6154851A (en) 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
JP3138677B2 (ja) 1998-01-05 2001-02-26 甲府日本電気株式会社 Ｍｍｕにおけるメモリアクセス競合調停回路の機能試験方式
US6081463A (en) 1998-02-25 2000-06-27 Micron Technology, Inc. Semiconductor memory remapping
US6510503B2 (en) 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
US6324103B2 (en) 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP4587500B2 (ja) 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6778404B1 (en) 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
JP4290320B2 (ja) 2000-09-28 2009-07-01 富士通株式会社 ルーチング装置
JP4722305B2 (ja) 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6791832B2 (en) 2002-03-26 2004-09-14 Intel Corporation Electronic package
US6979904B2 (en) 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6965160B2 (en) 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6754117B2 (en) 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US7581081B2 (en) 2003-03-31 2009-08-25 Stretch, Inc. Systems and methods for software extensible multi-processing
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4256210B2 (ja) 2003-06-12 2009-04-22 株式会社半導体理工学研究センター 同期バンク型メモリ
JP4205553B2 (ja) * 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7009872B2 (en) * 2003-12-22 2006-03-07 Hewlett-Packard Development Company, L.P. MRAM storage device
JP4205613B2 (ja) 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
US7539800B2 (en) 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7046538B2 (en) * 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
US7200021B2 (en) 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
JP4345705B2 (ja) 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
JP4423453B2 (ja) 2005-05-25 2010-03-03 エルピーダメモリ株式会社 半導体記憶装置
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US8619452B2 (en) * 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7496719B2 (en) * 2005-07-26 2009-02-24 Intel Corporation Universal nonvolatile memory boot mode
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7382154B2 (en) 2005-10-03 2008-06-03 Honeywell International Inc. Reconfigurable network on a chip
JP4790386B2 (ja) 2005-11-18 2011-10-12 エルピーダメモリ株式会社 積層メモリ
JP4708176B2 (ja) 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
WO2007095080A2 (en) * 2006-02-09 2007-08-23 Metaram, Inc. Memory circuit system and method
US7616470B2 (en) 2006-06-16 2009-11-10 International Business Machines Corporation Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom
EP1903452B1 (en) 2006-09-25 2012-08-22 Software AG Method and system for processing the input in an XML form
JP2008140220A (ja) 2006-12-04 2008-06-19 Nec Corp 半導体装置
WO2008076790A2 (en) 2006-12-14 2008-06-26 Rambus Inc. Multi-die memory device
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7477545B2 (en) * 2007-06-14 2009-01-13 Sandisk Corporation Systems for programmable chip enable and chip address in semiconductor memory
US7715255B2 (en) * 2007-06-14 2010-05-11 Sandisk Corporation Programmable chip enable and chip address in semiconductor memory
CN101364593B (zh) 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
KR20090045672A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 지연고정회로, 반도체 메모리 장치 및 그 동작방법
US7701252B1 (en) * 2007-11-06 2010-04-20 Altera Corporation Stacked die network-on-chip for FPGA
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US8120958B2 (en) 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
KR101462604B1 (ko) 2008-06-23 2014-11-20 삼성전자주식회사 반도체 장치 및 멀티-칩 패키지
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7872936B2 (en) * 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
US8063491B2 (en) 2008-09-30 2011-11-22 Micron Technology, Inc. Stacked device conductive path connectivity
US8281074B2 (en) 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US20100121994A1 (en) * 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US8364901B2 (en) * 2009-02-13 2013-01-29 Micron Technology, Inc. Memory prefetch systems and methods
US7964916B2 (en) 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8604593B2 (en) 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257129B2 (en) 2000-11-22 2007-08-14 Silicon Image Memory architecture with multiple serial communications ports
US20070067826A1 (en) 2005-09-19 2007-03-22 Texas Instruments Incorporated Method and system for preventing unsecure memory accesses
US20070220207A1 (en) 2006-03-14 2007-09-20 Bryan Black Transferring data from stacked memory
US20080201548A1 (en) 2007-02-16 2008-08-21 Mosaid Technologies Incorporated System having one or more memory devices

Also Published As

Publication number Publication date
TWI492059B (zh) 2015-07-11
CN102232215B (zh) 2015-08-19
WO2010051461A1 (en) 2010-05-06
TW201022946A (en) 2010-06-16
KR20110099227A (ko) 2011-09-07
EP2344956B1 (en) 2014-04-30
JP5578450B2 (ja) 2014-08-27
CN102232215A (zh) 2011-11-02
EP2344956A1 (en) 2011-07-20
US8806131B2 (en) 2014-08-12
JP2012507806A (ja) 2012-03-29
US20140351503A1 (en) 2014-11-27
EP2344956A4 (en) 2013-03-27
US20100005238A1 (en) 2010-01-07
US9524254B2 (en) 2016-12-20
US7978721B2 (en) 2011-07-12
US20110264858A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
KR101504393B1 (ko) 다중-직렬 인터페이스 적층-다이 메모리 아키텍처
KR101525282B1 (ko) 스위칭된 인터페이스 적층-다이 메모리 아키텍처
KR101865331B1 (ko) 메모리 프리페치 시스템들 및 방법들
KR101600447B1 (ko) 구성 가능한 대역폭 메모리 장치들 및 방법들

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 6