JP2008224230A - 検出装置、センサ及び電子機器 - Google Patents

Abstract

【課題】回路の小規模化や低ノイズ化等を実現できる検出装置等を提供すること。
【解決手段】検出装置３０は、駆動回路４０と検出回路６０を含む。検出回路６０は、振動子１０（物理量トランスデューサ）からの検出信号を増幅する増幅回路７０と、増幅回路７０の後段側に設けられ、増幅後の検出信号に対するフィルタ処理を行うフィルタ部８０と、フィルタ部８０の後段側に設けられ、駆動回路４０からの駆動信号を基に得られたサンプルホールド信号ＳＣＫに基づいて、フィルタ処理後の検出信号のサンプルホールドを行い、サンプルホールドされた信号のＡ／Ｄ変換を行うＡ／Ｄ変換部１００を含む。フィルタ部８０は、駆動回路４０での駆動周波数を中心周波数とし、不要信号の周波数成分を除去し所望信号の周波数成分を通過させる周波数特性を有するバンドパスフィルタＢＰＦを含む。
【選択図】図１

Description

本発明は、検出装置、センサ及び電子機器に関する。

デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム等の電子機器には、外的な要因で変化する物理量を検出するためのジャイロセンサが組み込まれている。このようなジャイロセンサは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。

そして近年、ジャイロセンサの１つとして圧電型の振動ジャイロセンサが注目されている。そのなかでも、圧電材料として水晶が用いられる水晶圧電振動ジャイロセンサは、多くの装置への組み込み向けに最適なセンサとして期待が寄せられている。

振動ジャイロセンサの検出装置では、ジャイロの検出信号は、駆動信号の周波数をキャリア周波数とし、角速度レベルを振幅としたＡＭ変調信号として出力される。そして従来の検出装置では、同期検波回路とローパスフィルタで構成される検出回路が、ジャイロ検出信号から所望信号を検出し、アナログの出力電圧を出力する。そしてシステム側が、この出力電圧をＡ／Ｄ変換して、角速度レベルに応じたデジタルデータを得る。

しかしながら、従来の検出装置では、Ａ／Ｄ変換のために別途クロックが必要になったり、同期検波回路の前段側の回路の飽和余裕度が少ないため検出レンジが狭くなるという問題があった。また温度変動や電源電圧変動の補償をアナログ回路で行う必要があるため、回路が大規模化したり、バラツキが大きくなるという問題もあった。
特開平３−２２６６２０号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、回路の小規模化や低ノイズ化等を実現できる検出装置、センサ及び電子機器を提供することにある。

本発明は、物理量トランスデューサを駆動する駆動回路と、前記物理量トランスデューサから検出信号を受け、検出信号から所望信号を検出する検出回路とを含み、前記検出回路は、前記物理量トランスデューサからの検出信号を増幅する増幅回路と、前記増幅回路の後段側に設けられ、増幅後の検出信号に対するフィルタ処理を行うフィルタ部と、前記フィルタ部の後段側に設けられ、前記駆動回路からの駆動信号を基に得られたサンプルホールド信号に基づいて、フィルタ処理後の検出信号のサンプルホールドを行い、サンプルホールドされた信号のＡ／Ｄ変換を行うＡ／Ｄ変換部とを含み、前記フィルタ部は、前記駆動回路での駆動周波数を中心周波数とし、不要信号の周波数成分を除去し所望信号の周波数成分を通過させる周波数特性を有するバンドパスフィルタを含む検出装置に関係する。

本発明では、増幅後の検出信号に対してフィルタ処理が行われ、フィルタ処理後の検出信号のサンプルホールドが行われて、サンプルホールドされた信号のＡ／Ｄ変換が行われる。そして本発明では、駆動回路からの駆動信号を基に得られたサンプルホールド信号に基づいて、サンプルホールドが行われる。従って、高いＳ／Ｎ比を実現できるサンプリング点で、検出信号を安定してサンプルホールドして、Ａ／Ｄ変換することが可能になる。また本発明では、Ａ／Ｄ変換部の前段側に、バンドパスフィルタを有するフィルタ部が設けられる。従って、サンプルホールドやＡ／Ｄ変換の前の段階で、不要信号を除去できるため、Ｓ／Ｎ比の向上等を図れる。

また本発明では、前記物理量トランスデューサは振動子であり、前記バンドパスフィルタは、前記振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分を通過させる周波数特性を有してもよい。

このようにすれば、離調周波数に起因する不要信号の除去が可能になり、Ｓ／Ｎ比を更に向上できる。

また本発明では、前記Ａ／Ｄ変換部は、前記駆動回路からの駆動信号を基に得られた同期信号と、サンプリング点を選択するためのサンプリング点調整データとに基づいて、検出信号をサンプリングするためのサンプルホールド信号を生成するサンプルホールド信号生成回路を含んでもよい。

このようにすれば、サンプリング点調整データにより調整を行うだけで、高いＳ／Ｎ比を可能にするサンプリング点でのサンプルホールドを実現できる。

また本発明では、前記サンプルホールド信号生成回路は、所望信号の最大振幅ポイントをサンプリング点として選択するためのサンプリング点調整データに基づいて、サンプルホールド信号を生成してもよい。

このようにすれば、ノイズに対するシグナルレベルの割合を増すことができ、Ｓ／Ｎ比を最適に向上できる。

また本発明では、前記サンプルホールド信号生成回路は、オフセット調整の際にオフセットが極小になるサンプリング点を選択するためのサンプリング点調整データに基づいて、サンプルホールド信号を生成してもよい。

このようにすれば、Ｓ／Ｎ比を高くできるサンプリング点を容易に選択することが可能になる。

また本発明では、前記Ａ／Ｄ変換部は、前記駆動回路からの駆動信号の周波数の１／Ｎ（Ｎは２以上の整数）の周波数のサンプルホールド信号に基づいて、検出信号のサンプルホールドを行ってもよい。

このようにすれば、信号周波数を低くして低消費電力化を図れる。

また本発明では、前記Ａ／Ｄ変換部は、駆動信号の周波数をｆｄとし、サンプルホールド信号の周波数をｆｓｃｋとし、所望信号の周波数帯域幅をｆａとした場合に、ｆｓｃｋ＝ｆｄ／Ｎ＞２×ｆａの周波数のサンプルホールド信号に基づいて、検出信号のサンプルホールドを行ってもよい。

このようにすれば、サンプリング定理による所望信号の適正なサンプリングが可能になる。

また本発明では、前記Ａ／Ｄ変換部の後段側に設けられ、前記Ａ／Ｄ変換部の出力値に基づいてデジタル信号処理を行うデジタル処理部を含んでもよい。

このようにすれば、アナログ回路で行われていた処理をデジタル信号処理で実現できるようになり、回路の小規模化や性能の向上を図れる。

また本発明では、前記デジタル処理部は、所望信号の周波数帯域幅を制限するためのデジタルフィルタ処理を行ってもよい。

このようにすれば様々なアプリケーションの要望に柔軟に対応できる。

また本発明では、前記デジタル処理部は、前記バンドパスフィルタの遮断周波数よりも低い遮断周波数のデジタル・ローパスフィルタ処理を行って、所望信号の周波数帯域幅を制限してもよい。

このようにすれば、Ｓ／Ｎ比の向上と、様々なアプリケーションへの柔軟な対応とを両立できる。

また本発明では、前記物理量トランスデューサは振動子であり、前記デジタル処理部は、前記振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去するデジタル・ローパスフィルタ処理を行ってもよい。

このようにすれば、周波数ｆｄに対して離調周波数Δｆが十分に小さいような場合にも、離調周波数Δｆの不要信号の成分を、確実且つ容易に除去できる。

また本発明では、前記デジタル処理部は、前記Ａ／Ｄ変換部の出力値に対するオフセット調整及び感度調整の少なくとも一方を行ってもよい。

このようにすれば、アナログ回路を用いずにデジタル信号処理でオフセット調整や感度調整を実現できるようになる。

また本発明では、前記デジタル処理部は、所与の温度情報及び電源電圧情報の少なくとも一方に基づいて、温度変動及び電源電圧変動の少なくとも一方についての補償処理を行ってもよい。

このようにすれば、温度や電源電圧が変動した場合にも、デジタル処理部の処理によりこの変動分をキャンセルする自動調整を実現できる。

また本発明では、前記駆動回路の駆動信号の周波数を逓倍した逓倍信号を生成する逓倍回路を含み、前記Ａ／Ｄ変換部は、前記逓倍回路からの前記逓倍信号に基づいて、Ａ／Ｄ変換を行ってもよい。

このようにすれば、高い周波数の逓倍信号によりＡ／Ｄ変換が行われるようになるため、高速で高精度なＡ／Ｄ変換を実現でき、Ｓ／Ｎ比等の向上を図れる。

また本発明は、物理量トランスデューサを駆動する駆動回路と、前記物理量トランスデューサから検出信号を受け、検出信号から所望信号を検出する検出回路とを含み、前記検出回路は、前記物理量トランスデューサからの検出信号を増幅する増幅回路と、前記増幅回路の後段側に設けられ、前記駆動回路からの駆動信号を基に得られたサンプルホールド信号に基づいて、検出信号のサンプルホールドを行い、サンプルホールドされた信号のＡ／Ｄ変換を行うＡ／Ｄ変換部と、前記駆動回路の駆動信号の周波数を逓倍した逓倍信号を生成する逓倍回路とを含み、前記Ａ／Ｄ変換部は、前記逓倍回路からの前記逓倍信号に基づいて、Ａ／Ｄ変換を行う検出装置に関係する。

本発明では、検出信号のサンプルホールドが行われて、サンプルホールドされた信号のＡ／Ｄ変換が行われる。そして本発明では、駆動回路からの駆動信号を基に得られたサンプルホールド信号に基づいて、サンプルホールドが行われる。従って、高いＳ／Ｎ比を実現できるサンプリング点で、検出信号を安定してサンプルホールドして、Ａ／Ｄ変換することが可能になる。また本発明では、高い周波数の逓倍信号によりＡ／Ｄ変換が行われるようになるため、高速で高精度なＡ／Ｄ変換を実現でき、Ｓ／Ｎ比等の向上を図れる。

また本発明では、前記Ａ／Ｄ変換部の後段側に設けられ、前記Ａ／Ｄ変換部の出力値に基づいてデジタル信号処理を行うデジタル処理部を含み、前記デジタル処理部は、前記逓倍回路からの前記逓倍信号に基づいて、デジタル信号処理を行ってもよい。

このようにすれば、高い周波数の逓倍信号によりデジタル信号処理が行われるようになるため、よりインテリジェントで複雑なデジタル信号処理を実現でき、検出装置の性能を向上できる。

また本発明は、上記のいずれかに記載の検出装置と、前記物理量トランスデューサとを含むセンサに関係する。

また本発明は、上記に記載のセンサと、前記センサの検出情報に基づいて処理を行う処理部とを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、物理量トランスデューサが圧電振動子（振動ジャイロ）であり、センサがジャイロセンサである場合を例にとり説明するが、本発明はこれに限定されない。

１．検出装置の構成
図１に本実施形態の検出装置３０の構成例を示す。この検出装置３０は駆動回路４０と検出回路６０を含む。なお検出装置３０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

物理量トランスデューサである振動子１０（振動ジャイロ）は、例えば水晶などの圧電材料により形成される圧電振動子である。図２（Ａ）に、振動子１０の一例として音叉型圧電振動子を示す。この振動子１０は、駆動用振動子１１、１２と検出用振動子１６、１７を含む。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。なお図２（Ａ）では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよく、例えば圧電セラミックであってもよい。また物理量トランスデューサである振動子１０は、静電容量による駆動・検出動作を同様に行う静電型ＭＥＭＳ（Micro Electro Mechanical Systems）であってもよい。また物理量トランスデューサとは物理量（物の性質の度合いを表す量であり、その単位が定義されているもの）を他の物理量に変換するための素子である。変換対象となる物理量としては、コリオリ力以外にも重力などの力や、加速度、質量などが考えられる。また変換により得られる物理量としては、電流（電荷）以外にも電圧等であってもよい。

駆動回路４０は、駆動信号ＶＤ（駆動電圧、駆動電流）を出力して振動子１０（広義には物理量トランスデューサ）を駆動し、振動子１０からフィードバック信号ＩＦＤ（出力電流）を受ける。これにより発振ループを形成して振動子１０を励振させる。検出回路６０は、駆動信号ＶＤにより駆動される振動子１０から検出信号（検出電流、電荷）ＩＳＰ、ＩＳＭを受け、検出信号ＩＳＰ、ＩＳＭから所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路４０からの交流の駆動信号ＶＤが図２（Ａ）の駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号ＩＦＤとして駆動回路４０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。

駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図２（Ａ）に示す方向に振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号ＩＳＰ、ＩＳＭとして検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号ＩＳＰ、ＩＳＭを受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。

即ち、図２（Ａ）の検出軸１９を中心に振動子１０（ジャイロセンサ）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば図２（Ｂ）に、図２（Ａ）の検出軸１９を上側から見た図を模式的に示す。図２（Ｂ）において、検出軸１９を中心に回転したときの角速度をΩとし、振動子の質量（等価質量）をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２×ｍ×ｖ×Ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出（抽出）することで、ジャイロセンサ（振動子）の回転角速度Ωを求めることができる。

なお振動子１０には、駆動側共振周波数ｆｄと検出側共振周波数ｆｓがある。具体的には、駆動用振動子１１、１２の固有共振周波数（駆動振動モードの固有共振周波数）がｆｄであり、検出用振動子１６、１７の固有共振周波数（検出振動モードの固有共振周波数）がｆｓである。この場合に、駆動用振動子１１、１２と検出用振動子１６、１７とが検出動作可能で、且つ、不要な共振結合を起こさない適度なモード間結合を持つ範囲で、ｆｄとｆｓの間に一定の周波数差を持たせている。この周波数差である離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さな周波数に設定されている。

駆動回路（発振制御回路）４０は、増幅回路４２、２値化回路４６、ＡＧＣ（Automatic Gain Control）回路５０を含む。なおこれらの一部の構成要素を省略したり、他の構成要素（例えば位相調整回路）を追加してもよい。

駆動側の増幅回路（Ｉ／Ｖ変換回路）４２は振動子１０からのフィードバック信号ＩＦＤを増幅する。具体的には、フィードバック信号ＩＦＤである出力電流（電荷）を増幅して電圧に変換し、増幅後の信号ＶＤ２を出力する。この増幅回路４２は図３（Ａ）に示すようなＩ／Ｖ（電流／電圧）変換回路により構成できる。

２値化回路４６は、正弦波である増幅後の信号ＶＤ２の２値化処理を行い、２値化処理により得られた同期信号（参照信号）ＣＬＫを、検出回路６０に出力する。この２値化回路４６は、正弦波（交流）の信号ＶＤ２が入力されて、矩形波の同期信号ＣＬＫを出力するコンパレータなどにより実現できる。

ＡＧＣ（Automatic Gain Control）回路５０は駆動信号のゲインの自動調整を行う。具体的には、増幅後の信号ＶＤ２を監視し、発振ループのゲインを制御する。このＡＧＣ回路５０は図示しない駆動振幅検出回路やゲイン制御回路を含むことができる。ここで駆動振幅検出回路は、振動子１０の駆動振幅を検出し、検出された駆動振幅に応じた制御電圧を出力する。この駆動振幅検出回路は、交流の信号ＶＤ２を直流信号に変換する全波整流回路（積分器）や、全波整流回路からの直流信号の電圧と基準電圧との差分に応じた制御電圧を出力する差動アンプにより実現できる。ゲイン制御回路は、駆動振幅検出回路からの制御電圧に基づいて、駆動信号のゲインを制御する。このゲイン制御回路はゲインコントロールアンプにより実現できる。

駆動回路４０では、ジャイロセンサの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのＡＧＣ回路５０が設けられる。具体的にはＡＧＣ回路５０は、駆動振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。なお、発振ループでの位相シフトが０度（０deg）になるように位相が調整される。また発振起動時には、高速な発振起動を可能にするために、発振ループのゲインは１よりも大きなゲインに設定される。また振動子１０を駆動する信号ＶＤは正弦波であってもよいし、矩形波であってもよい。

検出回路６０は、増幅回路７０、フィルタ部８０、Ａ／Ｄ変換部１００を含む。なおこれらの一部の構成要素を省略したり、他の構成要素を追加してもよい。

検出側の増幅回路７０は、振動子１０からの検出信号ＩＳＰ、ＩＳＭを増幅する。具体的には、振動子１０で発生した電流（電荷）を電圧に変換して増幅する。この増幅回路７０は、信号ＩＳＰ、ＩＳＭの各々が入力される図３（Ａ）の２つのＩ／Ｖ（Ｑ／Ｖ）変換回路や、これらの２つのＩ／Ｖ変換回路の出力が入力される図３（Ｂ）の差動増幅回路により構成できる。なお図３（Ｃ）に示すようなシングルエンドの増幅回路を用いてもよい。この場合には増幅回路７０は１つのＩ／Ｖ変換回路により構成できる。

フィルタ部８０は、増幅回路７０の後段側に設けられ、増幅後の検出信号ＶＳ３に対するフィルタ処理を行う。フィルタ部８０はバンドパスフィルタＢＰＦを含むことができる。このバンドパスフィルタＢＰＦは、駆動回路４０での駆動周波数（ｆｄ）を中心周波数とし、不要信号の周波数成分（ｆｄ以外の周波数成分）を除去し所望信号の周波数成分を通過させる周波数特性を有する。即ち、その上側、下側の遮断周波数（カットオフ周波数）が、不要信号の周波数成分を除去する周波数に設定されている。またバンドパスフィルタＢＰＦに、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分を通過させる周波数特性を持たせてもよい。

Ａ／Ｄ変換部１００は、フィルタ部８０（増幅回路７０）の後段側に設けられ、検出信号のＡ／Ｄ変換を行う。具体的には駆動回路４０の駆動信号を基に得られたサンプルホールド信号ＳＣＫに基づいて、フィルタ部８０でのフィルタ処理後の検出信号ＶＳ５のサンプルホールドを行い、サンプルホールドされた信号ＶＳ６のＡ／Ｄ変換を行う。

Ａ／Ｄ変換部１００は、サンプルホールド信号生成回路１１０、サンプルホールド回路１２０、Ａ／Ｄ変換器１３０を含むことができる。

サンプルホールド信号生成回路１１０は、検出信号ＶＳ５をサンプリングするためのサンプルホールド信号を生成する。具体的には、駆動回路４０からの駆動信号ＶＤ２（ＶＤ）を基に得られた同期信号ＣＬＫ（ＣＬＫを逓倍した信号も含む）と、後述するサンプリング点を選択するためのサンプリング点調整データとに基づいて、サンプルホールド信号ＳＣＫ（サンプルホールドクロック）を生成する。この場合、例えば所望信号（コリオリ力信号）の最大振幅のポイントをサンプリング点として選択するサンプリング点調整データや、オフセットを極小にするサンプリング点を選択するサンプリング点調整データに基づいて、サンプルホールド信号ＳＣＫを生成する。

サンプルホールド回路１２０は、サンプルホールド信号生成回路１１０からのサンプルホールド信号ＳＣＫに基づいて検出信号ＶＳ５をサンプルホールドする。この場合、駆動信号の周波数の１／Ｎ（Ｎは２以上の整数）の周波数のサンプルホールド信号ＳＣＫを用いて、間引きされたサンプリング点での検出信号のサンプルホールドを行ってもよい。

Ａ／Ｄ変換器１３０は、サンプルホールド回路１２０においてサンプルホールドされた信号（ホールド信号）のＡ／Ｄ変換を行い、デジタルの出力値ＡＤＱを出力する。このＡ／Ｄ変換器１３０としては例えば逐次比較型のＡ／Ｄ変換器を採用できる。この場合にはＡ／Ｄ変換器１３０は、図示しないコンパレータや逐次比較レジスタやＤ／Ａ変換器を含むことができる。そしてコンパレータはＤ／Ａ変換器からのＤ／Ａ変換後のアナログ信号とサンプルホールド信号を比較する。逐次比較レジスタは、コンパレータの出力信号のデータを格納する。Ｄ／Ａ変換器は、逐次比較レジスタからのデジタルデータをＤ／Ａ変換して、アナログ信号を出力する。なおＡ／Ｄ変換器１３０は逐次比較型に限定されず、例えば並列比較型、追従比較型などの様々なタイプのＡ／Ｄ変換器を採用できる。

図４に本実施形態の比較例の検出装置３１の構成を示し、図６、図７にその動作を説明するための信号波形例を示す。なお図７は図６の信号波形の一部を拡大した図である。この検出装置３１では、同期検波回路１５０が、駆動回路４０からの同期信号ＣＬＫに基づいて検出信号ＶＳ５に対して同期検波を行う。そしてローパスフィルタＬＰＦ１が同期検波後の信号ＶＳ１０である同期検波出力のローパスフィルタ処理を行う。またＤ／Ａ変換器などのアナログ回路で構成されるオフセット調整回路１５２が、ローパスフィルタ処理後の信号ＶＳ１１であるＬＰＦ出力のオフセット調整を行う。そして出力アンプ１５４を介して出力電圧ＶＳＱが出力される。そして外部のＡ／Ｄ変換部２００が、この出力電圧ＶＳＱのＡ／Ｄ変換を行い、デジタルの出力値ＡＤＱを出力する。

図７に示すように、振動子１０からの検出信号（センサ信号）には、所望信号（所望波、ジャイロ信号）と不要信号（不要波）が混在している。不要信号の振幅は一般的に所望信号の振幅に比べて非常に大きいので、検出装置に対する要求性能は高くなる。この不要信号には、図７に示すような機械振動漏れや静電結合漏れに起因するものがある。また離調周波数Δｆや、２ｆｄ（２ωｄ）や、ＤＣオフセットなどに起因するものもある。機械振動漏れの不要信号は、振動子１０の形状のアンバランス等に起因して発生する。静電結合漏れの不要信号は、駆動信号ＶＤが、寄生キャパシタＣＰ、ＣＭを通じてＩＳＰ、ＩＳＭの入力端子等に漏洩することで発生する。そして機械振動漏れの不要信号は、所望信号と直交するため同期検波により除去できる。一方、静電結合漏れの不要信号は、ＤＣオフセットとして出力される。

例えば同期検波前の検出信号では、ＤＣの周波数帯域にはＤＣオフセットの不要信号が存在する。またｆｄの周波数帯域には、機械振動漏れの不要信号と所望信号が存在する。一方、同期検波後は、ｆｄの周波数帯域の所望信号はＤＣ及び２ｆｄの周波数帯域に現れる。またＤＣの周波数帯域の不要信号（ＤＣオフセット）はｆｄの周波数帯域に現れ、ｆｄの周波数帯域の不要信号（機械振動漏れ）は２ｆｄの周波数帯域に現れる。従って、同期検波後の信号をローパスフィルタＬＰＦ１で平滑化することで、ｆｄ、２ｆｄ等の周波数帯域の不要信号の周波数成分を除去できる。

しかしながら図４の比較例には以下のような問題点がある。

即ち比較例では、検出装置３１の内部に同期検波回路１５０やローパスフィルタＬＰＦ１を設ける必要があると共に、検出装置３０の外部にＡ／Ｄ変換部２００を設ける必要がある。従って、振動ジャイロセンサの規模が大きくなってしまう。

また比較例では、外部のＡ／Ｄ変換部２００を動作させるために、Ａ／Ｄ変換クロックＡＤＣＫが別途必要になり、これを生成するための回路が必要になる。

また所望信号の周波数帯域をアプリケーションに応じた狭い帯域に制限しようとすると、ローパスフィルタＬＰＦ１を構成する抵抗やキャパシタのサイズが大きくなり、回路が更に大規模化する。また、急峻な周波数特性を得るためにローパスフィルタＬＰＦ１としてＳＣＦ（スイッチト・キャパシタ・フィルタ）を採用した場合にも、オペアンプやスイッチング素子やキャパシタが必要になるため、回路が大規模化する。更にオフセット調整回路１５２を実現するためのＤ／Ａ変換器などのアナログ回路が必要になったり、Ａ／Ｄ変換の帯域に応じたアンチエリアシング用のローパスフィルタＬＰＦ２も必要になってしまう。

また比較例では、同期検波前のゲインを上げると、図８のＡ１に示すように回路飽和により同期検波出力がクランプされて、波形が歪む。そしてこのように波形が歪むと、感度特性がリニアではなくなり、上側や下側のレンジで飽和してしまうため、検出レンジが狭くなる。

また比較例では、温度変動等の補償はアナログ方式で行う必要があるため、回路規模が大きくなり、バラツキ調整も必要になってしまう。

本実施形態によれば以上のような比較例の問題点を解決できる。例えば図９、図１０、図１１に本実施形態の動作を説明するための信号波形例を示す。

本実施形態では図９に示すように、サンプルホールド信号生成回路１１０は、駆動信号により生成された同期信号ＣＬＫを受け、同期信号ＣＬＫに基づいてサンプルホールド信号ＳＣＫを生成する。そして図９のＢ１に示すように、サンプルホールド回路１２０は、信号ＳＣＫに基づいて検出信号（所望信号）のサンプルホールドを行い、サンプルホールドされた信号を出力する。

この場合に図１０に示すように検出信号には、ジャイロ信号である所望信号と、機械振動漏れや静電結合漏れなどの不要信号が混在している。本実施形態では、このように所望信号と不要信号が混在した信号を、同期信号ＣＬＫにより得られたサンプルホールド信号ＳＣＫを用いて、図１０のＣ１に示すようにサンプルホールドする。そしてＣ２に示すようにサンプルホールドされた信号（サンプルホールド出力）をＡ／Ｄ変換して、デジタルの出力値ＡＤＱを得る。

この場合に図１０では、Ｃ３に示すように、所望信号の最大振幅ポイントをサンプリング点としてサンプルホールドが行われている。そして所望信号と機械振動漏れの不要信号は直交しているため、このようなサンプリング点でサンプルホールドを行うと、Ｃ４に示すように機械振動漏れの不要信号のゼロクロス点付近にサンプリング点が設定されるため、機械振動漏れの不要信号の成分をほぼ０にすることができる。従って、同期検波の場合と同様に機械振動漏れの不要信号を除去でき、Ｓ／Ｎ比を向上できる。なお静電結合漏れの不要信号は図３（Ｂ）で説明した増幅回路７０の差動増幅回路等を用いて除去できる。

本実施形態では、検出信号はＡＭ変調信号であり、周波数及び位相が正確なキャリア周波数の信号が、駆動信号として存在するというジャイロセンサ特有の構成を利用している。即ち駆動信号を基に得られたサンプルホールド信号で検出信号をサンプルホールドしているため、図１０のＣ１、Ｃ３、Ｃ４に示すような高いＳ／Ｎ比を実現できるサンプリング点で、検出信号を安定してサンプルホールドすることが可能になる。特に振動子として水晶を用いた場合には、駆動信号により得られるサンプルホールド信号も、高精度な水晶発振により生成される信号になるため、サンプルホールドやＡ／Ｄ変換の精度を向上できる。

また図４の比較例では、回路規模が大きいアナログのローバスフィルタが必要になったり、同期検波回路１５０の他に外部にＡ／Ｄ変換部２００が必要になるため、ジャイロセンサの規模が大きくなってしまう。

これに対して本実施形態では、Ａ／Ｄ変換部１００が、出力値のＡ／Ｄ変換機能と、機械振動漏れ等の不要信号の除去という同期検波の機能とを併せ持つため、図４に比べてジャイロセンサをコンパクト化できる。

また本実施形態では同期信号ＣＬＫをＡ／Ｄ変換クロックＡＤＣＫとして利用しているため、Ａ／Ｄ変換クロックを別途用意する必要がなく、回路を小規模化できる。

また本実施形態によれば、Ａ／Ｄ変換部１００の前段側の回路での飽和余裕度を向上させることも可能になる。例えばＡ／Ｄ変換部１００の前段側の回路でのゲインを上げると、所望信号のみならず機械振動漏れの不要信号の振幅も大きくなり、図１１のＤ１に示すように回路飽和により検出信号の波形が歪むおそれがある。

このような場合でも、本実施形態によれば、Ｄ２、Ｄ３、Ｄ４に示すように所望信号の最大振幅ポイントでサンプルホールドを行っているため、Ｄ５に示すように、歪んだ波形部分をサンプルホールドしなくても済む。従って、Ａ／Ｄ変換部１００の前段側の回路での飽和余裕度が向上する。この結果、これらの前段側の回路のゲインを増加させて、後段側の回路でのゲインを減少させることが可能になり、Ｓ／Ｎ比を向上でき、低ノイズ化を図れる。

２．バンドパスフィルタ
図１に示すように本実施形態では、Ａ／Ｄ変換部１００の前段側に、バンドパスフィルタＢＰＦを設けている。図１２（Ａ）に示すように、このバンドパスフィルタＢＰＦは、その中心周波数が例えば駆動周波数ｆｄに設定されている。そしてＤＣ帯域等の様々な帯域にある不要信号の周波数成分を除去する周波数特性を有する。一方、駆動周波数ｆｄでＡＭ変調された所望信号の周波数成分については通過させる周波数特性を有する。

このようなバンドパスフィルタＢＰＦを設ければ、サンプルホールドやＡ／Ｄ変換の前の段階で、不要信号（機械振動漏れ以外）を除去できる。従ってＳ／Ｎ比の向上やＤＣオフセットの低減等を図れる。またこのバンドパスフィルタＢＰＦに、不要信号の除去の機能と、Ａ／Ｄ変換のアンチエリアシングの機能を併せ持たせることができ、Ｓ／Ｎ比の向上と回路規模の縮小を両立できる。

なお図１２（Ｂ）に示すように、バンドパスフィルタＢＰＦには、駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分を通過させる周波数特性を持たせてもよい。

即ち不要信号のうち、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜に起因する不要信号は、検出信号に対して検出側共振周波数ｆｓの信号が混入することにより発生する。例えばジャイロセンサの応答を良くするために、検出用振動子をアイドリング的に微少振幅で固有共振周波数ｆｓにて振動させる場合がある。或いは、ジャイロセンサの外部からの外部振動が振動子に加わることで、検出用振動子が固有共振周波数ｆｓにて振動してしまう場合がある。そしてこのように検出用振動子が周波数ｆｓで振動すると、Ａ／Ｄ変換部１００に入力される信号に周波数ｆｓの信号が混入される。そしてＡ／Ｄ変換部１００は、周波数ｆｄのサンプルホールド信号に基づきサンプルホールドを行うため、周波数ｆｄとｆｓの差に相当する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の不要信号が発生してしまう。

このような場合でも、図１２（Ｂ）に示すように、バンドパスフィルタＢＰＦに対して離調周波数を除去する周波数特性を持たせれば、離調周波数の不要信号の悪影響を低減でき、Ｓ／Ｎ比を更に向上できる。

なお図１３（Ａ）にバンドパスフィルタＢＰＦの構成例を示す。図１３（Ａ）では、前段側のキャパシタＣＣ１、抵抗ＲＣ１によりパッシブのハイパスフィルタが構成され、後段側のキャパシタＣＣ２、抵抗ＲＣ２、オペアンプＯＰＣによりアクティブのローパスフィルタが構成され、これによりバンドパスフィルタが実現される。そして低域側の遮断周波数ｆｃｌ（カットオフ周波数）についてはキャパシタＣＣ１、抵抗ＲＣ１により設定され、高域側の遮断周波数ｆｃ２についてはキャパシタＣＣ２、抵抗ＲＣ２により設定される。

なおバンドパスフィルタＢＰＦの構成は図１３（Ａ）には限定されず、種々の変形実施が可能である。例えば図１３（Ｂ）では、前段側のキャパシタＣＤ１、抵抗ＲＤ１、ＲＤ２、オペアンプＯＰＤ１によりアクティブのハイパスフィルタが構成され、後段側のキャパシタＣＤ２、抵抗ＲＤ４、オペアンプＯＰＤ２によりアクティブのローパスフィルタが構成され、これによりバンドパスフィルタが実現される。

また図１３（Ｃ）では、前段側のキャパシタＣＥ１、抵抗ＲＥ１によりパッシブのハイパスフィルタが構成され、後段側のキャパシタＣＥ２、抵抗ＲＥ２によりパッシブのローパスフィルタが構成される。

或いは図１３（Ｄ）に示すような離散時間型のフィルタであるＳＣＦ（スイッチト・キャパシタ・フィルタ）によりバンドパスフィルタＢＰＦを構成してもよい。このＳＣＦは、スイッチング素子ＳＦ１〜ＳＦ６、キャパシタＣＦ１〜ＣＦ６、オペアンプＯＰＦ１、ＯＰＦ２により構成される。このようなＳＣＦのバンドパスフィルタＢＰＦを採用すれば、図１２（Ｂ）に示すような急峻な減衰特性が必要な離調周波数の除去も容易になる。また、ＳＣＦのスイッチング素子ＳＦ１〜ＳＦ６をオン・オフ制御する信号として、駆動信号により得られた信号を利用できるという利点もある。

３．サンプルホールド信号生成回路
図１４（Ａ）にサンプルホールド信号生成回路１１０の構成例を示す。このサンプルホールド信号生成回路１１０は、サンプリング点調整回路１１２とサンプリング点調整レジスタ１１８を含み、同期信号ＣＬＫ（同期信号の逓倍信号を含む）とサンプリング点調整情報ＳＰＤに基づいて、サンプルホールド信号ＳＣＫを生成して出力する。

サンプリング点調整レジスタ１１８は、検出装置３０の外部や内蔵不揮発性メモリなどからサンプリング点調整データＳＰＤを受け、これを記憶する。ここでサンプリング点調整データＳＰＤは、図１０のＣ３に示すように、所望信号の最大振幅ポイントをサンプリング点として選択するためのデータである。具体的には後述するオフセット調整の際にオフセットが極小（最小）になるサンプリング点を選択するためのデータである。なお初期設定で最大振幅ポイントに設定されたサンプリング点が温度変動や電源変動等により多少ずれても構わない。

サンプリング点調整回路１１２は、同期信号ＣＬＫとサンプリング点調整データＳＰＤに基づきサンプルホールド信号ＳＣＫを生成して、サンプルホールド回路１２０に出力する。具体的にはサンプリング点調整回路１１２は、所望信号の最大振幅ポイントにサンプリング点が設定されるように、サンプリング点調整データＳＰＤに基づいて同期信号ＣＬＫの位相を調整して、サンプルホールド信号ＳＣＫとして出力する。別の言い方をすれば、機械振動漏れの不要信号のゼロクロス点付近にサンプリング点が設定されるように同期信号ＣＬＫの位相を調整する。このようにすれば、所望信号と同様にｆｄの周波数帯域に現れる機械振動漏れの不要信号を除去できる。

図１４（Ｂ）にサンプリング点調整回路１１２の構成例を示す。このサンプリング点調整回路１１２は遅延回路１１４と選択回路１１６を含む。遅延回路１１４は同期信号ＣＬＫを受け、ＣＬＫの位相をずらした複数の出力信号ＤＳ１〜ＤＳｊを出力する。この遅延回路１１４は、直列接続されたバッファ（広義には遅延素子）ＢＦ１、ＢＦ２、ＢＦ３・・・・・ＢＦｊ−１、ＢＦｊを含む。各バッファＢＦ１〜ＢＦｊは例えば２段のインバータにより構成できる。初段のバッファＢＦ１には同期信号ＣＬＫが入力され、選択回路１１６には、出力タップＴＰ１〜ＴＰｊを介してバッファＢＦ１〜ＢＦｊの出力信号ＤＳ１〜ＤＳｊが入力される。そして選択回路１１６は、サンプリング点調整データＳＰＤを用いて出力信号ＤＳ１〜ＤＳｊのいずれかを選択して、サンプルホールド信号ＳＣＫを出力する。なお選択回路１１６にサンプルホールド信号ＳＣＫのデューティ比を調整する機能を持たせてもよい。

図１４（Ｂ）の構成によれば、サンプリング点調整データＳＰＤにより、同期信号ＣＬＫに対するサンプルホールド信号ＳＣＫの遅延時間を任意に調整して、同期信号ＣＬＫとサンプルホールド信号ＳＣＫとの位相差を調整できる。これにより、図１０のＣ３に示すような所望信号の最大振幅ポイント（ピークポイント）へのサンプリング点の設定が可能になる。

なおサンプルホールド信号生成回路１１０の構成は図１４（Ａ）、図１４（Ｂ）に限定されず、例えば抵抗、キャパシタの遅延素子を使用するなどの種々の変形実施が可能である。

４．間引きサンプリング
図９のＢ１では、同期信号の立ち上がりエッジに対応する全てのサンプリング点で検出信号のサンプルホールドを行っているが、図１５のＥ１、Ｅ２に示すように間引かれたサンプリング点でサンプルホールドを行うようにしてもよい。即ち図１５ではＡ／Ｄ変換部１００は、駆動信号の周波数ｆｄの例えば１／８（広義には１／Ｎ。Ｎは２以上の整数）の周波数のサンプルホールド信号ＳＣＫに基づいて、検出信号のサンプルホールドを行っている。

一般的に、駆動信号の周波数ｆｄは所望信号（ジャイロ信号）の周波数に比べて十分に高い。またナイキストのサンプリング定理によれば、サンプリング周波数は信号周波数の２倍よりも高ければ十分である。

そこで図１５では駆動信号よりも低い周波数のサンプルホールド信号で検出信号をサンプリングする間引きサンプリングを行っている。このようにすればサンプルホールド信号生成回路１１０やサンプルホールド回路１２０の動作周波数を低くでき、低消費電力化を図れる。

またＡ／Ｄ変換クロックＡＤＣＫの周波数については低くせずに、駆動信号の周波数ｆｄに設定すれば、例えば図１５のＥ１でサンプルホールドされた信号をＥ３に示す期間でＡ／Ｄ変換することが可能になる。即ち間引きサンプリングを行うことでＥ３のＡ／Ｄ変換期間を長くすることができ、余裕を持ったＡ／Ｄ変換を実現できる。従って、例えば変換速度は遅いが変換精度が高い逐次比較などのＡ／Ｄ変換手法を採用することが可能になり、Ｓ／Ｎ比の向上と回路の小規模化を両立できる。

なお駆動信号の周波数をｆｄとし、サンプルホールド信号の周波数をｆｓｃｋとし、所望信号の周波数帯域幅（帯域制限幅）をｆａとした場合には、ｆｓｃｋ＝ｆｄ／Ｎ＞２×ｆａの周波数のサンプルホールド信号に基づいて、検出信号のサンプルホールドを行うことが望ましい。例えば図１５では、ｆｓｃｋ＝ｆｄ／Ｎ＝ｆｄ／８＞２×ｆａの関係が成り立つ。このようにすれば、ナイキストのサンプリング定理により所望信号の適正なサンプリングが可能になる。そして後述する所望信号についてのデジタル信号処理も可能になる。

５．第１の変形例
図１６に本実施形態の第１の変形例を示す。この第１の変形例では、デジタル処理部１５０が更に設けられており、その他の構成については図１と同様である。

デジタル処理部１５０は、Ａ／Ｄ変換部１００の後段側に設けられ、Ａ／Ｄ変換部１００からのデジタルの出力値ＡＤＱに基づいて各種のデジタル信号処理を行う。このデジタル処理部１５０は、ＮＯＲ、ＮＡＮＤ、Ｄフリップフロップなどの論理ゲートにより構成されるデジタル論理回路や、ＣＰＵ、ＤＳＰなどのプロセッサ及びこのプロセッサ上で動作するファームウェアなどにより実現できる。

デジタル処理部１５０はデジタルフィルタ部１５２、オフセット調整部１５４、感度調整部１５６、補償部１５８を含む。なおこれらの構成要素の一部を省略したり、他の構成要素（例えば移動平均処理部）を追加してもよい。

デジタルフィルタ部１５２は、Ａ／Ｄ変換部１００の出力値ＡＤＱに基づいて、所望信号の周波数帯域を制限するためのデジタルフィルタ処理を行う。具体的にはバンドパスフィルタＢＰＦの遮断周波数よりも低い遮断周波数のデジタル・ローパスフィルタ処理を行って、所望信号の周波数帯域を制限する。或いは離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去するデジタル・ローパスフィルタ処理を行ってもよい。

例えば図１７（Ａ）にデジタルフィルタ部１５２の構成例を示す。図１７（Ａ）はインパルス応答が有限時間内に０になるＦＩＲフィルタの例である。このＦＩＲのデジタルフィルタは、シフトレジスタなどにより構成される複数の遅延素子（Ｚ^−１）と、遅延素子の出力にフィルタ係数ｈ（０）〜ｈ（ｉ）を乗算する複数の乗算器と、乗算器の出力を加算する加算器を含む。そしてフィルタ係数ｈ（０）〜ｈ（ｉ）を所与の係数に設定することでデジタルのローパスフィルタを実現できる。具体的には例えばフィルタ係数ｈ（０）〜ｈ（ｉ）を用いた平均化処理を行うことでローパスフィルタを実現できる。なおフィルタ係数に窓関数を掛けたり、デジタルフィルタとしてＦＩＲフィルタではなくＩＩＲフィルタを用いるなどの種々の変形実施が可能である。

さて、ジャイロセンサを用いるアプリケーションでは、所望信号の周波数帯域幅を制限する場合がある。例えばアプリケーションが必要とする制限帯域幅に所望信号の周波数帯域幅を制限することで、その分だけＳ／Ｎ比を向上できる。そしてこの制限帯域幅は、カーナビゲーションシステムやデジタルスチルカメラなどのアプリケーションに応じて異なる。例えば図１７（Ｂ）のアプリケーションＡに比べて、図１７（Ｃ）のアプリケーションＢでは、制限帯域幅が狭くなっている。

そこで図１７（Ｂ）、図１７（Ｃ）では、デジタル処理部１５０のデジタルフィルタ部１５２が、所望信号の周波数帯域幅を、アプリケーションに応じた制限帯域幅に制限するためのデジタルフィルタ処理を行っている。例えば図１７（Ｂ）、図１７（Ｃ）では、アプリケーションＡの制限帯域幅に比べてアプリケーションＢの制限帯域幅は狭い。そこでアプリケーションＡ用のローパスフィルタＬＰＦＡの遮断周波数ｆｃＡに比べて、アプリケーションＢ用の遮断周波数ｆｃＢが小さくなるように、図１７（Ａ）のフィルタ係数ｈ（０）〜ｈ（ｉ）などを調整する。例えばデジタルフィルタ部１５２は、ジャイロセンサがアプリケーションＡに使用される場合には、図１７（Ｂ）の周波数特性（遮断周波数ｆｃＡ）を実現するフィルタ係数ｈ（０）〜ｈ（ｉ）を設定してローパスフィルタ処理を行い、ジャイロセンサがアプリケーションＢに使用される場合には、図１７（Ｃ）の周波数特性（遮断周波数ｆｃＢ）を実現するフィルタ係数ｈ（０）〜ｈ（ｉ）を設定してローパスフィルタ処理を行う。なおこれらのフィルタ係数ｈ（０）〜ｈ（ｉ）の設定はソフトウェア（ファームウェア）処理により実現できる。

また図１７（Ｂ）、図１７（Ｃ）では、バンドパスフィルタＢＰＦの遮断周波数ｆｃＢＰよりも低い遮断周波数ｆｃＡ、ｆｃＢのデジタル・ローパスフィルタ処理を行って、所望信号の周波数帯域を制限している。

即ちＡ／Ｄ変換部１００の前段側に設けられたバンドパスフィルタＢＰＦにより、アプリケーションの種類に依存しない高い遮断周波数ｆｃＢＰ（上側、下側の遮断周波数）のバンドパスフィルタ処理を行うことで、所望信号の周波数帯域以外の不要信号の周波数成分を予め除去しておく。これによりＳ／Ｎ比を向上できる。そしてこの場合、遮断周波数ｆｃＢＰはアプリケーションの種類に依存しないため、ソフトウェア処理による遮断周波数の変更は不要である。従って遮断周波数ｆｃＢＰのバンドパスフィルタ処理は、アナログのバンドパスフィルタＢＰＦにより実現できる。

一方、デジタル処理部１５０に設けられたデジタルフィルタ部１５２は、アプリケーションの種類に応じて異なる遮断周波数ｆｃＡ、ｆｃＢのローパスフィルタ処理を行う。即ちアプリケーションの種類に応じてソフトウェア処理等でフィルタ係数を変更して、遮断周波数を変化させる。

このようにバンドパスフィルタＢＰＦとデジタルフィルタ部１５２の役割分担を行うことで、Ｓ／Ｎ比の向上を図れると共に、様々なアプリケーション（カーナビゲーションシステム、デジタルスチルカメラ等）にも対応できる柔軟なシステムを実現できる。

なお図１２（Ｂ）で説明した離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去するフィルタ処理を、デジタルフィルタ部１５２により実現してもよい。

即ち離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さく、離調周波数成分を除去するためには急峻な減衰特性が必要になる。従って、離調周波数成分の除去を、アナログのフィルタ回路により実現しようとすると、回路規模が大きくなるおそれがある。

この点、デジタルフィルタ部１５２によれば、急峻な減衰特性であっても容易に実現できる。具体的には例えば図１７（Ａ）の遅延素子の段数（フィルタ係数の数）を増やすことにより、急峻な周波数特性を実現できる。従って、デジタルフィルタ部１５２により離調周波数成分を除去するローパスフィルタ処理を行えば、回路規模の増加を最小限に抑えながら、Ｓ／Ｎ比を向上できるようになる。

図１６のオフセット調整部１５４、感度調整部１５６は、各々、Ａ／Ｄ変換部１００の出力値ＡＤＱ（フィルタ処理後のデジタルデータ）に対するオフセット調整、感度調整（ゲイン調整）を行う。

補償部１５８は、所与の温度情報及び電源電圧情報の少なくとも一方に基づいて、温度変動及び電源電圧変動の少なくとも一方についての補償処理を行う。ここで温度情報、電源電圧情報は、外部から直接に入力してもよいし、温度や電源電圧の検出回路を検出装置３０に設け、検出された温度や電源電圧の情報をＡ／Ｄ変換して、デジタル処理部１５０に入力してもよい。

オフセット調整部１５４は、図１８（Ａ）、図１８（Ｂ）に示すように、温度（環境温度）が２５℃（ティピカル温度）である場合にＡ／Ｄ変換部１００の出力値ＡＤＱ（デジタル出力データ）が基準出力値ＶＲ（デジタル基準出力データ。例えばＶＤＤ／２）に一致するように、オフセット調整を行う。このオフセット調整は例えばデジタルデータの加減算により実現できる。即ちオフセット調整部１５４は、オフセット電圧（初期オフセット電圧）である｜ＡＤＱ−ＶＲ｜が除去されて０になるように、デジタルの加減算によりオフセット調整を行う。

具体的には、ジャイロセンサの製造後に出力値ＡＤＱをモニタする。そして出力値ＡＤＱを基準出力値ＶＲに一致させるための初期オフセットの調整データを、図示しない不揮発性メモリ等に書き込む。するとオフセット調整部１５４は、出力値ＡＤＱがＶＲに一致するように、上記調整データに基づいてオフセット調整を行う。

なお初期オフセットを調整した後、周囲環境が変わり、周囲の温度や電源電圧が変動すると、図１８（Ｂ）に示すように、オフセット電圧も変動してしまう。補償部１５８は、このようなオフセット電圧の変動分を除去する補償処理をデジタル信号処理により実現する。具体的には、外部から供給されたり自身でモニタして取得した温度情報や電源電圧情報に基づいて、オフセット電圧の変動分を０にする補償処理を行う。

このようにすれば、ジャイロセンサの実際の動作時に、温度や電源電圧などの周囲環境が変動した場合にも、補償部１５８のデジタル信号処理によりこの変動分をキャンセルする自動調整が行われるようになり、環境変動に依存しない出力値を出力できるようになる。

また感度調整部１５６は、感度が基準感度に一致するように、感度調整（ゲイン調整）を行う。この感度（Ｖ／度／ｓｅｃ）は、図１８（Ｃ）に示すように、出力値（出力電圧）の単位角速度当たりの変化量であり、出力値の直線の傾きに相当する。

具体的には感度調整は以下のように実現する。まずジャイロセンサの製造後、オフセット調整が終わった後に、出力値ＡＤＱをモニタする。そして、例えばジャイロセンサを静止状態から所与の回転角速度で回転させ、その時の出力値ＡＤＱの変化量（図１８（Ｃ）の直線の傾き）である感度を求める。そして求められた感度を、基準感度に一致させるための調整データを、図示しない不揮発性メモリ等に書き込む。すると感度調整部１５６は、検出装置３０の感度が基準感度に一致するように、上記の調整データに基づいてゲイン調整を行う。なお補償部１５８は、温度や電源電圧の変動による感度の変動分を除去する補償処理を行ってもよい。

次にオフセット調整、感度調整等の具体的な処理例について図１９のフローチャートを用いて説明する。まずサンプリング点の調整処理を行う（ステップＳ１）。具体的には、Ａ／Ｄ変換部１００の出力値ＡＤＱをモニタする（ステップＳ２）。そして図１４（Ａ）、図１４（Ｂ）で説明したサンプリング点調整データＳＰＤにより、出力値ＡＤＱが極小（極小値）になるようにサンプリング点の調整を行う（ステップＳ３）。具体的には図２０（Ａ）に示すように、調整データＳＰＤにより図１４（Ａ）、図１４（Ｂ）のサンプリング点調整回路１１２での調整量（遅延量）をスイープし、サンプリング点の位置を変化させる。そして出力値ＡＤＱが極小になるポイントを探し出す。これにより、図１０のＣ３に示すように所望振幅の最大振幅ポイント（不要信号のゼロクロス点）にサンプリング点を実質的に設定することが可能になる。即ちオフセット調整の際のオフセットが極小になるサンプリング点を選択できる。そして最終的なサンプリング点調整データを不揮発性メモリに書き込み（ステップＳ４）、サンプリング点調整処理を終了する。

次にオフセット調整処理を行う（ステップＳ５）。具体的には、Ａ／Ｄ変換部１００の出力値ＡＤＱをモニタする（ステップＳ６）。そしてオフセット調整データにより、出力値ＡＤＱが基準出力値ＶＲに一致するように調整する（ステップＳ７）。これにより図２０（Ｂ）のようにオフセット電圧の除去が可能になる。そして最終的なオフセット調整データを不揮発性メモリに書き込み（ステップＳ８）、オフセット調整処理を終了する。

次に感度調整処理を行う（ステップＳ９）。具体的には、Ａ／Ｄ変換部１００の出力値ＡＤＱをモニタする（ステップＳ１０）。そして感度調整データにより、感度が基準値に一致するように調整する（ステップＳ１１）。そして最終的な感度調整データを不揮発性メモリに書き込み（ステップＳ１２）、感度調整処理を終了する。

６．第２の変形例
図２１に本実施形態の第２の変形例を示す。この第２の変形例では逓倍回路５８が新たに設けられており、その他の構成については図１６や図１と同様である。

逓倍回路５８は、駆動回路４０の駆動信号の周波数を逓倍した逓倍信号ＣＬＫＭを生成する。具体的には駆動回路４０から同期信号ＣＬＫを受け、この同期信号ＣＬＫの周波数を逓倍した逓倍信号（逓倍クロック）ＣＬＫＭを生成して、検出回路６０に出力する。この逓倍回路５８は、公知のＰＬＬ回路やＤＬＬ回路などにより実現できる。

検出回路６０のサンプルホールド信号生成回路１１０は、この逓倍信号ＣＬＫＭに基づいてサンプルホールド信号ＳＣＫを生成する。なお同期信号ＣＬＫに基づいてサンプルホールド信号ＳＣＫを生成することも可能である。

またＡ／Ｄ変換部１３０は、逓倍信号ＣＬＫＭをＡ／Ｄ変換クロックＡＤＣＫとしてＡ／Ｄ変換を行う。更にデジタル処理部１５０は、この逓倍信号ＣＬＫＭを動作クロックとして、デジタルフィルタ処理、オフセット調整、感度調整、補償処理などの各種のデジタル処理を行う。

即ち駆動信号の周波数は振動子１０の固有周波数になるため、一般的なデジタル回路に使用されるクロックの周波数に比べて低い。この点、図２１では逓倍回路５８を設けて、駆動周波数よりも高い周波数の逓倍信号ＣＬＫＭにより、Ａ／Ｄ変換部１００やデジタル処理部１５０が動作する。

例えば高い周波数のＡ／Ｄ変換クロックＡＤＣＫでＡ／Ｄ変換部１００を動作させれば、高速で精度の高いＡ／Ｄ変換が可能になり、Ｓ／Ｎ比等の向上を図れる。また高い周波数の動作クロックでデジタル処理部１５０を動作させれば、よりインテリジェントで複雑なデジタル信号処理が可能になり、検出装置３０の性能を向上できる。

この場合に、別のクロック生成回路を設けて、このクロック生成回路からの高周波数のクロックによりＡ／Ｄ変換部１００やデジタル処理部１５０を動作させる手法も考えられる。

しかしながら、この手法によると、大規模な回路構成のクロック生成回路を別途設けなければならないため、回路が大規模化する。またこのクロック生成回路により生成されたクロックと、駆動信号とは正確には同期しないため、駆動側と検出側のタイミング制御が困難になったり複雑化する。

この点、図２１では、Ａ／Ｄ変換部１００やデジタル処理部１５０は、駆動側の駆動信号を基に得られた逓倍信号ＣＬＫＭをクロックとして動作する。従って、駆動側と検出側を同期させて動作させることができ、駆動側と検出側のタイミング制御が容易になるため、回路の小規模化や処理の簡素化を図れる。なおサンプリングホールド信号生成回路１１０については同期信号ＣＬＫに基づいてサンプルホールド信号を生成するようにしてもよい。また図１５で説明した間引きサンプリング手法と図２１の逓倍信号を用いる手法を組み合わせる変形実施も可能である。

７．電子機器
図２２に本実施形態の検出装置３０を含むジャイロセンサ５１０（広義にはセンサ）と、ジャイロセンサ５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサ５１０は図２２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、携帯型情報端末等の種々のものが考えられる。

電子機器５００はジャイロセンサ５１０と処理部５２０を含む。またメモリ５３０、操作部５４０、表示部５５０を含むことができる。処理部（ＣＰＵ、ＭＰＵ等）５２０はジャイロセンサ５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサ５１０により検出された角速度情報（物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリ（ＲＯＭ、ＲＡＭ等）５３０は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザに表示する。本実施形態の検出装置３０によれば、電子機器５００に組み込まれるジャイロセンサ５１０として、小型のセンサを採用できる。これにより、電子機器５００のコンパクト化、低コスト化を実現できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また振動子の構造や、検出装置、駆動回路、検出回路、センサ、電子機器の構成及び動作も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。例えば図２１で説明した逓倍回路を用いる発明では、図１２（Ａ）、図１２（Ｂ）で説明したような周波数特性のバンドパスフィルタを用いる手法を採用しないことも可能である。

本実施形態の検出装置の構成例。 図２（Ａ）、図２（Ｂ）は振動子の説明図。 図３（Ａ）〜図３（Ｃ）は増幅回路の構成の説明図。 本実施形態の比較例の構成例。 比較例の同期検波手法を説明するための信号波形例。 比較例の同期検波手法を説明するための信号波形例。 比較例の同期検波手法を説明するための信号波形例。 比較例の同期検波手法を説明するための信号波形例。 本実施形態の手法を説明するための信号波形例。 本実施形態の手法を説明するための信号波形例。 本実施形態の手法を説明するための信号波形例。 図１２（Ａ）、図１２（Ｂ）はバンドパスフィルタの周波数特性の説明図。 図１３（Ａ）〜図１３（Ｄ）はバンドパスフィルタの構成例。 図１４（Ａ）、図１４（Ｂ）はサンプリング信号生成回路の構成例。 間引きサンプリング手法の説明図。 本実施形態の第１の変形例の構成例。 図１７（Ａ）〜図１７（Ｃ）はデジタルフィルタ処理の説明図。 図１８（Ａ）〜図１８（Ｃ）はオフセット調整、感度調整の説明図。 オフセット調整、感度調整等の具体的な処理を説明するためのフローチャート。 図２０（Ａ）、図２０（Ｂ）はサンプリング点調整手法の説明図。 本実施形態の第２の変形例の構成例。 電子機器、ジャイロセンサの構成例。

符号の説明

２、４ 駆動端子、６、８ 検出端子、１０ 振動子、１１、１２ 駆動側振動子、
１６、１７ 検出側振動子、３０ 検出装置、４０ 駆動回路、４２ 増幅回路、
４６ ２値化回路、５０ ＡＧＣ回路、５８ 逓倍回路、
６０ 検出回路、７０ 増幅回路、８０ フィルタ部（バンドパスフィルタ）、
１００ ＡＤ変換部、１１０ サンプリング信号生成回路、
１２０ サンプルホールド回路、１３０ Ａ／Ｄ変換部、
１５０ デジタル処理部、１５２ デジタルフィルタ部、１５４ オフセット調整部、１５６ 感度調整部、１５８ 補償部、
５００ 電子機器、５１０ ジャイロセンサ、５２０ 処理部、５３０ メモリ、
５４０ 操作部、５５０ 表示部

Claims (18)

1. 物理量トランスデューサを駆動する駆動回路と、
   前記物理量トランスデューサから検出信号を受け、検出信号から所望信号を検出する検出回路とを含み、
   前記検出回路は、
   前記物理量トランスデューサからの検出信号を増幅する増幅回路と、
   前記増幅回路の後段側に設けられ、増幅後の検出信号に対するフィルタ処理を行うフィルタ部と、
   前記フィルタ部の後段側に設けられ、前記駆動回路からの駆動信号を基に得られたサンプルホールド信号に基づいて、フィルタ処理後の検出信号のサンプルホールドを行い、サンプルホールドされた信号のＡ／Ｄ変換を行うＡ／Ｄ変換部とを含み、
   前記フィルタ部は、
   前記駆動回路での駆動周波数を中心周波数とし、不要信号の周波数成分を除去し所望信号の周波数成分を通過させる周波数特性を有するバンドパスフィルタを含むことを特徴とする検出装置。
2. 請求項１において、
   前記物理量トランスデューサは振動子であり、
   前記バンドパスフィルタは、
   前記振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分を通過させる周波数特性を有することを特徴とする検出装置。
3. 請求項１又は２において、
   前記Ａ／Ｄ変換部は、
   前記駆動回路からの駆動信号を基に得られた同期信号と、サンプリング点を選択するためのサンプリング点調整データとに基づいて、検出信号をサンプリングするためのサンプルホールド信号を生成するサンプルホールド信号生成回路を含むことを特徴とする検出装置。
4. 請求項３において、
   前記サンプルホールド信号生成回路は、
   所望信号の最大振幅ポイントをサンプリング点として選択するためのサンプリング点調整データに基づいて、サンプルホールド信号を生成することを特徴とする検出装置。
5. 請求項３において、
   前記サンプルホールド信号生成回路は、
   オフセット調整の際にオフセットが極小になるサンプリング点を選択するためのサンプリング点調整データに基づいて、サンプルホールド信号を生成することを特徴とする検出装置。
6. 請求項１乃至５のいずれかにおいて、
   前記Ａ／Ｄ変換部は、
   前記駆動回路からの駆動信号の周波数の１／Ｎ（Ｎは２以上の整数）の周波数のサンプルホールド信号に基づいて、検出信号のサンプルホールドを行うことを特徴とする検出装置。
7. 請求項６において、
   前記Ａ／Ｄ変換部は、
   駆動信号の周波数をｆｄとし、サンプルホールド信号の周波数をｆｓｃｋとし、所望信号の周波数帯域幅をｆａとした場合に、ｆｓｃｋ＝ｆｄ／Ｎ＞２×ｆａの周波数のサンプルホールド信号に基づいて、検出信号のサンプルホールドを行うことを特徴とする検出装置。
8. 請求項１乃至７のいずれかにおいて、
   前記Ａ／Ｄ変換部の後段側に設けられ、前記Ａ／Ｄ変換部の出力値に基づいてデジタル信号処理を行うデジタル処理部を含むことを特徴とする検出装置。
9. 請求項８において、
   前記デジタル処理部は、
   所望信号の周波数帯域幅を制限するためのデジタルフィルタ処理を行うことを特徴とする検出装置。
10. 請求項９において、
    前記デジタル処理部は、
    前記バンドパスフィルタの遮断周波数よりも低い遮断周波数のデジタル・ローパスフィルタ処理を行って、所望信号の周波数帯域幅を制限することを特徴とする検出装置。
11. 請求項８乃至１０のいずれかにおいて、
    前記物理量トランスデューサは振動子であり、
    前記デジタル処理部は、
    前記振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去するデジタル・ローパスフィルタ処理を行うことを特徴とする検出装置。
12. 請求項８乃至１１のいずれかにおいて、
    前記デジタル処理部は、
    前記Ａ／Ｄ変換部の出力値に対するオフセット調整及び感度調整の少なくとも一方を行うことを特徴とする検出装置。
13. 請求項８乃至１２のいずれかにおいて、
    前記デジタル処理部は、
    所与の温度情報及び電源電圧情報の少なくとも一方に基づいて、温度変動及び電源電圧変動の少なくとも一方についての補償処理を行うことを特徴とする検出装置。
14. 請求項１乃至１３のいずれかにおいて、
    前記駆動回路の駆動信号の周波数を逓倍した逓倍信号を生成する逓倍回路を含み、
    前記Ａ／Ｄ変換部は、
    前記逓倍回路からの前記逓倍信号に基づいて、Ａ／Ｄ変換を行うことを特徴とする検出装置。
15. 物理量トランスデューサを駆動する駆動回路と、
    前記物理量トランスデューサから検出信号を受け、検出信号から所望信号を検出する検出回路とを含み、
    前記検出回路は、
    前記物理量トランスデューサからの検出信号を増幅する増幅回路と、
    前記増幅回路の後段側に設けられ、前記駆動回路からの駆動信号を基に得られたサンプルホールド信号に基づいて、検出信号のサンプルホールドを行い、サンプルホールドされた信号のＡ／Ｄ変換を行うＡ／Ｄ変換部と、
    前記駆動回路の駆動信号の周波数を逓倍した逓倍信号を生成する逓倍回路とを含み、
    前記Ａ／Ｄ変換部は、
    前記逓倍回路からの前記逓倍信号に基づいて、Ａ／Ｄ変換を行うことを特徴とする検出装置。
16. 請求項１５において、
    前記Ａ／Ｄ変換部の後段側に設けられ、前記Ａ／Ｄ変換部の出力値に基づいてデジタル信号処理を行うデジタル処理部を含み、
    前記デジタル処理部は、
    前記逓倍回路からの前記逓倍信号に基づいて、デジタル信号処理を行うことを特徴とする検出装置。
17. 請求項１乃至１６のいずれかに記載の検出装置と、
    前記物理量トランスデューサと、
    を含むことを特徴とするセンサ。
18. 請求項１７に記載のセンサと、
    前記センサの検出情報に基づいて処理を行う処理部と、
    を含むことを特徴とする電子機器。

Images