JP2008205119A5 - - Google Patents

Download PDF

Info

Publication number
JP2008205119A5
JP2008205119A5 JP2007038288A JP2007038288A JP2008205119A5 JP 2008205119 A5 JP2008205119 A5 JP 2008205119A5 JP 2007038288 A JP2007038288 A JP 2007038288A JP 2007038288 A JP2007038288 A JP 2007038288A JP 2008205119 A5 JP2008205119 A5 JP 2008205119A5
Authority
JP
Japan
Prior art keywords
wiring
barrier layer
contact
atomic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007038288A
Other languages
English (en)
Other versions
JP2008205119A (ja
JP5305599B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007038288A priority Critical patent/JP5305599B2/ja
Priority claimed from JP2007038288A external-priority patent/JP5305599B2/ja
Priority to US12/071,200 priority patent/US20080197496A1/en
Publication of JP2008205119A publication Critical patent/JP2008205119A/ja
Publication of JP2008205119A5 publication Critical patent/JP2008205119A5/ja
Application granted granted Critical
Publication of JP5305599B2 publication Critical patent/JP5305599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. 第1の絶縁層内に形成されている第1の配線と、前記第1の絶縁層および前記第1の配線上に形成されている第2の絶縁層内に形成されている第2の配線とを有し、
    前記第1の配線はCu配線であり、前記第2の配線はCuAl配線であって、
    前記第2の配線は、複数のバリア層を介在して、前記第1の配線に電気的に接続しており、
    前記複数のバリア層のうち少なくとも1つのバリア層は窒素原子含有量が10原子%以上であり、かつ、前記CuAl配線と接触するCuAl接触バリア層は窒素原子含有量が10原子%未満である半導体装置。
  2. 第1の絶縁層内に形成されている第1の配線と、前記第1の絶縁層および前記第1の配線上に形成されている第2の絶縁層内に形成されている第2の配線とを有し、
    前記第1の配線はCu配線であり、前記第2の配線はCuと添加元素で構成されているCu合金配線であって、
    前記第2の配線は、複数のバリア層を介在して、前記第1の配線に電気的に接続しており、
    前記複数のバリア層のうち少なくとも1つのバリア層は窒素原子含有量が10原子%以上であり、かつ、前記Cu合金配線と接触するCu合金接触バリア層は窒素原子含有量が10原子%未満である半導体装置。
  3. 前記第1の配線と接触する第1のバリア層は、前記第2の配線のビアプラグ部の直下に選択的に形成されている請求項1または請求項2に記載の半導体装置。
  4. 前記第1の配線と接触する第1のバリア層は、前記第1の配線の直上に選択的に形成されている請求項1または請求項2に記載の半導体装置。
  5. 前記CuAl接触バリア層の窒素原子含有量が1原子%未満である請求項1に記載の半導体装置。
  6. 前記Cu合金接触バリア層の窒素原子含有量が1原子%未満である請求項2に記載の半導体装置。
  7. 窒素原子含有量が10原子%以上である前記少なくとも1つのバリア層のうちの1つは、前記第1の配線たる前記Cu配線と接触するCu接触バリア層である請求項1または請求項2に記載の半導体装置。
  8. 第1の絶縁層内に形成された第1の配線を準備する工程と、
    前記第1の絶縁層および前記第1の配線上に第2の絶縁層を形成する工程と、
    前記第2の絶縁層内に配線用溝および前記第1の配線に達するビアホールを形成する工程と、
    前記配線用溝および前記ビアホール内に複数のバリア層を形成する工程と、
    前記複数のバリア層上に第2の配線を形成する工程とを含み、
    前記第1の配線はCu金属で形成され、前記第2の配線はCuAl合金で形成され、
    前記複数のバリア層のうち少なくとも1つのバリア層は窒素原子含有量が10原子%以上であり、かつ、前記CuAl合金で形成された前記第2の配線と接触するCuAl接触バリア層は窒素原子含有量が10原子%未満である半導体装置の製造方法。
  9. 前記複数のバリア層を形成する工程において、前記第1の配線と接触する第1のバリア層を前記ビアホールの底面の直上に選択的に形成する請求項に記載の半導体装置の製造方法。
  10. 窒素原子含有量が10原子%以上である前記少なくとも1つのバリア層のうちの1つは、前記Cu金属で形成された前記第1の配線と接触するCu接触バリア層である請求項8に記載の半導体装置。
  11. 第1の絶縁層内に形成された第1の配線を準備する工程と、
    前記第1の配線の直上に第1のバリア層を選択的に形成する工程と、
    前記第1の絶縁層および前記第1のバリア層上に第2の絶縁層を形成する工程と、
    前記第2の絶縁層内に配線用溝および前記第1のバリア層に達するビアホールを形成する工程と、
    前記配線用溝および前記ビアホール内に1以上の他のバリア層を形成する工程と、
    前記他のバリア層上に第2の配線を形成する工程とを含み、
    前記第1の配線はCu金属で形成され、前記第2の配線はCuAl合金で形成され、
    前記第1のバリア層および前記他のバリア層のうち少なくとも1つのバリア層は窒素原子含有量が10原子%以上であり、かつ、前記CuAl合金で形成された前記第2の配線と接触するCuAl接触バリア層は窒素原子含有量が10原子%未満である半導体装置の製造方法。
  12. 窒素原子含有量が10原子%以上である前記少なくとも1つのバリア層のうちの1つは、前記Cu金属で形成された前記第1の配線と接触するCu接触バリア層である請求項11に記載の半導体装置。
JP2007038288A 2007-02-19 2007-02-19 半導体装置およびその製造方法 Active JP5305599B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007038288A JP5305599B2 (ja) 2007-02-19 2007-02-19 半導体装置およびその製造方法
US12/071,200 US20080197496A1 (en) 2007-02-19 2008-02-19 Semiconductor device having at least two layers of wirings stacked therein and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038288A JP5305599B2 (ja) 2007-02-19 2007-02-19 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2008205119A JP2008205119A (ja) 2008-09-04
JP2008205119A5 true JP2008205119A5 (ja) 2010-04-02
JP5305599B2 JP5305599B2 (ja) 2013-10-02

Family

ID=39705945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038288A Active JP5305599B2 (ja) 2007-02-19 2007-02-19 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20080197496A1 (ja)
JP (1) JP5305599B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404582B2 (en) * 2010-05-04 2013-03-26 International Business Machines Corporation Structure and method for manufacturing interconnect structures having self-aligned dielectric caps
JP2012043977A (ja) 2010-08-19 2012-03-01 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20140138837A1 (en) * 2012-11-20 2014-05-22 Stmicroelectronics, Inc. Sandwiched diffusion barrier and metal liner for an interconnect structure
US9293412B2 (en) * 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
KR102624631B1 (ko) * 2016-12-02 2024-01-12 삼성전자주식회사 반도체 장치
KR102634781B1 (ko) 2017-01-18 2024-02-13 삼성전자주식회사 자기 메모리 장치
KR102450580B1 (ko) * 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
JP7343407B2 (ja) * 2020-01-15 2023-09-12 株式会社アルバック 金属配線の形成方法及び金属配線構造体
JP7449790B2 (ja) 2020-06-24 2024-03-14 株式会社アルバック 金属配線の形成方法及び金属配線の構造体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
JP3643533B2 (ja) * 2000-12-27 2005-04-27 株式会社東芝 半導体装置およびその製造方法
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
JP3992588B2 (ja) * 2002-10-23 2007-10-17 東京エレクトロン株式会社 成膜方法
JP2004253781A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置およびその製造方法
US20040183202A1 (en) * 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2007042662A (ja) * 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
US7215006B2 (en) * 2005-10-07 2007-05-08 International Business Machines Corporation Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement

Similar Documents

Publication Publication Date Title
JP2008205119A5 (ja)
JP2007189061A5 (ja)
WO2006098820A3 (en) Method of forming a semiconductor device having a diffusion barrier stack and structure thereof
TWI256677B (en) Barrier material and process for Cu interconnect
TW200735275A (en) Semiconductor device and manufacturing method of semiconductor device
CN107658289A (zh) 半导体器件及其制造方法
WO2008146879A1 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
TW200731537A (en) Semiconductor device and manufacturing method thereof
CN106469677B (zh) 具有双晶界的互连结构及其形成方法
JP2010192605A5 (ja)
TW200623326A (en) Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
TW201530693A (zh) 用於製造貫通基板穿孔及前側結構之器件、系統及方法
JP2014187181A5 (ja)
WO2008105372A1 (ja) 磁気記憶装置の製造方法および磁気記憶装置
JP2011100991A5 (ja)
CN103606542A (zh) 穿透硅通孔金属互连结构及其制造方法
CN108417550A (zh) 半导体装置及其制造方法
JP2009260322A5 (ja) 半導体装置の作製方法
JP2014160798A5 (ja)
JP2009044154A5 (ja)
WO2007087155A3 (en) Systems and methods for forming additional metal routing in semiconductor devices
JP2010186877A5 (ja) 半導体装置の製造方法
JP2010103435A5 (ja)
JP2006080234A5 (ja)
JP2009164471A5 (ja)