JP2008198607A - Ｍｅｍ装置用パワーオーバーレイ構造およびｍｅｍ装置用パワーオーバーレイ構造を作製するための方法。 - Google Patents

Ｍｅｍ装置用パワーオーバーレイ構造およびｍｅｍ装置用パワーオーバーレイ構造を作製するための方法。 Download PDF

Info

Publication number
JP2008198607A
JP2008198607A JP2008030093A JP2008030093A JP2008198607A JP 2008198607 A JP2008198607 A JP 2008198607A JP 2008030093 A JP2008030093 A JP 2008030093A JP 2008030093 A JP2008030093 A JP 2008030093A JP 2008198607 A JP2008198607 A JP 2008198607A
Authority
JP
Japan
Prior art keywords
mems
layer
heat sink
conductive
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008030093A
Other languages
English (en)
Inventor
Stephen D Arthur
スティーブン・デイリー・アーサー
Ahmed Elasser
アーメッド・エレッサー
Joshua Isaac Wright
ジョシュア・アイザック・ライト
Kanakasabapathi Subramanian
カナカサバパシ・スブラマニアン
Christopher Fred Keimel
クリストファー・フレッド・ケイメル
Arun Virupaksha Gowda
アルン・ヴィルパクシャ・ゴウダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2008198607A publication Critical patent/JP2008198607A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/52—Cooling of switch parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49105—Switch making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

【課題】高い入出力電流で動作可能なＭＥＭＳスイッチおよびＭＥＭＳリレーに適用可能な相互接続手法およびパッケージング手法を提供する。
【解決手段】本発明の一実施形態によれば、１つまたは複数の接点構造（２４４、２４５、２４６）をその上に有する第１の表面を有し、自体の機能性素子と結合したＭＥＭＳ装置（２４０）と、これらの接点構造（２４４、２４５、２４６）を露出させる開口を内部に画定する第１の表面を覆う誘電体層（１００）と、前記接点構造（２４４、２４５、２４６）から誘電体層（１００）内の開口を通ってこの誘電体層の表面まで延びる導電性材料を含むパターニングされた金属化層（２５４、２５５、２５６）と、これらの金属化層（２５４、２５５、２５６）と熱連通した第１のヒートシンク（１９０）と、をさらに備えるＭＥＭＳ構造体を含む。
【選択図】図１１

Description

本発明の実施例は、一般にＭＥＭＳ（微小電気機械システム）に関し、より詳細には大電流容量のＭＥＭＳ装置に関する。
バイポーラの接合トランジスタ（ＢＪＴ）および金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などの半導体デバイスは、ほぼ非導電（「オフ」、「開放」、または非導電性の）状態、およびほぼ導電（「オン」、「閉鎖」、または導電性の）状態に制御可能である。制御信号に応答してこれらの装置は、ソースからの負荷との接続および非接続を切換えるスイッチとして作動可能である。しかし、最先端技術のトランジスタスイッチは、オフ状態の電流漏洩とソースにより供給された電力を消費するオン状態の抵抗とによって理想的なスイッチ特性を示さない。
ＭＥＭＳ（微小電気機械システム）装置は、基板材料上に形成された機械的構成部品などの一体化微小装置を含む。ＭＥＭＳ装置は大きさがナノメートルからミリメートルまで変動し、かつ、ミクロ規模で感知し、制御し、切換わり、動作することができる。アレイとして構成された複数のＭＥＭＳ装置はマクロ規模の効果を生成することができる。ＭＥＭＳ装置を用いることによって、従来の機械システムと比較して、機械的／電気的なシステムの大きさと重量とを低減させる。電子部品を、集積回路処理技法を用いて機械的なＭＥＭＳ装置と同じシリコンチップ上に形成してよい。
機械的なスイッチの動作を模倣するＭＥＭＳスイッチは、ある用途の半導体スイッチにわたって所望される。動作部品を持たない半導体スイッチと異なり、ＭＥＭＳスイッチは、制御信号に応答して、アクチュエータの移動によってスイッチ接点に接続する回路を物理的に開閉する。アクチュエータの操作によって接点間にエアギャップが生成されるので、ＭＥＭＳスイッチは開放状態で高い絶縁（高インピーダンス）とほぼゼロの漏洩電流をもたらす。閉鎖状態での挿入損失は半導体スイッチで経験したものよりも少ない。ＭＥＭＳスイッチはまた、電力および信号周波数の関数として半導体スイッチよりも直線的な電流応答を示す。
ＭＥＭＳ装置の製造には、集積回路の製造に用いられる段階に類似した処理段階が採用される。特に、ＭＥＭＳ微細構造の形成には、シリコンウエハ表面などの基板表面上に薄膜を堆積しパターニングする段階が含まれる。（マイクロメートルまたはそれ未満のオーダの厚さで塗布され）層またはサブ層として形成された一般的な薄膜材料には、限定されないが、二酸化ケイ素、窒化ケイ素、多結晶シリコン、アモルファスシリコン、金属、合金、炭素、およびケイ素化合物が含まれる。
大きな入出力電流用途で動作可能なＭＥＭＳスイッチおよびＭＥＭＳリレーは、ワイアボンディング、デュアルインライン高性能パッケージ、およびフリップチップなどの従来の半導体装置の相互接続手法およびパッケージング手法には難題である。高電流／高電流のＭＥＭＳスイッチの入力端子および出力端子はどちらも、電流およびそれにより生成される熱に耐えるように製造すべきである。従来の集積回路ワイヤボンドは、これらの高電流をうまく運ぶことができない。フリップチップ構成でのＭＥＭＳ装置で利用されるウエハ貫通ビアも、あるＭＥＭＳスイッチ用途の高電力要件を必ずしも満足しない。
ＭＥＭＳパッケージにはまた、熱生成部位からこの熱を装置から除去することができる外部表面まで低抵抗熱伝導経路を設けるべきである。定常状態の熱源と過度的な熱源の両方を考慮すべきである。熱の除去が適切でないと、スイッチ素子の微小溶融、スイッチ接点の短絡、およびスイッチ素子の蒸発が生じ得、その結果、永久的な開放回路が生成され得る。
図１Ａおよび１Ｂに、ドレイン１２とゲート１４とビーム（カンチレバー）１８に接続されたソース１６とを備える従来のＭＥＭＳスイッチ１０を示す。ゲート１４とソース１６との間に電圧を印加することによって、ゲート１４とビーム１８との間に静電気力が生じ、その結果、ビーム１８が変形してドレイン１２に接触してソース／ドレイン経路を閉じる。典型的なＭＥＭＳスイッチの大きさは約１００ミクロン×約１００ミクロンである。ミクロンスケール寸法のスイッチを考えると、スイッチ素子を通る１０ｍＡの典型的な電流の電流密度が１Ｅ８Ａ／ｍ２の大きさになり得る。というのは、有効接触面積が約１０ミクロン×約１０ミクロン（全接触面積の約１０％）であるからである。高電流用途に用いるとき、各スイッチング素子には約１００ｍＡ〜１Ａの範囲の電流を運ぶことが求められることがあり、その結果、約１Ｅ９Ａ／ｍ２〜１Ｅ１０Ａ／ｍ２の電流密度が得られる。ある一般的なスイッチでは、有効接触面積は、約１ミクロン×１ミクロンであり、その結果、１０ｍＡの電流に対して約１Ｅ１０Ａ／ｍ２の電流密度が得られる。
ＭＥＭＳスイッチ１０の熱誘導された故障モードには、固着力と摩擦力、微小溶着、およびビーム蒸発が含まれる。静電気力とファンデルワールス力によって、ドレイン１２とビーム１８の間に永久的な接着が生じ、その結果、スイッチを永久的に閉じた位置に留めることがある。微小溶着故障では、ドレイン１２とビーム１８との間のギャップを横切る高電界強度によって空気ギャップが破壊される。生じる放電によって接点が永久的に融着される。ドレイン１２とビーム１８との間の微小溶着は、閉じたスイッチ素子中を大電流が流れるときにも生じ得る。高電流では、導電素子のエレクトロマイグレーションもスイッチの信頼性を低下させ得る。これらの故障モードの１つまたは複数によるスイッチ故障の生じ易さはスイッチングされる電流が増大するにつれて大きくなる。
従来技術によれば、図１Ａおよび１ＢのＭＥＭＳスイッチ１０は、構造要素からボンドパッド層へ電流（および熱）を運ぶ従来の導電ビアを有する半導体基板中に形成される。ワイアボンドパッケージング工程では、パッケージングの次のレベル、一般に印刷回路板で、ボンドワイアによって各ボンドパッドが対応するパッドまたは導電素子に接続される。フリップチップパッケージング工程では、ハンダバンプはＭＥＭＳ装置本体上のボンドパッドに貼付けられ、これらのバンプはハンダリフロー法を用いて印刷回路板上の対応するパッドに取付けられる。
不都合なことに、ボンドワイアによって望まないインダクタンスがＭＥＭＳスイッチ回路に加えられる。さらに、ワイアボンド方式とフリップチップ方式のどちらも、高電流用途、特に高過渡電流負荷用途で動作される際、ＭＥＭＳスイッチから実質的な熱を除去できず、またはスイッチ電流を運ぶことができない。
本発明の一実施例には、自体の機能素子に結合した１つまたは複数の接点構造をその上に有した第１の表面を有するＭＥＭＳ装置と、この接点構造がそれによって露出される開口を内部に画定するこの第１の表面の上にある誘電体層と、接点構造から誘電体層中の開口を通って誘電体層の表面上に延びる導電材料を含むパターニングされた金属化層と、この金属化層と熱連通している第１のヒートシンクとをさらに備えるＭＥＭＳ構造体が含まれる。
本発明の別の実施例には、ＭＥＭＳ構造体を形成する方法であって、対向する第１および第２の表面を有する基板を提供する段階と、この基板の第１の表面上に接着層を形成する段階と、これらの基板と接着層とを通る開口を形成する段階と、この接着層にＭＥＭＳ装置を貼り付ける段階であって、このＭＥＭＳ装置の第１表面上の各接点構造が開口のうちの１つに整列する段階と、第２の表面上と開口内に導電材料を形成する段階であって、この導電材料がさらに接点構造と電気接触している段階と、この導電材料と熱連通している第１のヒートシンクを提供する段階とをさらに含む方法が含まれる。
本発明の諸実施例は、以下の本発明の実施形態の詳細な説明を図に関連付けて読めば、より容易に理解でき、その利点と用途がより容易に明らかになる。
一般慣行に従って、説明された様々な特徴は実寸に比例して描かれておらず、本発明の実施形態に関連する特異的な特徴を強調するために描かれている。同一参照記号は図および文章全体にわたって同一要素を指す。
本発明の実施形態によるＭＥＭＳ装置およびＭＥＭＳ装置の作製に関係する方法を詳細に説明する前に、これらの実施形態が要素と工程段階との新規で非自明な組合せであることを観るべきである。当業者にとって容易に明らかになる開示を細部にわたって不透明にしないように、あるいくつかの従来の要素と段階を概略で提示し、一方、図面と明細書で、本発明の実施形態の理解に関連する他の要素と段階をより詳細に説明する。示した工程段階は、単なる例示であり、当業者なら以下に示したある独立した段階を組み合わせ、ある段階を個々のサブ段階に分離して個々の工程変更に対応することができることを認識すべきである。
以下の実施形態は、本発明の構造体または方法につき制限を設けるように意図されてはおらず例示的な構成を提示することのみが意図されている。これらの実施形態は強制的というよりは許容的なものであり、網羅的というよりは例示的なものである。
モータスタータまたは回路遮断器などの、あるＭＥＭＳスイッチの用途では、ＭＥＭＳスイッチ素子およびこれらのスイッチ素子を外部装置で接続する相互接続システムが高い電流容量を有し、スイッチ素子を通って流れる電流により生成される熱をうまく処理（除去または消散）することが望まれる。さらに、この相互接続構造が比較的低いインダクタンスと電気ノイズを示してスイッチ動作の劣化を回避することが望まれる。従来、集積回路技術で使用されている標準的な配線システムおよびパッケージなどへ接続可能なことも望ましい特徴である。ＭＥＭＳスイッチおよびそれが動作するシステムの低コストと信頼性の高い動作も所望のＭＥＭＳスイッチの属性である。
一般にＭＥＭＳ装置に適用されるとき、本発明の実施形態のパワーオーバーレイ（ＰＯＬ）パッケージングおよび相互接続システムはこれらの要件を満足する。というのは、このシステムは、特に過渡的な電流スパイクの際に、ワイアボンディング相互接続およびフリップチップ相互接続技法などの従来技術の相互接続システムより高い電流容量でより良い熱的性能を提供するからである。これらの相互接続構造は、比較的低いインダクタンスと比較的低いエレクトロマイグレーションの傾向も示す。本発明の実施形態のこれらのＰＯＬパッケージングおよび相互接続システムは、ワイアボンドのインダクタンスより係数が約１／１０と低いインダクタンスを提供する。パワーオーバーレイ技法はまた、電子部品とＭＥＭＳ装置を相互接続を簡便かつ信頼性よく一体化する。ＭＥＭＳスイッチに適用されるとき、本発明の実施形態のパワーオーバーレイ技法は、スイッチ部品に所望の高い通電容量を提供する。
ＰＯＬ技法によれば、ＭＥＭＳ装置が、たとえばポリイミド膜（たとえばカプトン）を含む誘電体基板上に配設される。ＭＥＭＳ装置導体パッドに整列した開口が基板内に形成される。この基板の開口内に（たとえば、電気メッキにより）銅（または他の導電材料）を堆積することによって、装置の接点と電気的に導通した導電性ビアが形成される。本発明の相互接続技法によって面倒なハンダ接続またはワイアボンドが回避される。ポリイミドなどの可撓性の誘電体基板材料を使用することによって、順応性のあるパッケージングシステムおよび技術が提供され、この技術ではＭＥＭＳ装置が容易に一体化され、ＭＥＭＳ装置に使用できる他の電子装置およびシステムを収容する。複数の個々のＭＥＭＳ装置を含むＭＥＭＳアレイもこれらの技法によって作製することができる。
導電性の（たとえば、銅の）ビアはＭＥＭＳ装置の内部からの熱の流れの主な経路である。熱は、ＭＥＭＳ装置（パッケージ）内の発熱要素から導電性ビアを通って高い熱伝導率を有する外部ヒートシンク（銅、アルミニウム、または複合材料などの）まで流れる。すなわち、パッケージング／相互接続装置を介して、高電流をＭＥＭＳ装置（たとえば、ＭＥＭＳスイッチ）に供給しかつこのＭＥＭＳ装置から抽出することができる。このパッケージング／相互接続装置は、高い入出力電流に耐える一方でこれらの電流により生成された熱に対して適切なワット損を提供する。
ヒートシンクが導電性ビアに接触してＭＥＭＳ装置から熱を除去する実施形態では、導電性ビアとヒートシンクとの界面は熱伝導性かつ電気絶縁性でなければならない。固体−固体の界面は効率的な熱伝達には望まれないので、一般的に、ヒートシンクとＭＥＭＳデバイスからの熱伝導性の経路との間に熱的な界面材料が塗布されねばならない。この界面材料は、導電性ビアとヒートシンクとの間に必要な電気的な分離ももたらす。一実施形態では、界面材料はポリマー系、たとえば、熱伝導性だが電気絶縁性のフィラーを有するシリコーンを含む。
本発明の一実施形態によるＭＥＭＳ相互接続システムの形成は以下のように進行する。図２に示すように、ポリイミド膜１００はステンレス鋼フレームに１０４によって骨組みが形成される。この膜１００は、引き伸ばされ接着剤を用いてフレーム１０４に貼り付けられる。一実施形態では、このポリイミド膜１００は厚さ約２ミルのカプトン膜を含む。例示的なフレーム１０４は、その後の工程段階の際に膜１００を安定した平坦な構成に維持する。
ポリイミド膜１００の表面１０１は、反応性イオンエッチングを受けて次の処理段階の際のポリマー接着剤の接着を促進する。この表面１０１も磨かれて接着促進材料がその上に塗布される。膜１００とフレーム１０４と接着促進材料とを含むアセンブリは、一実施形態では、約１００℃で１５分間ベーキングされる。
ポリマー接着剤層１１０は、図３に示すように表面１０１上を覆って約１８ミクロンの厚さでスピンコーティングにより塗布される。この接着剤層は、このアセンブリを約７０℃約１５分間の加熱することにより部分的に硬化される。
図４に示すように、約１２．５ミクロンの厚さの保護膜１１４が接着剤層１１０とフレーム１０４を覆って塗布される。開口またはビア１１８が、図５に示すようにポリイミド膜１００と接着剤層１１０とを貫通して形成される。一実施形態では、保護膜が接着剤層１１０の露出表面上に除去された材料が再堆積するのを防ぎつつレーザアブレーション法によって開口１１８が形成される。
保護膜１１４は除去され（公知の機械的な方法によって）、図６に示すように、ポリマー接着剤層１１０上にダイ１２０が配設され、ダイ１２１は接着剤層１１０上に載置する工程で図示されている。これらのダイ１２０、１２１は、自動採取／載置法などの公知の方法によって自動的に載置することができる。膜１００とフレーム１０４と接着剤層１１０との組合せは、キャリアと呼ばれる。
ダイ１２０、１２１は、それらの１つまたは複数の外部表面上に導体パッド（例示的な導体パッド１２２が図示されている）をさらに含む。これらの導体パッドは各ダイ１２０、１２１内の機能部品と電気的に導通している。したがって、載置工程の際、これらの導体パッドは、後で他の装置と電気接続するためにビア開口１１８と整列される。
このキャリアは、窒素雰囲気中、約５０℃で約１２時間ベーキングされ、その後、約１９０℃で約７０ｐｓｉの加圧ベーキングが続く。これらの工程によって接着剤層１１０が熱硬化されてダイ１２０、１２１をその上に確実に永久的に接着される。
次いで、このアセンブリは磨かれ反応性イオンエッチングされ（その後に形成される相互接続構造の接着を促進するために）、その後窒素雰囲気中、約２００℃で約２時間硬化される。
図７に示すように、キャリアはひっくり返されて反応性イオンエッチデスート工程と接着促進工程にかけられる。このキャリアはさらに磨かれて真空ベーキングされる。
図８に示すように、金属化層１７０は、開口１１８内に導電性ビア１７２を含むポリイミド膜１００を覆って形成される。金属化層が銅を含む一実施形態では、層１７０を形成する前に、好ましくは、厚さ約１０００Åのチタンバリア層、その後厚さ約３０００Åの銅シード層をビア開口１１８内にスパッタする。このバリア層とシード層は参照記号１７１で識別する。銅が開口１１８内に電気メッキされ、ポリイミド膜１００を覆って金属化層１７０とダイ１２０、１２１上の導体パッドに接続した導電ビア１７２とを形成する。
他の実施形態では、異なる金属化技法を採用して金属化層１７０と導電ビア１７２とを形成することができる。
この金属化層１７０をパターニングして、ダイ導体パッドをＭＥＭＳ装置で動作可能なシステムまたはサブシステム中の部品に電気的に接続するための所望の相互接続構造を形成する。層１７０をパターニングする公知の技法には、フォトレジスト層を塗布／現像してマスクを形成しその後、サブトラクティブエッチング法によって層１７０のマスクを通して露光された部分を除去することが含まれる。
図９に導電性構造１７４〜１７９ならびにそれらの上を覆うフォトレジストマスク構造１８０〜１８５を含む金属パターニング工程の結果を示す。
図１０に示すように、フォトレジストマスク構造１８０〜１８５は除去されている。一般的に、露出した導電面は約１．３ミクロンの厚さまで無電解ニッケルで金属化され、その後、約１５００Åの厚さまで無電解で金が付着されて、ヒートシンクまたは他の装置の相互接続部にハンダ付けするのに適した表面が形成される。この技術分野で公知のように、ハンダマスク（図示せず）を導電性構造１７４〜１７９の露出表面に貼り付けてしてそれらのハンダ可能領域を画定し、かつこれらの導電性構造１７４〜１７９を酸化から守ることができる。
図１１に示すように、ダイ１２０、１２１およびそれらの接続構造がキャリアから単一にされて作製工程が完了する。
ダイ１２０、１２１の電気伝導性の経路、すなわち、導電性ビア１７２および導電性構造１７４〜１７９は、導電性経路がより短いことおよび導電性ループの欠如により、従来技術のワイアボンドよりインダクタンスが低い。
いまや理解できるように、本発明の実施形態のＰＯＬパッケージングおよび相互接続システムは２つの熱経路を備える。ヒートシンク１８５、１８７が、ダイのそれぞれの表面１２４、１２５（図１１参照）上に配設されてダイ１２０、１２１から熱を除去する。一実施形態では、熱的な界面材料１８９がこれらの表面１２４、１２５とそれぞれのヒートシンク１８５と１８７との間に配設される。別の実施形態では、単一のヒートシンクを２つのヒートシンク１８５、１８７と置き換える。
一実施形態では、ヒートシンク１９０と熱的界面材料１９２とは熱経路を提供して相互接続構造１７４〜１７９から熱を除去し、この熱経路は相互接続構造の対向表面（すなわち、導電性構造１７４〜１７９の表面）に１つに取付けることもできる。熱的な界面材料１９２は、装置の表面上の不均一性（たとえば、導電性構造１７４〜１７９間の領域）に順応し易い。
従来技術のワイボンディングの手法は、導体パッド表面上にヒートシンクを容易に収容することができない。というのは、ボンドワイアの脆弱なことによってシンクと干渉し、ヒートシンクと装置表面との密接な熱結合が妨げられたからである。また、ワイアボンディングされた装置の反対面は、一般に、比較的低い熱伝導率の基板に取付けられる。すなわち、従来技術のワイアボンディングされた装置は、熱を装置から除去するための有効な熱経路を１つしか有さない。本発明の実施形態の装置は、主要面の両面上に熱が流れ出す経路を提供し、それによって、従来技術のワイボンディングの手法よりも優れた熱管理が提供される。
ダイ１２０、１２１の装置内の電流には定常状態成分と過渡的成分の両方があることが知られている。この過渡的成分は、約５０ミリ秒から１０秒の時間、定常状態成分の６〜１２倍の大きさになり得る。装置の損傷を防ぐためには、かなりの量の過渡的な熱を速やかにかつ効率的に除去しなければならない。このシナリオでは、本発明の実施形態のＰＯＬ手法は、従来技術の手法のワイアボンドとフリップチップに勝る重要な利点を提供する。というのは、ＰＯＬ装置の２つの熱経路によってより速やかな熱の除去がもたらされるからである。
図１２にＭＥＭＳ装置２４０（さらにＭＥＭＳアレイ、すなわち、共通の基板上に形成された、複数の個々のＭＥＭＳ成分またはＭＥＭＳ素子と電子部品との組合せ、を備える）を示す。基板上の接点２４４、２４５、２４６は、ＭＥＭＳ装置２４０の電気的な素子にそれぞれ結合している。各接点２４４、２４５、２４６は、上記で説明したように形成されたそれぞれの導電性ビア２５７、２５８、２５９を介して関連する相互接続構造２５４、２５５、２５６と電気的に連続している。これらの相互接続構造２５４、２５５、２５６は、ＭＥＭＳ装置２４０をその接点２４４、２４５、２４６を介して、同じ集積回路上の装置、ＭＥＭＳ装置２４０としてのダイ、またはＭＥＭＳ装置を動作させるサブシステムおよびシステムを含む他の装置に接続する。
ＭＥＭＳ装置２４０、その接点２４４、２４５、２４６、導電性ビア２５７、２５８、２５９の素子内、および相互接続構造２５４、２５５、２５６内の電流による抵抗損失によって熱が生成される。機械的な動き（ＭＥＭＳ装置２４０がスイッチを備える実施形態でのＭＥＭＳスイッチアームの開閉など）によっても熱が生成される。
ＭＥＭＳ装置２４０を囲むキャップ２４８は、中間の熱的／機械的接続材料層２６２を介してヒートシンク２６０に熱連通している表面２５０を有する。ＭＥＭＳ装置２４０から第１の熱経路を介してキャップ２４８に表面２５０に接したヒートシンク２６０まで熱が撤去される。
図１２のようにパッケージングされ組み立てられたとき、電気伝導性で熱伝導性の接点２４４、２４５、２４６から導電性ビア２５７、２５８、２５９を介してそれぞれの相互接続構造２５４、２５５、２５６にも熱が流れる。ヒートシンク１９０は導電性ビア２５７〜２５９から構造２５４〜２５６まで熱を撤去させる。
図６〜図１１のダイ１２０、１２１のそれぞれと図１２のＭＥＭＳ装置２４０は、ＭＥＭＳスイッチ、同一基板上に製作された電子部品連動して動作可能なＭＥＭＳ機械構造、またはＭＥＭＳアレイの形でのＭＥＭＳ装置の組み合わせを含んでよい。例示的なＭＥＭＳスイッチ２９９は以下に説明するように製作される。
シリコン基板３００（図１３参照）が提供され、基板貫通相互接続（たとえば、導電性ビア）３０４、３０８が公知の技法に従って形成される。
図１４に示すように、ＳｉＮｘ絶縁層３１２が基板３００の表面３０１を覆って堆積され、続いて、この絶縁層３１２を覆って導電層が堆積される。適切にパターニングされたマスク（図示せず）を用いて、図１５に示すように、導電層がパターニングされてドレイン構造３２０とゲート構造３２４とソース構造３２６とを形成する。一実施形態では、パターニングされた導電層は、クロミウムを含む下側のサブ層と金を含む上側のサブ層とを含む。ドレイン構造３２０の一部は導電性ビア３０４を覆いそれと導通し、ソース構造３２６の一部は導電性ビア３０８を覆いそれと導通する。ゲート構造３２４は、図１５の断面以外の面内の導電性ビアまたは他の相互接続構造に接続される。
二酸化ケイ素サブ層およびＳｉＮｘサブ層を含む材料層が形成され、パターニングされて、図１６に示すようなゲート構造３２４を覆うＳｉＯ２／ＳｉＮｘ構造３３０が生成される。
図１７に描写されるように、ソース構造３２６の高さを上昇させてスイッチの接触力を増大させ、以下に形成されるようなビームがソース構造３２６に接触する前にゲート構造３２４に接触するのを防ぐ。これは、ソース構造３２６の上面上に、この導電性材料の他の構造上への所望されない堆積を防ぐパターニングされた層を介して追加の導電性材料３３４を堆積することによって達成できる。
図１８に示すように、比較的厚い導電性の層３４０が導電性材料３３４を覆って堆積される。
二酸化ケイ素層３５０が堆積（好ましくは、プラズマ促進ＣＶＤ法によって）され、その結果得られる構造を図１９に示す。
適切にパターニングされたマスク（図示せず）を用いて、二酸化ケイ素層３５０の一領域をエッチングして接点バンプ開口３５４を形成する。図２０を参照されたい。適切にパターニングされたマスク（図示せず）を用いて、この層３５０を再度エッチングしてビームアンカー用の開口３５８を形成する。図２１参照。
次いで、図２２に示すように導電性構造３６２を二酸化ケイ素層３５０の上に形成する（たとえば、メッキ工程によって）。
開放エッチング法によって二酸化ケイ素層３５０が除去され、その結果、図２３に示すような最終構造が得られる。
スイッチ２９９の製作は、構造的な特徴をキャップ３６６内に閉じ込めることによって完了する。このキャップはガラス封止、ハンダ付け等を含む公知の方法によって形成することができる。図２４を参照されたい。このスイッチ２９９は、図１２に示した例示的な独創的技法および構造によるパッケージングに適している。
ＭＥＭＳスイッチ４０２〜４０７のＭＥＭＳアレイ４００を図２５に示す。直列に接続されたＭＥＭＳスイッチ４０２〜４０４はコントローラ４１２によって同時に制御されて閉じた状態になる。同様に、直列に接続されたＭＥＭＳスイッチ４０５〜４０７はコントローラ４１３によって同時に制御されて閉じた状態になる。図示されているように２つのスイッチ群を平行に構成することによって、入力電流の半分が各直列に接続されたスイッチ群を介して分岐される。スイッチ群はこれらの電流を結合して端子４２０で電流を生成し出力する。これらの直列のスイッチ群には、破壊電圧などの、用途の他の動作パラメータを満足することにも必要とされてよい。
個々のスイッチ４０２〜４０７のそれぞれは、図２４のキャップ３６６などのキャップ内に囲んでもよい。あるいは、これらの複数のスイッチ４０２〜４０７は、単一のキャップ内に囲んでもよい。どちらの場合も、このアレイ４００は図１２に示されているポリマー層１００とヒートシンク２６０とヒートシンク１９０と接点構造および相互接続構造とを備える。これらのスイッチ４０２〜４０７の全てに単一のヒートシンク１９０を用いることができ、または、スイッチ４０２〜４０７のそれぞれに１つのヒートシンク１９０を用いることもできる。一般に、前者の配置が好ましい。
本明細書で説明した製作段階および形成された構造は、一般に、ＡＳＩＣ（特定用途向け集積回路）装置などの半導体装置と同じ基板上に製作されたＭＥＭＳ装置にも適用可能である。これらのＭＥＭＳ装置とＡＳＩＣ装置とは、たとえば、堆積、マスキングおよびパターニングなどと同じ工程段階の際に接続される。
しかし、半導体装置が、このＭＥＭＳ装置およびその導電性かつ熱伝導性の経路を形成するのに用いられる処理段階に適合しない構成部品（ある受動部品などの）を含む用途では、これらのＭＥＭＳ装置と半導体装置とを別の基板上に形成するのが好ましいことがある。あるいは、適合しない受動装置によりもたらされる問題を解決するために、図１２の導電性構造２５４〜２５６の上面上に導体パッドを形成して、すなわち、このＭＥＭＳ装置およびその伝導性構造を形成してから、これらの受動装置を導体パッドに取付け（ハンダ付け）てもよい。これらの受動装置で、あるいくつかの性能上の利点がＭＥＭＳ装置の近傍で実現されることがある。
現在、微小電気機械システム（ＭＥＭＳ）は一般に、たとえば多くの多様な素子を微細加工技術によって共通の基板上に一体化することができるミクロン規模の構造体である。これらの構造体はたとえば、機械的素子、電気機械的素子、センサ、アクチュエータ、および電子機器である。しかし、現在ＭＥＭＳ装置で利用できる多くの技法および構造は、数年中には、ナノテクノロジーに基づく装置、たとえば、大きさで１００ナノメートル未満の構造体を介して利用可能になると考えられている。したがって、この書類全体にわたって説明された例示的な実施形態がＭＥＭＳに基づく装置について述べていても、本発明の実施形態の独創的な態様は幅広く解釈すべきであり、ミクロンサイズの装置に限定すべきではないと考える。
ここに記載された説明によって、最適の形態を含む例を用いて本発明の実施形態が開示されており、また、当業者なら誰でも本発明の実施形態を実施でき使用できる。本発明の実施形態の特許性のある範囲は、請求項によって規定されており、また、当業者が思いつく他の例も含むことができる。このような他の例は、請求項の文字言語と異ならない構造要素を有していれば、または、請求項の文字言語から実体のない差しかない等価な構造要素を有していれば、請求項の範疇内であることが意味される。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
従来技術のＭＥＭＳスイッチの側面図である。 従来技術のＭＥＭＳスイッチの上面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体用の大電流を運び高いヒートシンク特性を有するパッケージを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体の断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳ構造体の断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳスイッチを形成するための一処理段階の結果を示す、共通の面に沿って見た断面図である。 本発明の一実施形態によるＭＥＭＳアレイを模式的に示す図である。
符号の説明
１０ ＭＥＭＳスイッチ
１２ ドレイン
１４ ゲート
１６ ソース
１８ ビーム（カンチレバー）
１００ ポリイミドフィルム
１０４ フレーム
１０１ 表面
１１０ 接着剤層
１１４ 保護膜
１１８ 開口
１２０ ダイ
１２１ ダイ
１２４ 表面
１２５ 表面
１７０ 金属化層
１７１ バリアおよびシード層
１７２ 導電性ビア
１７４〜１７９ 導電性構造
１８０〜１８５ マスク構造
１８５ ヒートシンク
１８７ ヒートシンク
１８９ 熱的な界面材料
１９０ ヒートシンク
１９２ 熱的な界面材料
２４０ ＭＥＭＳ装置
２４４〜２４６ 接点
２４８ キャップ
２５０ 表面
２５４〜２５６ 相互接続構造
２５７〜２５９ 導電性ビア
２６０ ヒートシンク
２６２ 材料層
２９９ ＭＥＭＳスイッチ
３００ シリコン基板
３０１ 表面
３０４、３０８ 導電性ビア
３１２ 絶縁層
３２０ ドレイン構造
３２４ ゲート構造
３２６ ソース構造
３３０ ＳｉＯ２／ＳｉＮｘ構造
３３４ 導電性材料
３４０ 導電層
３５０ 二酸化ケイ素層
３５４ 接点バンプ開口
３５８ 開口
３６２ 導電構造
３６６ キャップ
４００ ＭＥＭＳアレイ
４０２〜４０７ スイッチ
４１２ コントローラ

Claims (10)

  1. ＭＥＭＳ構造体であって、
    １つまたは複数の接点構造をその上に有する第１の表面を有し、自体の機能性素子に接続したＭＥＭＳ装置（１２０／１２１）と、
    前記接点構造を露出させる開口（１１８）を内部に画定する前記第１の表面を覆う誘電体層（１００）と、
    前記誘電体層（１００）中の前記開口（１１８）を介して前記接点構造から前記誘電体層（１００）の表面上まで延びる導電性材料を含むパターニングされた金属化層（１７０）と、
    前記金属化層（１７０）と熱連通した第１のヒートシンク（１９０）と、
    を備えるＭＥＭＳ構造体。
  2. 前記第１の表面に対向し、第２のヒートシンク（１８５／１８７）に熱連通するＭＥＭＳ装置の第２の表面をさらに備える、請求項１記載のＭＥＭＳ構造体。
  3. 前記ＭＥＭＳ装置がＭＥＭＳスイッチ（２９９）を備え、前記１つまたは複数の接点構造が、前記ＭＥＭＳスイッチ（２９９）を開放状態または閉鎖状態に制御するためのドレイン（１２）とゲート（１４）とおよびソース（１６）接点とを備える、請求項１記載のＭＥＭＳ構造体。
  4. 前記誘電体層（１００）がポリイミド層を含む、請求項１記載のＭＥＭＳ構造体。
  5. 前記金属化層（１７０）と前記第１のヒートシンク（１９０）との間に配設された熱的な界面材料（１９２）をさらに含む、請求項１記載のＭＥＭＳ構造体。
  6. ＭＥＭＳ構造体であって、
    １つまたは複数の接点構造（２４４／２４５／２４６）をその上に有する第１の表面を有し、自体のＭＥＭＳ素子に接続したＭＥＭＳ装置（２４０）と、
    前記１つまたは複数の接点構造（２４４／２４５／２４６）を露出させて前記ＭＥＭＳ素子を囲むキャップ（２４８）と、
    前記接点構造を露出させる開口（１１８）を内部に画定する前記第１の表面を覆う誘電体層（１００）と、
    前記誘電体層（１００）中の前記開口（１１８）を介して前記接点構造（２４４／２４５／２４６）から前記誘電体層（１００）の表面上まで延びる導電性材料（１７４〜１７９）を含む金属化層（１７０）と、
    前記キャップ（２４８）と熱連通した第１のヒートシンク（２６０）と、
    を備えるＭＥＭＳ構造体。
  7. 前記金属化層と熱連通した第２のヒートシンク（１９０）をさらに含む、請求項６記載のＭＥＭＳ構造体。
  8. 前記ＭＥＭＳ装置が共通の基板上に形成された複数のＭＥＭＳ装置（４００）を備える、請求項６記載のＭＥＭＳ構造体。
  9. 前記誘電体層（１００）がポリイミド層を含む、請求項６記載のＭＥＭＳ構造体。
  10. ＭＥＭＳ構造体を形成する方法であって、
    対向する第１（３０１）と第２の表面を有する基板（３００）を提供する段階と、
    前記基板（３００）の前記第１の表面（３０１）上に接着剤層（１１０）を形成する段階と、
    前記基板（３００）と前記接着剤層（１１０）を貫通して開口（１１８）を形成する段階と、
    前記接着剤層（１１０）にＭＥＭＳ装置（２４０）を取付ける段階であって、前記接着剤層（１１０）内には、前記ＭＥＭＳ装置（２４０）の第１の表面（３０１）上の各接点構造（２４４〜２４６）が前記開口（１１８）のうちの１つに整列している段階と、
    前記第２の表面上および前記開口（１１８）内に、さらに接点構造（２４４〜２４６）と電気的に連通した導電性材料（１７４〜１７９）を形成する段階と、
    前記導電性材料（１７４〜１７９）と熱連通した第１のヒートシンク（１９０）を提供する段階と、
    を含む方法。
JP2008030093A 2007-02-13 2008-02-12 Ｍｅｍ装置用パワーオーバーレイ構造およびｍｅｍ装置用パワーオーバーレイ構造を作製するための方法。 Withdrawn JP2008198607A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/674,189 US20080190748A1 (en) 2007-02-13 2007-02-13 Power overlay structure for mems devices and method for making power overlay structure for mems devices

Publications (1)

Publication Number Publication Date
JP2008198607A true JP2008198607A (ja) 2008-08-28

Family

ID=39384168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030093A Withdrawn JP2008198607A (ja) 2007-02-13 2008-02-12 Ｍｅｍ装置用パワーオーバーレイ構造およびｍｅｍ装置用パワーオーバーレイ構造を作製するための方法。

Country Status (6)

Country Link
US (1) US20080190748A1 (ja)
EP (1) EP1959472A3 (ja)
JP (1) JP2008198607A (ja)
KR (1) KR20080075791A (ja)
CN (1) CN101244800A (ja)
MX (1) MX2008001618A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040385A (ja) * 2009-08-14 2011-02-24 General Electric Co <Ge> スイッチ構造
JP2012509197A (ja) * 2008-11-21 2012-04-19 ニヴァロ−エフエーアール エス．エー． 微小機械構成部品の製造方法
KR20160076992A (ko) * 2014-12-23 2016-07-01 제네럴 일렉트릭 컴퍼니 미리 정해진 비아 패턴을 갖는 전자 패키지와 그 제조 및 사용 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742558B2 (en) * 2008-05-21 2014-06-03 General Electric Company Component protection for advanced packaging applications
US8358000B2 (en) * 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
CN102198925B (zh) * 2010-03-25 2015-03-04 张家港丽恒光微电子科技有限公司 Mems器件及其形成方法
US8114712B1 (en) 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8497558B2 (en) * 2011-07-14 2013-07-30 Infineon Technologies Ag System and method for wafer level packaging
KR102005808B1 (ko) * 2011-09-02 2019-07-31 카벤디시 키네틱스, 인크. Ｍｅｍｓ 장치용으로 병합된 레그 및 반가요성 고정장치
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US10083811B2 (en) 2015-10-22 2018-09-25 General Electric Company Auxiliary circuit for micro-electromechanical system relay circuit
US10068733B2 (en) 2015-10-22 2018-09-04 General Electric Company Micro-electromechanical system relay circuit
CN109216292B (zh) 2017-06-29 2020-11-03 晟碟信息科技（上海）有限公司 包含降低针脚电容的控制开关的半导体装置
JP6573415B1 (ja) * 2018-11-15 2019-09-11 有限会社アイピーシステムズ ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
WO2020239930A1 (de) * 2019-05-28 2020-12-03 B&R Industrial Automation GmbH Transporteinrichtung
US12055927B2 (en) 2021-02-26 2024-08-06 Honeywell International Inc. Thermal metamaterial for low power MEMS thermal control

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6645145B1 (en) * 1998-11-19 2003-11-11 Siemens Medical Solutions Usa, Inc. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6600364B1 (en) * 1999-01-05 2003-07-29 Intel Corporation Active interposer technology for high performance CMOS packaging application
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) * 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6238954B1 (en) * 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US7045466B2 (en) * 2002-06-27 2006-05-16 Cornell Research Foundation, Inc. Three dimensional high aspect ratio micromachining
US6909346B1 (en) * 2003-04-18 2005-06-21 Lockheed Martin Corporation Switching arrangement using HDI interconnects and MEMS switches
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
US8587106B2 (en) * 2006-06-09 2013-11-19 Massachusetts Institute Of Technology Wide band and radio frequency waveguide and hybrid integration in a silicon package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509197A (ja) * 2008-11-21 2012-04-19 ニヴァロ−エフエーアール エス．エー． 微小機械構成部品の製造方法
JP2011040385A (ja) * 2009-08-14 2011-02-24 General Electric Co <Ge> スイッチ構造
KR101766482B1 (ko) * 2009-08-14 2017-08-08 제너럴 일렉트릭 캄파니 스위치 구조물
KR20160076992A (ko) * 2014-12-23 2016-07-01 제네럴 일렉트릭 컴퍼니 미리 정해진 비아 패턴을 갖는 전자 패키지와 그 제조 및 사용 방법
KR102437890B1 (ko) * 2014-12-23 2022-08-29 제네럴 일렉트릭 컴퍼니 미리 정해진 비아 패턴을 갖는 전자 패키지와 그 제조 및 사용 방법

Also Published As

Publication number Publication date
US20080190748A1 (en) 2008-08-14
KR20080075791A (ko) 2008-08-19
CN101244800A (zh) 2008-08-20
EP1959472A3 (en) 2010-06-02
EP1959472A2 (en) 2008-08-20
MX2008001618A (es) 2009-02-24

Similar Documents

Publication Publication Date Title
JP2008198607A (ja) Ｍｅｍ装置用パワーオーバーレイ構造およびｍｅｍ装置用パワーオーバーレイ構造を作製するための方法。
JP5189491B2 (ja) ウェハ・レベル・パッケージングの方法
JP2009516346A (ja) Ｍｅｍｓ素子を有する電子デバイス
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
JP3684978B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US8264307B2 (en) Dual substrate MEMS plate switch and method of manufacture
JP4763463B2 (ja) 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法
WO2006020744A2 (en) Structure and method of forming capped chips
TWI643231B (zh) 微機電系統切換裝置和製造方法
US8912047B2 (en) Method for producing a metal layer on a substrate and device
WO2006016449A1 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
US7368324B2 (en) Method of manufacturing self-supporting contacting structures
JP3590283B2 (ja) 静電型可動接点素子の製造方法
JP2007017199A (ja) チップスケールパッケージおよびその製造方法
JP2008182014A (ja) パッケージ基板及びその製造方法
JP2006521686A (ja) 基板における電気的な構成素子から成る装置および該装置を製造する方法
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
WO2008012713A2 (en) Frame and method of manufacturing assembly
JP2022549518A (ja) 拡張ヘッドバンプボンドピラーを備える集積キャパシタ
US10840179B2 (en) Electronic devices with bond pads formed on a molybdenum layer
CN106024755A (zh) 半导体装置
JP2006210802A (ja) 半導体装置
JP2007329156A (ja) 半導体装置およびその製造方法、並びに電子部品
TWI816267B (zh) 內埋式封裝結構
CN113539853B (zh) 一种晶圆级封装方法及其封装结构

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120703

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120807