CN101244800A - 功率覆盖结构及其制作方法 - Google Patents

功率覆盖结构及其制作方法 Download PDF

Info

Publication number
CN101244800A
CN101244800A CNA2008100742078A CN200810074207A CN101244800A CN 101244800 A CN101244800 A CN 101244800A CN A2008100742078 A CNA2008100742078 A CN A2008100742078A CN 200810074207 A CN200810074207 A CN 200810074207A CN 101244800 A CN101244800 A CN 101244800A
Authority
CN
China
Prior art keywords
mems
layer
contact structures
heat sink
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100742078A
Other languages
English (en)
Inventor
S·D·阿瑟
A·埃拉塞尔
J·I·赖特
K·苏布拉马尼安
C·F·凯梅尔
A·V·高达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN101244800A publication Critical patent/CN101244800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/52—Cooling of switch parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49105—Switch making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及功率覆盖结构及其制作方法。本发明的一个实施例包括一种MEMS结构，该MEMS结构进一步包括：MEMS器件(240)，其具有其上带有一个或多个连接到MEMS器件(240)的MEMS元件的接触结构(244、245和246)的第一表面；覆盖第一表面在其中限定了开口的介电层(100)，接触结构(244、245和246)通过该开口被暴露；包含从接触结构(244、245和246)延伸通过介电层(100)中的开口并且到达介电层(100)的表面之上的导电材料(174－179)的图案化的金属化层(254、255和256)；以及与金属化层(254、255和256)热连通的第一热沉(190)。

Description

功率覆盖结构及其制作方法
技术领域
本发明的实施例通常涉及MEMS(微机电系统)，并且具体地说涉及高电流容量MEMS器件。
背景技术
半导体器件，例如双极结型晶体管(BJT)和金属氧化物半导体场效应晶体管(MOSFET)，可以被控制为基本不导电的状态(“断开”、“开路”或不导电)以及被控制为基本导电的状态(“接通”、“闭合”或导电)。响应于控制信号，这些器件可以用作使负载与电源连接和断开的开关。由于消耗由电源提供的功率的断开状态的漏电流和接通状态电阻，目前发展水平的晶体管开关并不呈现理想的开关特性。
MEMS(微机电系统)器件包括形成在衬底材料上的集成微器件，例如机械部件。尺寸从纳米到毫米范围的MEMS器件可以在微米尺度(micro scale)上传感、控制、开关以及启动。与常规机械系统相比，使用MEMS器件减小了机械和电系统的尺寸和重量。电部件可以使用集成电路加工技术形成在与机械MEMS器件相同的硅芯片上。
在特定应用中模仿机械开关的操作的MEMS开关期望优于半导体开关。不像没有移动部件的固态开关，MEMS开关通过响应于控制信号的执行器的运动在物理上断开和接通连接到开关接触点的电路。由于执行器操作在接触点之间产生空气隙，MEMS开关在断开情形下呈现高隔离(高阻抗)以及基本为零的漏电流。在接通情形下的插入损失比使用半导体开关时少。作为功率和信号频率的函数的电流响应，MEMS开关也显示得比半导体开关更线性。
MEMS器件的制作采用与集成电路的制作中所利用的工艺步骤相类似的工艺步骤。具体地说，MEMS微结构包括在衬底表面例如硅晶片表面上沉积和图案化薄膜的步骤。(具有微米或更小量级的厚度)并且被形成为层或子层的普通薄膜材料包括但不限于二氧化硅、氮化硅、多晶硅、非晶硅、金属、金属合金、碳以及硅化物。
在高输入/输出电流应用中工作的MEMS开关和继电器受到传统半导体器件互连和封装方法例如线接合(wire bonding)、双列直插高端封装、倒装芯片等的挑战。应当将高功率/高电流MEMS开关的输入和输出端制造成能承受电流和由此产生的热。常规的集成电路线接合不能成功地运送这些高电流。在倒装芯片结构中MEMS器件利用的通过晶片的通路也并不一定满足特定MEMS开关应用要求的高功率。
图1A和1B示出现有技术的MEMS开关10，该现有技术的MEMS开关10包括漏极12、栅极14以及连接到横梁(悬臂)18的源极16。在栅极14和源极16之间施加电压在栅极14和横梁18之间产生静电力，使横梁18变形为与漏极12接触以闭合源/漏路径。典型MEMS开关的尺寸是约100微米乘以约100微米。假定开关的微尺度尺寸，通过开关元件的10mA的典型电流可以产生差不多1E8A/m2的电流密度，因为有效接触面积是约10微米乘以10微米(大约是总接触面积的10％)。当在高电流应用中使用时，需要每个开关元件运送在大约100mA到1A范围内的电流，产生大约1E9A/m2到1E10A/m2的电流密度。在特定普通开关中，有效接触面积是约1微米乘以1微米，对于10mA的电流产生大约1E10A/m2的电流密度。
MEMS开关10的热诱发失效模式包括粘附和摩擦力、微焊接以及横梁蒸发。静电力和范德华力能够在漏极12和横梁18之间产生永久粘附，使开关永久保持在闭合位置。在微焊接失效中，跨越漏极12和横梁18之间的间隙的高电场强度导致空气隙被击穿。所得到的放电使接触永久熔化。当大电流流过闭合的开关元件时也可能发生漏极12和横梁18的微焊接。在高电流下，导电元件的电迁移也可能降低开关的可靠性。由于这些失效模式中的一个或多个引起的开关失效的可能性随着开关电流的增加而增加。
根据现有技术的技术，图1A和1B的MEMS开关10被形成在具有常规导电通路的半导体衬底中，该通路将电流(和热)从结构元件运送到接合焊盘层。在线接合封装工艺中，接合线将每个接合焊盘连接到相应的焊盘或在下一级封装的导电元件，通常是印刷电路板。在倒装芯片封装工艺中，焊料凸起被附着到MEMS器件本体上的接合焊盘；利用焊料回流工艺，这些凸起被附着到印刷电路板上的相应焊盘。
不利地是，接合线将不期望有的电感加入MEMS开关电路中。此外，当在高电流应用中尤其在高瞬变电流负载应用中工作时，线接合和倒装芯片方案都不能消除来自MEMS开关的大量的热或运送开关电流。
发明内容
本发明的一个实施例包括MEMS结构，该MEMS结构进一步包括：MEMS器件，该MEMS器件具有其上带有一个或多个连接到MEMS器件的功能元件的接触结构的第一表面；覆盖第一表面在其中限定开口的介电层，接触结构通过所述开口被暴露；包含从接触结构延伸通过介电层中的开口并且到达介电层的表面上的导电材料的图案化的金属化层；以及与金属化层热连通的第一热沉。
本发明的另一个实施例包括用来形成MEMS结构的方法，进一步包括：提供具有相对的第一和第二表面的衬底；在衬底的第一表面上形成粘合层；形成通过衬底和粘合层的开口；将MEMS器件附加到该粘合层上，其中在MEMS器件的第一表面上的每个接触结构与所述开口中的一个对准；在第二表面上以及所述开口中形成导电材料并且进一步与接触结构电接触；以及提供与导电材料热连通的第一热沉。
附图说明
当结合这些图阅读本发明的实施例的下列详细描述时，本发明的实施例可以更容易理解并且其优点和用途会更明显，其中：
图1A和1B是现有技术的MEMS开关的相应侧视图和顶视图。
图2-11是沿公共平面的截面图，示出用来为根据本发明的多个实施例的MEMS结构形成高载流和高散热封装的顺序加工步骤的结果。
图12是根据本发明的一个实施例的MEMS结构的截面图。
图13-24是沿公共平面的截面图，示出用来形成根据本发明的多个实施例的MEMS开关的顺序加工步骤的结果。
图25示意地示出根据本发明的一个实施例的MEMS阵列。
根据一般惯例，各个描述的特征没有按比例绘制，而是被绘制成用于强调与本发明的实施例相关的特定特征。在全部图和文字中，类似的参考标记表示类似的元件。
具体实施方式
在详细描述根据本发明的实施例的MEMS器件和与制作MEMS器件相关的方法之前，应当观察到，这些实施例属于元件和工艺步骤的新颖和非显而易见的组合。为了不模糊具有对本领域技术人员来说显而易见的细节的本公开，某些常规元件和步骤利用较少的细节来描述，而附图和说明书更详细地描述与理解本发明的实施例有关的其它元件和步骤。示出的工艺步骤仅仅是示意性的，正如本领域技术人员可看出的，在下面示出的特定独立步骤可以被组合并且特定步骤可以被分成单独的子步骤以适应个别的工艺变化。
下列实施例并不旨在限定本发明的结构或方法，而仅仅是为了提供示范性结构。这些实施例是随意的(permissive)而不是强制性的，并且是说明性的而不是穷举的。
在特定MEMS开关应用例如电动机启动器或断路器中，期望MEMS开关元件以及连接开关元件与外部器件的互连系统提供高电流容量并且成功地处理(消除或消散)由流过开关元件的电流所产生的热。进一步期望互连结构带来相对低的电感和低的电噪声以避免使开关操作退化。能够连接到标准的布线系统和封装例如按照惯例与集成电路技术一起使用的那些，也是期望的特征。MEMS开关以及它操作使用的系统的低成本和可靠的操作也是期望的MEMS开关属性。
当通常应用于MEMS器件时，本发明的实施例的功率覆盖(poweroverlay)(POL)封装和互连系统满足这些要求，因为它在较高的电流容量特别是在瞬变电流尖峰时提供比现有技术的互连系统例如线接合和倒装芯片互连技术更好的热性能。这些互连结构也呈现相对低的电感和低的电迁移趋势。本发明的实施例的POL封装和互连系统提供比线接合的电感小大约十倍的电感。功率覆盖技术也便利并且可靠地集成电子部件和MEMS器件的互连。当应用于MEMS开关时，本发明的实施例的功率覆盖技术为开关部件提供期望的高载流能力。
根据POL技术，MEMS器件被设置在包含例如聚酰亚胺膜(例如Kapton)的电介质衬底上。与MEMS器件接触焊盘对准的开口被形成在衬底中。将铜(或别的导电材料)沉积(例如通过电镀)到衬底开口内形成与器件接触电连通的导电通路。本发明的互连技术避免了麻烦的焊料结合或线接合。柔性电介质衬底材料例如聚酰亚胺的使用提供了适用的封装系统和技术，其容易与可以和MEMS器件一起使用的其它电子器件和系统集成并适应所述其它电子器件和系统。也可以根据这些技术制作包含多个单独的MEMS器件的MEMS阵列。
导电(例如铜)通路是热从MEMS器件内流出的主要路径。热从MEMS器件(封装)内的发热元件通过导电通路流到具有高热导率的外部热沉(例如铜、铝或复合材料)。因此，大电流可以通过封装/互连系统提供给MEMS器件(例如MEMS开关)以及从其中抽出，该封装/互连系统在为这些电流产生的热提供足够的功耗时忍受高输入和输出电流。
在热沉与导电通路接触以从MEMS器件去除热的实施例中，导电通路和热沉之间的界面必须是导热的和电绝缘的。因为固体-固体界面对于有效的热传递来说是不期望的，因此通常在热沉与来自MEMS器件的热传导路径之间施加热界面材料。该界面材料也可以在导电通路与热沉之间提供必要的电隔离。在一个实施例中，该界面材料包括聚合物体系，例如带有导热但是电绝缘的填充物的硅氧烷(silicone)。
根据本发明的一个实施例的MEMS互连系统的形成按下述进行。如图2中所示，聚酰亚胺膜100由不锈钢框架(frame)104构架。膜100被伸展并且利用粘合剂施加到框架104。在一个实施例中，聚酰亚胺膜100包含具有大约2密耳(mil)的厚度的Kapton膜。示范性的框架104在随后的工艺步骤过程中使膜100保持在稳定和平坦的构造。
聚酰亚胺膜100的表面101经历反应离子蚀刻以促进下一加工步骤过程中的聚合粘合剂的粘附。表面101还被洗净并且将粘附促进材料施加到其上。在一个实施例中，在大约100℃烘焙包括膜100、框架104和粘附促进材料的组件大约15分钟。
如图3中所示，通过旋涂到大约18微米的厚度施加聚合粘附层110来覆盖表面101。通过将组件加热到大约70℃使粘附层部分地固化大约15分钟。
如图4中所示，施加具有大约12.5微米的厚度的保护膜114覆盖如图4中所示的粘附层110和框架104。如图5中所示，通过聚亚胺薄膜100和粘附层110形成开口或通路118。在一个实施例中，根据激光烧蚀工艺形成开口118，同时保护膜防止被烧蚀的材料再沉积在粘附层110的暴露的表面上。
(通过已知的机械工艺)除去保护膜114，并且如图6中所示，管芯120设置在聚合粘附层110上；在放置到粘附层110上的过程中示出管芯121。根据已知的工艺例如自动拾取和放置工艺，可以自动放置管芯120和121。膜100、框架104和粘附层110的组合被称作载体。
管芯120和121在其一个或多个外部表面上进一步包括接触焊盘(示范性接触焊盘122被示出)；这些接触焊盘与每个管芯120和121内的功能部件电连通。因此，在放置工艺期间，为了稍后电连接到其它器件，接触焊盘与通路开口118对准。
载体在氮气氛中在大约50℃被烘焙大约12小时，之后是在大约190℃和70psi下进行压力烘焙(pressure bake)。这些工艺热固粘合剂110以确保管芯120和121与其的永久粘附。
然后组件被洗净并被反应离子蚀刻(以促进随后形成的互连结构的粘附)，之后在氮气氛中在大约200℃固化大约两小时。
如图7中所示，载体被翻转并且经受反应离子蚀刻去污(de-soot)工艺和粘附促进工艺。载体被进一步洗净并进行真空烘焙。
如图8中所示，金属化层170被形成为覆盖聚亚胺膜100，包括开口118中的导电通路172。在金属化层包括铜的实施例中，在形成层170之前，优选在通路开口118内溅射具有大约1000的厚度的钛阻挡层和随后的具有大约3000的厚度的铜种晶层(seed layer)；由参考标记171标识阻挡层和种晶层。铜被电镀在开口118内并且覆盖聚酰亚胺膜100以形成连接到管芯120和121上的接触焊盘的金属化层170和导电通路172。
在其它实施例中，可以采用不同的金属化技术来形成金属化层170和导电通路172。
金属化层170被图案化以形成用来将管芯接触焊盘电连接到与MEMS器件一起工作的系统或子系统中的部件的期望的互连结构。图案化层170的已知技术包括施加和显影光致抗蚀剂层以形成掩模，之后是减法蚀刻(subtractive etching)工艺以除去通过掩模暴露的层170的区域。
图9示出包括导电结构174-179以及覆盖光致抗蚀剂掩模结构180-185的金属图案化工艺的结果。
如图10中所示，光致抗蚀剂掩模结构180-185已经被去除。通常，暴露的导电表面经受利用无电镍(electroless nickel)的金属化至约1.3微米的厚度，之后是沉积无电金至约1500的厚度，形成适于焊料焊接到热沉或其它器件的互连的表面。正如现有技术中已知的，可以将焊料掩模(未示出)施加到导电结构174-179的暴露表面以限定其可焊料焊接的区域并且保护导电结构174-179不被氧化。
如图11中所示，管芯120和121以及它们的连接结构从载体单切下来(singulated)以完成制作工艺。
管芯120和121的导电路径，即导电通路172和导电结构174-179，显示出比现有技术的线接合更小的电感，因为它们的导电路径更短并且没有导电回路。
正如现在可以理解的，本发明的实施例的POL包装和互连系统包括两个热路径。热沉185和187设置在相应的表面124和125上(见图11)以除去来自管芯120和121的热。在一个实施例中，热界面材料189设置在表面124和125与相应的热沉185和187之间。在另一个实施例中，单个热沉取代了该两个热沉185和187。
在一个实施例中，热沉190和热界面材料192提供热路径以除去来自互连结构174-179的热。也可以附着到该结构的相对表面(即导电结构174-179的表面)。热界面材料192易于与器件表面(例如导电结构174-179之间的区域)上的不均匀性相符。
现有技术的线接合方法不能容易地适应导电焊盘表面上的热沉，因为易碎的接合线会妨碍该热沉并且防止热沉和器件表面之间的紧密的热耦合。并且，线接合的器件的相对表面一般被附着到具有相对低的热导率的衬底。因此现有技术的线接合的器件仅显示一个用来从器件除去热的有效热路径。本发明的实施例的器件在两个主要表面上都提供散热路径，由此提供优于现有技术的线接合方法的热管理。
众所周知的是，管芯120和121的器件中的电流都具有稳态和瞬态分量。对于在大约50毫秒和10秒之间的持续时间，瞬态分量可能是稳态分量的大约六到十二倍。相当大的瞬态热必须快速和有效地从器件除去以防止损坏器件。在该情形下，本发明的实施例的POL方法提供优于线接合和倒装芯片的现有技术方法的显著优点，因为POL器件的两个热路径提供更快的热去除。
图12示出MEMS器件240(进一步包括MEMS阵列，即多个单独的MEMS部件或形成在公共衬底上的MEMS元件和电子部件的组合)。在衬底上的接触244、245和246均连接到MEMS器件240的电元件。每个接触244、245和246通过如上所述形成的相应导电通路257、258和259与相关的互连结构254、255和256电连续。互连结构254、255和256通过它的接触244、245和246将MEMS器件240连接到其它器件，包括与MEMS器件240或与MEMS器件240一起工作的子系统和系统相同的集成电路或管芯上的器件。
由于电流在MEMS器件240的元件、它的接触244、245和246、导电通路257、258和259以及互连结构254、255和256内流动，因此通过电阻损耗产生热。机械运动(例如在MEMS器件240包括开关的实施例中的MEMS开关臂的打开和闭合)也产生热。
包围MEMS器件240的盖248包括通过中间热/机械连接材料层262与热沉260热连通的表面250。通过第一热路径将热从MEMS器件240移到与盖248的表面250接触的热沉260。
当如图12中那样封装或组装时，热也通过导电通路257、258和259从电和热传导接触244、245和246流到相应的互连结构254、255和256。热沉190从导电通路/结构257-259/254-256移走热。
图6-11中的管芯120和121中的每一个以及图12的MEMS器件240可以包括MEMS开关、与制作在相同衬底上的电子部件结合工作的MEMS机械结构或MEMS阵列形式的MEMS器件的组合。如以下所述地制作示范性MEMS开关299。
提供硅衬底300(见图13)并且根据已知的技术形成通过衬底的互连(例如导电通路)304和308。
如图14所示，沉积SiNx绝缘层312覆盖衬底300的表面301，之后是覆盖绝缘层312的导电层。利用适当的图案化的掩模(未示出)图案化导电层以形成如图15中所示的漏极结构320、栅极结构324和源极结构326。在一个实施例中，图案化的导电层包括包含铬的下部子层和包含金的上部子层。漏极结构320的一部分覆盖且与导电通路304电连通，并且源极结构326的一部分覆盖且与导电通路308电连通。栅极结构324连接到在除了图15的截面平面以外的平面中的导电通路或其它互连结构。
包括二氧化硅子层和SiNx子层的材料层被形成且被图案化以制作如图16中所示的覆盖栅极结构324的SiO2/SiNx结构330。
如图17中所描绘的，增加源极结构326的高度以增大开关接触力并且防止如以下形成的横梁在其接触源极结构326以前接触栅极结构324。这可以利用通过图案化的层在源极结构326的顶表面上沉积额外的导电材料334来完成，该图案化的层防止导电材料在其它结构上的不想要的沉积。
如图18中所示，沉积相对厚的导电层340覆盖导电材料334。
二氧化硅层350被沉积(优选根据等离子体增强化学汽相沉积工艺)并且所得到的结构在图19中示出。
利用适当图案化的掩模(未示出)蚀刻二氧化硅层350的区域以形成接触凸起开口354。见图20，利用适当图案化的掩模(未示出)再次蚀刻层350以形成用于横梁锚定(anchor)的开口358。见图21。
如图22中所示，然后在二氧化硅层350上形成导电结构362(例如通过电镀工艺)。
释放蚀刻工艺除去二氧化硅层350，结果形成图23中示出的最终结构。
通过将这些结构特征包围在盖366内完成开关299的制作，其可以通过已知的方法包括玻璃密封、焊料焊接等形成。见图24。根据图12中示出的示范性本发明的技术和结构，开关299适于封装。
在图25中示出MEMS开关402-407的MEMS阵列。串联连接的MEMS开关402-404被控制器412同时控制到闭合状态。类似地，串联连接的MEMS开关405-407被控制器413同时控制到闭合状态。配置该两个开关组为如所示的并联通过每个串联连接的开关组分流输入电流的一半，在端子420处组合这些电流以产生并且输出电流。串联的开关组也可以被要求满足该应用的其它操作参数，例如击穿电压。
单独开关402-407中的每一个可以被包围在盖例如图24的盖366内。可替换地，多个开关402-407被包围在单个盖内。在任何一种情况下，阵列400包括聚酰亚胺层100、热沉260、热沉190以及图12中示出的接触和互连结构。单个热沉190可以用于所有开关402-407，或单个热沉190可以与每个开关402-407一起使用。一般而言，优选前者配置。
在此描述的制作步骤和形成的结构通常也适用于在与半导体器件例如ASIC(专用集成电路)器件相同的衬底上制作的MEMS器件。在相同的工艺步骤例如沉积、掩模、图案化期间，MEMS器件和ASIC器件相连接。
然而，在半导体器件包括与用来形成MEMS器件以及其电和热传导路径的处理步骤不兼容的部件(例如某些无源部件)的应用中，可以优选在分开的衬底上形成MEMS器件和半导体器件。可替换地，为解决由不兼容的无源器件所引起的问题，接触焊盘可以形成在图12的导电结构254-256的上部表面上并且无源器件被附着(焊料焊接)到接触焊盘，即在MEMS器件和它的导电结构已经形成之后。利用接近MEMS器件的无源器件可以实现特定性能优点。
目前，微机电系统(MEMS)通常指的是例如可以通过微制作技术在公共衬底上集成多个不同的元件例如机械元件、机电元件、传感器、致动器、以及电子线路的微米级结构。然而预期的是，目前在MEMS器件中可用的多种技术和结构在几年内将变得可通过基于纳米技术的器件使用，例如尺寸上可以小于100纳米的结构。因此，即使贯穿本文件描述的示范性实施例可以指的是基于MEMS的器件，但是应当提出，本发明的实施例的发明方面应当被广泛地解释并且不应当局限于微米尺寸的器件。
本说明书使用实例公开了本发明的实施例，包括最佳模式，并且也使本领域技术人员能够制作和使用本发明的实施例。本发明的实施例的可以取得专利的范围由权利要求限定，并且可以包括其它被本领域技术人员想到的实例。这样的其它实例旨在处于权利要求的范围内，如果它们具有与权利要求的字面语言没有区别的结构元件，或者如果它们包括与权利要求的字面语言没有实质区别的等效的结构元件。
部件列表
10   MEMS开关
12   漏极
14   栅极
16   源极
18   横梁(悬臂)
100  聚酰亚胺膜
104  框架
101  表面
110  粘合层
114  保护膜
118  开口
120  管芯
121  管芯
124  表面
125  表面
170  金属化层
171  阻挡层和种晶层
172  导电通路
174-179  导电结构
180-185  掩模结构
185  热沉
187  热沉
189  热界面材料
190  热沉
192  热界面材料
240  MEMS器件
244-246  接触
248  盖
250  表面
254-256  互连结构
257-259  导电通路
260  热沉
262  材料层
299  MEMS开关
300  硅衬底
301  表面
304和308  导电通路
312  绝缘层
320  漏极结构
324  栅极结构
326  源极结构
330  SiO2/SiNx结构
334  导电材料
340  导电层
350  二氧化硅层
354  接触凸起开口
358  开口
362  导电结构
366  盖
400  MEMS阵列
402-407  开关
412  控制器

Claims (10)

1.一种MEMS结构，包括：
MEMS器件(120/121)，其具有其上带有一个或多个连接到MEMS器件(120/121)的功能元件的接触结构的第一表面；
覆盖第一表面在其中限定了开口(118)的介电层(100)，接触结构通过所述开口(118)被暴露；
包含从接触结构延伸通过介电层(100)中的开口(118)并且到达介电层(100)的表面之上的导电材料的图案化的金属化层(170)；以及
与金属化层(170)热连通的第一热沉(190)。
2.如权利要求1所述的MEMS结构，进一步包括与第一表面相对的MEMS器件的第二表面，第二表面与第二热沉(185/187)热连通。
3.如权利要求1所述的MEMS结构，其中MEMS器件包括MEMS开关(299)并且其中该一个或多个接触结构包括用来将MEMS开关(299)控制为打开状态或闭合状态的漏极(12)、栅极(14)和源极(16)接触。
4.如权利要求1所述的MEMS结构，其中介电层(100)包括聚酰亚胺层。
5.如权利要求1所述的MEMS结构，进一步包括设置在金属化层(170)和第一热沉(190)之间的热界面材料(192)。
6.一种MEMS结构，包括：
MEMS器件(240)，其具有其上带有一个或多个连接到MEMS器件(240)的MEMS元件的接触结构(244/245/246)的第一表面；
包围MEMS元件同时暴露该一个或多个接触结构(244/245/246)的盖(248)；
覆盖第一表面在其中限定了开口(118)的介电层(100)，接触结构通过所述开口(118)被暴露；
包含从接触结构(244/245/246)延伸通过介电层(100)中的开口(118)并且到达介电层(100)的表面之上的导电材料(174-179)的金属化层(170)；以及
与盖(248)热连通的第一热沉(260)。
7.如权利要求6所述的MEMS结构，进一步包括与金属化层热连通的第二热沉(190)。
8.如权利要求6所述的MEMS结构，其中所述MEMS器件包括形成在公共衬底上的多个MEMS器件(400)。
9.如权利要求6所述的MEMS结构，其中介电层(100)包括聚酰亚胺层。
10.一种用来形成MEMS结构的方法，包括：
提供具有相对的第一(301)和第二表面的衬底(300)；
在衬底(300)的第一表面(301)上形成粘合层(110)；
形成通过衬底(300)和粘合层(110)的开口(118)；
将MEMS器件(240)附加到粘合层(110)，其中在MEMS器件(240)的第一表面(301)上的每个接触结构(244-246)与所述开口(118)中的一个对准；
在第二表面上形成导电材料(174-179)并且进入到开口(118)内并且进一步与接触结构(244-246)电接触；以及
提供与导电材料(174-179)热连通的第一热沉(190)。
CNA2008100742078A 2007-02-13 2008-02-13 功率覆盖结构及其制作方法 Pending CN101244800A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/674189 2007-02-13
US11/674,189 US20080190748A1 (en) 2007-02-13 2007-02-13 Power overlay structure for mems devices and method for making power overlay structure for mems devices

Publications (1)

Publication Number Publication Date
CN101244800A true CN101244800A (zh) 2008-08-20

Family

ID=39384168

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100742078A Pending CN101244800A (zh) 2007-02-13 2008-02-13 功率覆盖结构及其制作方法

Country Status (6)

Country Link
US (1) US20080190748A1 (zh)
EP (1) EP1959472A3 (zh)
JP (1) JP2008198607A (zh)
KR (1) KR20080075791A (zh)
CN (1) CN101244800A (zh)
MX (1) MX2008001618A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102198925A (zh) * 2010-03-25 2011-09-28 江苏丽恒电子有限公司 Mems器件及其形成方法
CN104900606A (zh) * 2014-03-04 2015-09-09 通用电气公司 超薄嵌入半导体装置封装及其制造方法
CN105789171A (zh) * 2014-12-23 2016-07-20 通用电气公司 具有预定义通孔图案的电子封装及制作和使用其的方法
CN111508909A (zh) * 2012-07-30 2020-08-07 通用电气公司 可靠的表面安装整体功率模块

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742558B2 (en) * 2008-05-21 2014-06-03 General Electric Company Component protection for advanced packaging applications
EP2189854A1 (fr) * 2008-11-21 2010-05-26 Nivarox-FAR S.A. Procédé de fabrication d'une pièce de micromécanique
US8358000B2 (en) * 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
US7928333B2 (en) * 2009-08-14 2011-04-19 General Electric Company Switch structures
US8114712B1 (en) 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8497558B2 (en) * 2011-07-14 2013-07-30 Infineon Technologies Ag System and method for wafer level packaging
JP6084974B2 (ja) * 2011-09-02 2017-02-22 キャベンディッシュ・キネティックス・インコーポレイテッドＣａｖｅｎｄｉｓｈ Ｋｉｎｅｔｉｃｓ， Ｉｎｃ． Ｍｅｍｓデバイス用の結合脚及びセミフレキシブルなアンカリング
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9613843B2 (en) 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US10083811B2 (en) 2015-10-22 2018-09-25 General Electric Company Auxiliary circuit for micro-electromechanical system relay circuit
US10068733B2 (en) 2015-10-22 2018-09-04 General Electric Company Micro-electromechanical system relay circuit
CN109216292B (zh) 2017-06-29 2020-11-03 晟碟信息科技（上海）有限公司 包含降低针脚电容的控制开关的半导体装置
JP6573415B1 (ja) * 2018-11-15 2019-09-11 有限会社アイピーシステムズ ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
JP2022534713A (ja) * 2019-05-28 2022-08-03 ベーウントエル・インダストリアル・オートメイション・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 運搬装置
US12055927B2 (en) 2021-02-26 2024-08-06 Honeywell International Inc. Thermal metamaterial for low power MEMS thermal control

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6645145B1 (en) * 1998-11-19 2003-11-11 Siemens Medical Solutions Usa, Inc. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6600364B1 (en) * 1999-01-05 2003-07-29 Intel Corporation Active interposer technology for high performance CMOS packaging application
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) * 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6238954B1 (en) * 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US7045466B2 (en) * 2002-06-27 2006-05-16 Cornell Research Foundation, Inc. Three dimensional high aspect ratio micromachining
US6909346B1 (en) * 2003-04-18 2005-06-21 Lockheed Martin Corporation Switching arrangement using HDI interconnects and MEMS switches
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
US8587106B2 (en) * 2006-06-09 2013-11-19 Massachusetts Institute Of Technology Wide band and radio frequency waveguide and hybrid integration in a silicon package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102198925A (zh) * 2010-03-25 2011-09-28 江苏丽恒电子有限公司 Mems器件及其形成方法
CN111508909A (zh) * 2012-07-30 2020-08-07 通用电气公司 可靠的表面安装整体功率模块
CN104900606A (zh) * 2014-03-04 2015-09-09 通用电气公司 超薄嵌入半导体装置封装及其制造方法
CN105789171A (zh) * 2014-12-23 2016-07-20 通用电气公司 具有预定义通孔图案的电子封装及制作和使用其的方法
CN105789171B (zh) * 2014-12-23 2020-02-21 通用电气公司 具有预定义通孔图案的电子封装及制作和使用其的方法

Also Published As

Publication number Publication date
KR20080075791A (ko) 2008-08-19
US20080190748A1 (en) 2008-08-14
EP1959472A2 (en) 2008-08-20
JP2008198607A (ja) 2008-08-28
EP1959472A3 (en) 2010-06-02
MX2008001618A (es) 2009-02-24

Similar Documents

Publication Publication Date Title
CN101244800A (zh) 功率覆盖结构及其制作方法
KR100896906B1 (ko) 기판의 전기적 콘택트면들과 콘택트하기 위한 방법 및전기적 콘택트면들을 갖는 기판을 포함하는 디바이스
EP2469591B1 (en) Semiconductor device package and method for fabricating the same
CN103199069B (zh) 包含两个功率半导体芯片的器件及其制造
CN103943553B (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
CN101138084B (zh) 具有覆在聚合体层上的隆起的半导体器件封装
TW497186B (en) Semiconductor package and semiconductor package fabrication method
JP2526007B2 (ja) 半導体チップへの電気的相互接続を形成するための構造および方法
CN100587931C (zh) 用于晶圆片级芯片尺寸封装的再分布层及其方法
CN104576421A (zh) 半导体器件和用于制造半导体器件的方法
TW200531227A (en) Structure and method of making capped chips having vertical interconnects
KR101476947B1 (ko) 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스
KR20090064300A (ko) 반도체 소자와 예비 인가된 보호층을 갖는 캡슐화된 다이에대한 상호접속 구조체 형성 방법
JPH01262696A (ja) 絶縁性基板を製造する方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
KR101124112B1 (ko) 전기 소자 및 상기 전기 소자를 위한 전기 접속 리드를포함하는 시스템, 및 상기 시스템을 제작하기 위한 방법
CN103855122A (zh) 包括压缩应力的封装垂直功率器件及其制造方法
US7368324B2 (en) Method of manufacturing self-supporting contacting structures
US7807931B2 (en) Electrical component on a substrate and method for production thereof
CN102789966A (zh) 用于在基板上制造金属层的方法和器件
TW201731037A (zh) 半導體封裝件及其製造方法
CN103871914A (zh) 制作层堆叠的方法
TW201019810A (en) Low-temperature recoverable electronic component
JP2001274185A (ja) 半導体装置およびその製造方法
JP2569789B2 (ja) 半導体チップの電極形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080820