CN105789171A - 具有预定义通孔图案的电子封装及制作和使用其的方法 - Google Patents

具有预定义通孔图案的电子封装及制作和使用其的方法 Download PDF

Info

Publication number
CN105789171A
CN105789171A CN201511036237.6A CN201511036237A CN105789171A CN 105789171 A CN105789171 A CN 105789171A CN 201511036237 A CN201511036237 A CN 201511036237A CN 105789171 A CN105789171 A CN 105789171A
Authority
CN
China
Prior art keywords
hole
conducting shell
predefined
electronic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511036237.6A
Other languages
English (en)
Other versions
CN105789171B (zh
Inventor
A·V·戈达
P·A·麦康内里
R·I·图奥明恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN105789171A publication Critical patent/CN105789171A/zh
Application granted granted Critical
Publication of CN105789171B publication Critical patent/CN105789171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供一种电子封装。电子封装包含衬底和由对应的多个预定义通孔图案所定义的多个通孔。电子封装还包含设置在衬底的部分上的金属组合层以提供所述多个通孔的多个预定义通孔图案以及多个预定义通孔位置。而且，电子封装包含设置在金属组合层的至少一部分上的第一传导层。而且，电子封装包含设置在第一传导层上的第二传导层，其中，所述多个通孔至少部分设置在金属组合层、第一传导层和第二传导层中。

Description

具有预定义通孔图案的电子封装及制作和使用其的方法
技术领域
本说明书的实施例涉及电子封装，并且更特别地涉及具有预定义通孔图案的电子封装。
背景技术
最近几年中，在电子装置领域中的技术进步已经经历了巨大的增长。例如，虽然蜂窝电话正变得更小和更轻，但是它们的特征和能力同时扩大。这已引起在这类装置中所发现的电子组件的复杂性和操作中的增加，以及可用于这类组件的空间量中的减少。若干挑战起因于在电子组件复杂性中的这种增加以及在可用空间量中的减少。例如，基于空间限制，电路板在尺寸方面减少到板的布线密度可被约束并且限制在所希望数量以下的程度。随着集成电路(IC)日益变得更小以及产生更好的操作性能，用于集成电路(IC)封装的封装技术对应地从引线封装演变到基于层叠的球栅阵列(BGA)封装并且最终演变到芯片级封装(CSP)。IC芯片封装技术中的进步通过对于实现更好性能、更大小型化和更高可靠性的不断增加的需求来驱动。为了大规模制造的目的，新的封装技术必须进一步提供用于批量生产的可能性，由此允许规模经济。
此外，由于IC封装的小尺寸和复杂性，用于制作IC封装的工艺通常是昂贵的并且耗时的。而且，对于创建所希望的双面输入/输出(I/O)系统的附加再分布层的使用增加工艺步骤的数量，进一步增加制造工艺的成本和复杂性。而且，每装置增加I/O增加每装置所需要的通孔数量和布线密度。
发明内容
按照本说明书的方面，提出一种电子封装。电子封装包含衬底和由对应的多个预定义通孔图案所定义的多个通孔。电子封装还包含设置在衬底的部分上的金属组合层，用于提供多个通孔的多个预定义通孔图案以及多个预定义通孔位置。此外，电子封装包含设置在金属组合层的至少一部分上的第一传导层。而且，电子封装包含设置在第一传导层上的第二传导层，其中多个通孔至少部分设置在金属组合层、第一传导层和第二传导层中。
按照本说明书的另一个方面，提出一种电子组合件。电子组合件包含具有衬底和由对应的多个预定义通孔图案所定义的多个通孔的电子封装。此外，电子封装包含设置在衬底的部分上的金属组合层以提供多个通孔的多个预定义通孔图案以及多个预定义通孔位置。而且，电子封装包含设置在金属组合层的至少一部分上的第一传导层和设置在第一传导层上的第二传导层，其中多个通孔至少部分设置在金属组合层、第一传导层和第二传导层中。电子组合件还包含耦合到多个通孔的对应通孔的电子装置。
按照本说明的又一个方面，提出一种制作电子封装的方法。方法包含提供具有第一侧和第二侧的衬底以及在衬底的第一侧上设置金属组合层以提供预定义通孔位置以及预定义通孔图案。方法进一步包含将电子装置耦合到衬底的第二侧，使得电子装置上的接触垫与一个或多个预定义通孔位置对齐。而且，方法包含选择性去除一个或多个预定义通孔位置处的衬底的部分。方法还包含提供设置在金属组合层的至少一部分上的第一传导层和提供设置在第一传导层的至少一部分上的第二传导层。此外，预定义通孔图案对应于多个通孔，多个通孔至少部分设置在金属组合层、第一传导层和第二传导层中。
本发明提供下面的技术方案：
1.一种电子封装，包括：
衬底；
由对应的多个预定义通孔图案所定义的多个通孔；
设置在所述衬底的部分上的金属组合层，用于提供所述多个通孔的所述多个预定义通孔图案以及多个预定义通孔位置；
设置在所述金属组合层的至少一部分上的第一传导层；以及
设置在所述第一传导层上的第二传导层，
其中，所述多个通孔至少部分设置在所述金属组合层、所述第一传导层和所述第二传导层中。
2.如技术方案1所述的电子封装，其中所述金属组合层设置在对应于多个预定义迹线图案的所述衬底的部分上。
3.如技术方案2所述的电子封装，其中所述预定义迹线图案的平均宽度处于从大约1微米到大约1000微米的范围中。
4.如技术方案1所述的电子封装，其中所述多个通孔的平均直径处于从大约1微米到大约500微米的范围中。
5.如技术方案1所述的电子封装，其中所述多个通孔的两个相邻设置的通孔之间的平均间距处于从大约2微米到大约1000微米的范围中。
6.如技术方案1所述的电子封装，其中所述多个通孔包括盲孔、穿孔或其组合。
7.如技术方案1所述的电子封装，其中所述金属组合层、所述第一传导层和所述第二传导层中的一个或多个包括钛、钽、铜、镍、金、银、铬、铝、钛-钨或其组合。
8.一种电子组合件，包括：
电子封装，其中所述电子封装包括：
衬底；
由对应的多个预定义通孔图案所定义的多个通孔；
设置在所述衬底的部分上的金属组合层，用于提供所述多个通孔的所述多个预定义通孔图案以及多个预定义通孔位置；
设置在所述金属组合层的至少一部分上的第一传导层；
设置在所述第一传导层上的第二传导层，
其中，所述多个通孔至少部分设置在所述金属组合层、所述第一传导层和所述第二传导层中；以及
电子装置，耦合到所述多个通孔的对应通孔。
9.如技术方案8所述的电子组合件，其中所述电子装置耦合到所述预定义通孔图案。
10.如技术方案8所述的电子组合件，其中所述多个通孔是盲孔。
11.如技术方案8所述的电子组合件，其中多个电子装置包括半导体管芯。
12.如技术方案8所述的电子组合件，其中所述多个通孔的通孔的平均直径处于从大约1微米到大约500微米的范围中。
13.如技术方案8所述的电子组合件，其中所述多个通孔的两个相邻设置的通孔之间的平均间距处于从大约2微米到大约1000微米的范围中。
14.一种制作电子封装的方法，包括：
提供包括第一侧和第二侧的衬底；
在所述衬底的所述第一侧上设置金属组合层以提供多个预定义通孔位置以及多个预定义通孔图案；
将电子装置耦合到所述衬底的所述第二侧，使得所述电子装置上的接触垫与一个或多个预定义通孔图案对齐；
选择性去除所述多个预定义通孔位置的所述一个或多个预定义通孔位置处的所述衬底的部分；
将第一传导层设置在所述金属组合层的至少一部分上；以及
将第二传导层设置在所述第一传导层的至少一部分上，
其中，所述多个预定义通孔图案对应于多个通孔，所述多个通孔至少部分设置在所述金属组合层、所述第一传导层和所述第二传导层中。
15.如技术方案14所述的方法，其中设置所述金属组合层的步骤包括：
在所述衬底的所述第一侧的至少一部分上提供所图案化抗蚀剂层；以及
使用所图案化抗蚀剂层将金属选择性沉积在所述衬底的部分上。
16.如技术方案15所述的方法，进一步包括从所述多个预定义通孔位置的通孔位置选择性去除所图案化抗蚀剂层的部分。
17.如技术方案14所述的方法，其中选择性去除所述衬底的所述部分的步骤包括对所述衬底的所述部分进行激光钻孔。
18.如技术方案14所述的方法，进一步包括在所述金属组合层的至少一部分、所述多个预定义通孔位置的一个或多个预定义通孔位置、所述多个预定义通孔图案的两个或多个相邻设置的预定义通孔图案之间或其组合上设置电介质材料。
19.如技术方案14所述的方法，进一步包括在所述衬底上提供多个预定义迹线图案。
20.如技术方案14所述的方法，进一步包括在将所述电子装置耦合到所述衬底的所述第二侧之前检查所述预定义通孔图案和所述预定义迹线图案。
附图说明
在参考附图阅读下面的详细描述时，本公开的这些及其他特征、方面和优点将变得更好理解，附图中，相似的符号在整个附图中表示相同部分，其中：
图1-12是按照本说明书的方面制作具有预定义通孔图案的电子组合件的示例性方法中所涉及的步骤的示意性表示；
图13是按照本说明书的方面使用图1-12所表示的方法所制作的电子封装的截面侧视图；
图14-19和20-25是按照本说明书的方面对于在图9-11中所图示的步骤的示例性备选步骤的示意性表示；以及
图26-38是按照本说明书的方面的制作具有预定义通孔位置、预定义通孔图案和预定义迹线图案的电子组合件的另一种示例性方法的示意性表示。
具体实施方式
本说明书的实施例涉及具有预定义通孔位置和预定义通孔图案的电子封装。另外，电子封装还可包含预定义迹线图案。在一个实施例中，电子装置可耦合到电子封装的预定义通孔位置处的预定义通孔图案以形成电子组合件。可注意，每一个通孔图案配置成定义对应通孔。特别地，每一个通孔图案围绕对应通孔位置。此外，在将电子装置操作地耦合到电子封装之前可检查预定义通孔位置、预定义通孔图案和预定义迹线图案，以识别图案缺陷、电镀异常和其他产生影响问题，以及确定装置和通孔图案之间成功的通孔连接是否可获得。术语“预定义”可用于指电子封装的元件状态，其中元件在将电子装置耦合到电子封装之前形成。因此，术语“预定义通孔图案”和“预定义迹线图案”指在将电子装置耦合到电子封装之前所形成的通孔和迹线图案。
有利地，本说明书的方法允许对于在将电子装置耦合到电子封装之前要预形成的通孔位置的准备，由此促进通孔位置和通孔图案的条件的识别以及确定通孔图案是否适合于耦合到电子装置。特别地，在某些实施例中，本说明书的电子封装提供在将电子封装耦合到电子装置之前定义通孔位置和形成通孔图案的益处。可注意，预定义通孔图案和迹线图案允许有缺陷的通孔图案和/或迹线图案被识别并且从耦合到一个或多个电子装置例如半导体管芯排除。例如，在将电子装置耦合到电子封装之前定义通孔位置和通孔图案提供将可导致功能通孔的通孔位置从可导致有故障的通孔的通孔位置分离的机会。如将领会，随着在诸如专用集成电路(ASIC)芯片的电子装置(例如，半导体管芯)的成本和复杂性中的增加，存在对于这些装置的设计、取得资格和制作封装的成本中对应地增加。在一个示例中，如果特定通孔位置、通孔图案和/或迹线图案被识别为是有缺陷的，或特定通孔位置、通孔图案和/或迹线图案可导致有缺陷的通孔，则电子装置可不耦合到那个特定的通孔位置。此外，电子装置可不耦合到可包含很可能导致有缺陷的通孔的特定通孔位置的一串通孔位置。而且，如本领域技术人员众所周知的，可使用可视检查，或使用自动测试设备和探针的自动方法来对通孔和/或通孔图案进行测试。在一些实施例中，一旦有缺陷或有故障的通孔位置、通孔图案和/或迹线图案被识别，所识别的通孔可不耦合到电子装置，由此使得昂贵的电子装置避免由于将其连接到有故障通孔而变得不可操作。因此，防止将电子装置耦合到有故障的通孔，并且通过由于电子装置被耦合到功能通孔而不是有故障通孔而提高耦合到电子封装的电子装置是功能性的概率来增加电子封装的产量。
图1-12是制作具有预定义通孔位置和预定义通孔图案的电子封装的方法的步骤示意图。另外，本说明书的方法也提供形成预定义迹线图案的准备。如图1的示意性表示100中所图示的，制作工艺可由提供衬底102，例如聚酰亚胺的层来开始。衬底102可包含第一侧104和第二侧106。
此外，在一些实施例中，衬底102可由玻璃、陶瓷或聚合材料制成。在一个示例中，聚合材料可以是柔性材料。在一个实施例中，衬底102可由电介质材料，例如但不限于聚酰亚胺或基于聚酰亚胺的材料制成。在特定示例中，衬底102可由制成。在某些实施例中，例如衬底102可具有从大约12微米到大约50微米的厚度。在一个实施例中，衬底102可设置在处理框架(未示出)上。此外，处理框架可由刚性材料例如铝、铜、陶瓷-金属复合物、镍、银、不锈钢、印刷电路板(PCB)核、纤维玻璃加强环氧树脂或其他合适的材料或其组合制成。在一个示例中，处理框架可由不锈钢制成。而且，处理框架可以或可以不形成合成电路或电子封装的一部分。
而且，如图2的示意性表示200中所图示的，在衬底102的第一侧104的至少一部分上可沉积种子金属的层108。在某些实施例中，可通过采用诸如但不限于涂覆、溅射、喷涂、蒸发、气相沉积、浸涂、层叠或其组合的技术将种子金属层108沉积在衬底102上。在一些实施例中，作为制作电子封装例如电子组合件1200(参见图12(a))的电子封装的第一步骤可提供衬底102，衬底102具有在衬底102的第一侧104上预沉积的种子金属层108。可注意，电子封装主要是指具有除了电子装置之外的组件例如电子装置138的电子组合件1200的结构。在一个示例中，种子金属层的种子金属可包含钛、钽、钛-钨、铜、镍、铬或其组合。在一个实施例中，种子金属层108的厚度可处于从大约10纳米到大约25微米的范围中。
接下来，如图3(a)的示意性表示300所图示以及如在图3(b)中图示为示意性表示300的顶视图122，可将诸如所图案化抗蚀剂层116的所图案化掩模施加在种子金属层108上以定义多个通孔位置110、多个预定义通孔图案112以及多个预定义迹线图案114。
可注意，在备选实施例中，所图案化抗蚀剂层116可使用垫层抗蚀剂层来形成。在这些实施例中，垫层抗蚀剂层可设置在种子金属层108上。此外，可图案化这个垫层抗蚀剂层以定义多个通孔位置110、多个预定义通孔图案112和多个预定义迹线图案114。在一个实施例中，可通过采用层叠、浸涂或其他已知的沉积方法以及图案化垫层抗蚀剂层来沉积垫层抗蚀剂层以形成所希望的图案。在一些实施例中，抗蚀剂材料可以是可用作为薄膜或液体，其可使用已知的图案化方法，例如，但不限于激光直接成像、步进光刻等来图案化沉积后。
在某些实施例中，所图案化抗蚀剂层116可包含图案118和119，其最终将定义合成电子组合件1200(参见图12(a))中的通孔位置110、通孔的尺寸、通孔图案112和迹线图案114。在一个实施例中，所图案化抗蚀剂层116可配置成在光刻期间充当光致抗蚀剂掩模以便将所图案化抗蚀剂层116的图案118转移到种子金属层108。
此外，如图4的示意性表示400中所图示的，金属组合层120可至少在种子金属层108对应于通孔图案112(参见图3(b))和迹线图案114(参见图3(b))的部分上来沉积。在一个非限制示例中，金属组合层120可由铜制成。
在一个非限制示例中，多个通孔的平均直径可处于从大约1微米到大约500微米的范围中。然而，在本说明书范围内大于500微米的通孔也被预想。在相同或不同的示例中，两个相邻设置的通孔之间的平均间距可处于从大约2微米到大约1000微米的范围中。此外，多个预定义迹线图案114的平均宽度可处于从大约1微米到大约500微米的范围中。
而且，如图5的示意性表示500所表示，沉积金属组合层120之后，可去除所图案化抗蚀剂层116以暴露图案118之下的种子金属层108的部分并且形成迹线图案114、通孔图案112和通孔位置110的部分125和127(参见图3(b))。在一个示例中，可使用干蚀刻、湿蚀刻、剥离、激光消融或其组合来去除所图案化抗蚀剂层116。
接下来，如图6(a)的示意性表示600所图示的以及如图6(b)中的顶视图124中所图示的，其中顶视图124是示意性表示600的顶视图，可从衬底102的第一侧104的部分中至少部分地去除种子金属层108以至少定义通孔位置110(参见图3(b))的部分130和预定义通孔和迹线图案131。特别地，可从衬底102的第一侧104对应于通孔位置110的部分去除种子金属层108。
此外，如图7的示意性表示700所图示的，在衬底102的第二侧106上可施加粘合剂的层136。粘合剂可以是不传导的粘合剂，例如基于环氧树脂的粘合剂。在某些实施例中，粘合剂层136可配置用于B-级以促进电子组合件1200(参见图12(a))的有效制作。
接下来，如图8(a)的示意性表示800以及图8(b)的顶视图142中所图示的，所希望的电子装置138，例如半导体管芯，可经由粘合剂层136耦合到衬底102。参考数字142表示图示电子装置138相对于预定义通孔位置130以及预定义通孔和迹线图案131的相对定位的示意性表示800的顶视图。特别地，电子装置138可相对于预定义通孔位置130以及预定义通孔和迹线图案131对齐，使得电子装置138上接触垫140或任何其他所希望的电连接操作地耦合到预定义通孔位置130和/或预定义通孔和迹线图案131。可注意，可检查预定义通孔和迹线图案131以识别有故障的通孔位置或图案。在识别一个或多个有故障的通孔位置或图案情况中，电子装置138可不耦合到这类有故障的通孔位置或图案。
在一些实施例中，电子装置138可以是半导体管芯。然而，预想除了半导体管芯之外的其他电子组件，例如有源或无源电子装置，也可附连到衬底102。此外，虽然图1-12针对单个电子装置进行了解释，然而，本说明书的方法也可用于耦合多个电子装置，包含管芯的阵列，其中管芯的阵列中的一个或多个管芯可耦合到电子封装中相应的通孔。因此，虽然未图示，但是预期多个这类电子装置可附连到衬底102，使得可形成多组件模块或层。此外，在其中采用多个电子装置的实施例中，电子装置的接触垫可对齐到通孔126(参见图12(a)和12(b))。
如图9的示意性表示900所图示的，可去除粘合剂层136和衬底102的部分146以将预定义通孔位置130延伸直到电子装置138。所延伸的预定义通孔位置通过参考数字156表示并且所延伸的预定义通孔和迹线图案通过参考数字158表示。在一个实施例中，去除衬底102的部分146可包含干蚀刻、湿蚀刻、消融、溶解、钻孔、激光消融或其组合。在一个示例中，可使用CO2激光、等离子蚀刻、紫外线激光或其组合中的一个或多个来选择性去除衬底102的部分146。此外，在衬底102和粘附层136的激光消融情况下，可使用激光束(在图9中未示出)去除所确定的衬底102的部分以形成预定义通孔位置156和预定义通孔和迹线图案158。应注意，通过图案146可定义通孔的尺寸。在一个实施例中，激光束可包含UV激光束。在一个示例性实施例中，激光束的尺寸可大于或等于要形成在衬底102中的通孔的尺寸。在其中激光束尺寸大于通孔尺寸的实施例中，金属组合层120的存在仅允许激光束对应于通孔所希望尺寸的部分入射到衬底102上。在一个实施例中，金属组合层120的厚度可以是这样的，以致于金属组合层120配置成在没有遭受不希望的裂变的情况下耐受激光束的能量。在一个实施例中，多个通孔可包含盲孔、穿孔或其组合。在其中通孔是盲孔的示例中，盲孔配置成在电子装置138和诸如芯片的电子组件之间提供电连接，其中使用电子组合件1200(参加图12(a))将电子装置138和芯片耦合。在某些实施例中，穿孔通孔或穿孔可被形成以将形成在衬底102的第一侧104上的通孔和迹线图案连接到形成在衬底102的第二侧106上的金属图案。此外，经由所采用与形成金属组合层类似的技术并且在将电子装置138耦合到衬底102之前可形成衬底102的第二侧106上的金属图案。在将电子装置138耦合到所希望位置之前也可检查除了衬底102的第一侧104上的图案之外的这些金属图案。可注意，在衬底102的第二侧106上可不存在任何通孔位置。作为示例，衬底102的第二侧106可具有一个或多个铜垫，其可配置成充当电子装置138的接触垫140。此外，通孔可以以与可将它们形成为电子装置138的接触垫140相同的方式形成为这个金属图案。
此外，如图10的示意性表示1000所图示的，第一传导层152可设置在预定义通孔位置156和预定义通孔和迹线158的至少部分上以向通孔位置156以及通孔和迹线图案158提供金属化。在一个实施例中，可使用溅射来执行金属化。在这个实施例中，金属化可包含使用溅射沉积第一传导层152。特别地，溅射可导致对应于通孔110(参见图3(a))的区域至少部分填充有第一传导层152的材料以定义通孔的位置。此外，可使用蒸发、化学镀或电解镀来执行金属化工艺。在一个示例中，第一传导层152可包含钛、铜或两者并且可充当后续层的种子层。第一传导层152的材料的其他非限制示例可包含铜、钛、钛-钨、铬、金、银、镍或其组合。在一个示例中，第一传导层152可配置成充当种子层以促进后续一个或多个传导层的沉积。
接下来，如图11的示意性表示1100所图示的，在第一传导层152上可沉积第二传导层160。在一个示例中，可使用充当电镀第二传导层160的种子层的第一传导层152来电镀第二传导层160。在一个示例中，第二传导层160可使用半加性电镀或优先沉积来沉积在通孔位置156中(参见图10)以确保第二传导层160的材料在执行蚀刻以优先从通孔126(参见图12(a))之外的区域去除第一和第二传导层152和160的部分之后保持在通孔位置中。在一个实施例中，第二传导层160可包含单层或组合层。用于第二传导层160的材料的非限制示例可包含铜、钛、钛-钨、铬、铜、金、银、镍、铝或其组合。此外，也预想可使用复合材料来形成第二传导层160。在一些实施例中，金属浸渍环氧树脂或金属填充涂料可用作第二传导层160。在一些其他实施例中，可使用半加性电镀、溅射、电镀、化学镀或其组合来沉积第二传导层160。可注意，种子金属层108、金属组合层120、第一传导层152和第二传导层160的材料可具有相同或不同的成分。
现在转到图12(a)和12(b)，电子组合件1200的顶视图162和示意性表示1200分别在图12(a)和12(b)中图示。通过选择性地去除第一和第二传导层152和160的部分来形成通孔126、通孔图案128和迹线图案144。特别地，设置在通孔126之外的第一和第二传导层152和160的部分可被去除。
此外，在需要去除电子组合件1200的一个或多个层的至少一部分的任何步骤之后可引入一个或多个清洁步骤。作为示例，在图4所表示的步骤之后可执行清洁步骤，其中去除所图案化的抗蚀剂层116。类似地，至少在执行图6(a)、图9和图12(a)的步骤之后可执行清洁步骤或蚀刻步骤。可执行这类清洁步骤以从层的堆栈去除任何额外的材料，层的堆栈配置成形成电子组合件1200。可注意，也可执行附加的清洁步骤。作为示例，可执行清洁步骤以在沉积第一传导层152之前清洁通孔图案156的内部表面的至少一部分。在一些实施例中，在沉积第二传导层160之前可采用清洁种子金属层108的可选步骤。在一个示例中，可使用清洁步骤以从电子组合件的一个或多个层的表面去除任何不希望的材料，例如氧化物、金属、电介质、污染物、颗粒、粘合剂，并且促进相邻设置层之间的所提高的粘合。
在某些实施例中，用于制作电子组合件1200的方法可通过例如封装电子装置138以提供环境保护来进一步发展。方法还包含添加表面抛光、焊接掩模和/或焊球。而且，可采用焊接、粘合剂附连、球栅阵列、倒装组装、引线接合或任何其他已知的耦合技术或其组合来将电子组合件1200安装在电路板上(例如，印刷电路板(PCB))。
在另一个示例中，为了半导体管芯或电子组合件1200中低成本、相对高的I/O密度，可使用倒装技术来将电子组合件1200电耦合到电路板。此外，在一些实施例中，例如在二维阵列图案中，可直接将金属凸块、金属螺栓或金属球(本文共同地称为“凸块型”互连)施加到电子组合件900的有源表面，其中有源表面可包含通孔126、通孔图案128和/或迹线图案144。备选地，在一个实施例中，可使用传导粘合剂将电子组合件1200耦合到电子电路。
此外，可注意，电子组合件可包含两个或多个电子装置，例如但不限于半导体管芯、二极管、集成电路(IC)、电容器、电阻器或其他电子装置。而且，电子封装可以是表面安装封装，其中将电子装置封装在子模块内，子模块形成与外部装置的直接金属性连接。在一个实施例中，电子封装的多个电子装置可以以阵列配置来布置。此外，可使用拾取和放置机器人装置和一个或多个基准参考点将多个电子装置相对于通孔的位置对齐。另外，在一些实施例中，方法也可用于制作每处理框架的多个电子封装。在这些实施例中，每个电子封装可具有一个或多个电子装置。
图13表示示例性电子组合件1300，其具有衬底1302，连同种子金属层1304、金属组合层1306、第一传导层1307和第二传导层1308。电子组合件1300还包含由对应的多个预定义通孔图案1311和多个预定义迹线图案1310所定义的多个通孔1309，。多个通孔1309中的一个或多个通孔1309可与多个电子装置例如半导体管芯1312电通信。使用接触垫1314和粘合剂层1316将多个半导体管芯1312耦合到衬底1302。此外，多个半导体管芯1312布置在衬底1302上，使得每个半导体管芯1312上的电连接，例如接触垫1314，与多个通孔1308的对应的通孔位置对齐。而且，在将半导体管芯1312附连到衬底1302之前可检查多个通孔位置、多个通孔和迹线图案1311和1310。此外，半导体管芯1312可不耦合到可识别为有故障的通孔的通孔位置。在一些实施例中，第一和第二传导层1307和1308共同形成电子组合件1300的布线互连，其中布线互连配置成在具有多个电子封装1320的电子组合件1300之间提供电通信。有利地，除了提供预定义通孔和迹线图案，本说明书的电子封装还配置成在至少一个或多个电子组件之间提供布线，同时调节空间限制、所减少的间距和所增加的布线密度。作为示例，具有其中具有在大约1微米到大约500微米范围中的平均直径和在大约2微米到大约1000微米范围中的间距的通孔实现对具有使用更小尺寸的接触垫的电子装置的更高布线密度和连接性。
返回参考图1-12，使用备选步骤可获得类似于电子组合件1200的结构的结构。例如，通过图14-18中所图示的步骤可替换由图9-11中所表示的步骤以制作物理结构和功能类似于电子组合件1200的电子组合件1900(参见图19)。备选地，通过图20-24中所图示的步骤可替换由图9-11中所表示的步骤以获得在结构中类似于电子组合件1200的电子组合件2500(参见图25)。
现在转向图14-19，图14的示意性表示1400图示具有设置在其上的种子层1410和金属组合层1412的衬底1408。此外，使用粘合剂层1416和接触垫1418将电子装置1414耦合到衬底1408。而且，电介质材料1402设置在中间结构1400的至少一部分上。特别地，电介质材料1402设置在金属组合层1412的所暴露的表面上。在一个实施例中，电介质材料1402也可设置在预定义通孔位置1404中。而且，电介质材料1402可存在于两个或多个相邻设置的预定义通孔图案1406或相邻设置的预定义迹线图案1407或相邻设置的预定义通孔和迹线图案1406和1407之间。有利地，在预定义通孔和/或迹线图案1406和1407之间存在的电介质材料1402在通孔金属化期间防止预定义通孔和/或迹线图案1406和1407的意外电短路中可以是有用的。这类电介质材料的非限制示例可包含聚合物抗蚀剂、聚合物涂层、有机氧化物、无机氧化物或者两者。接下来，如图15的示意性表示1500所图示的，从对应于对应的预定义通孔图案1406的通孔位置1404(参见图14)的通孔位置1502去除电介质材料1402。在非限制示例中，可使用激光图案化、蚀刻、消融、钻孔或其组合从通孔位置1502去除电介质材料1402。
此外，如图16的示意性表示1600所图示的，类似于第一传导层152(参见图10)的层1602可设置在电介质材料1402上以及至少设置在位置1502的部分中，以向通孔位置1404(参见图14)的至少一部分提供金属化。在一个实施例中，使用溅射或蒸发可执行金属化。此外，可使用化学镀或电解镀来执行金属化工艺。在一个示例中，第一传导层1602可包含钛、铜或两者并且可充当后续层的种子层。
而且，如图17的示意性表示1700所表示的，在第一传导层1602上可沉积第二传导层1702。在一个示例中，第一传导层1602可配置成充当种子层以促进沉积一个或多个后续传导层，例如第二传导层1702。在一个示例中，第二传导层1702可用于填充具有第一传导层1602的位置1502。此外，可使用充当电镀第二传导层1702的种子层的第一传导层1602来电镀第二传导层1702。在一些实施例中，可使用半加性电镀或优先沉积将第二传导层1702沉积在位置1502中。在一些其他实施例中，可使用电镀、化学镀或其组合来沉积第二传导层1702。
此外，如图18的示意性表示1800所图示的，例如通过蚀刻可去除设置在通孔位置1502之外的第一和第二传导层1602和1702的部分。可注意，可执行蚀刻以优先去除设置通孔位置1502之外的第一和第二传导层1602和1702的材料以定义通孔1802和通孔和迹线图案1406和1407。此外，可去除电介质材料1402的剩余部分。图19的示意性表示1900图示通过使用图1-8和14-18所图示的步骤形成的本说明书的合成电子组合件。
图20-25表示示例性方法步骤，其可用作由图14-19所表示步骤的备选方法步骤。如图20的示意性表示2000所图示的，将电子装置1414耦合到衬底1408的至少一部分之后，可将电介质材料2002设置在组合件2000的至少一部分上。特别地，电介质材料2002可设置在金属组合层1412的所暴露表面上、通孔位置2004中以及相邻设置的预定义通孔和迹线图案2006和2007上或之间。在一个实施例中，电介质材料2002可以是光致抗蚀剂层。此外，如图21的示意性表示2100所图示的，可选择性地去除电介质材料2002，以便暴露在下面的金属组合层1412。特别地，电介质材料2002可保留在通孔和迹线图案2006和2007之间。接下来，如图22的示意性表示2200所图示的，可使用诸如但不限于激光图案化、蚀刻、消融、钻孔或其组合的技术从通孔图案2006中的通孔位置2004去除电介质材料2002。另外，可从通孔位置2004去除电介质材料2002以形成通孔位置2202。此外，金属组合层1412、种子金属层1410和衬底1408的部分可去除以形成通孔位置2202。
而且，如图23的示意性表示2300所图示的，第一传导层2302可设置在通孔位置2202中和/或通孔和迹线图案2006和2007的部分上。接下来，如图24所图示的，在第一传导层2302上可设置第二传导层2402。第二传导层2402用于填充位置2202以形成通孔2502。图25图示具有通孔2502以及通孔和迹线图案2006和2007的合成电子组合件2500。
图26-38表示制作本说明书的诸如电子组合件3800(参见图38)的电子组合件的备选方法。如图26的示意性表示2600所表示的，提供衬底2602。衬底2602具有第一侧2604和第二侧2606。此外，如图27的示意性表示2700所图示的，种子层2702设置在衬底2602的第一侧2604上。接下来，如图28的示意性表示2800所图示的，所图案化抗蚀剂层2802设置在种子层2702的部分上。所图案化抗蚀剂层2802可至少包含可用于定义通孔位置的图案2804。
此外，如图29的示意性表示2900所图示的，金属组合层2902沉积在种子层2702上，使得金属组合层2902设置在所图案化抗蚀剂层2802的图案例如图案2804之间。金属组合层2902的图案2904表示预定义通孔图案的至少一部分，然而金属组合层2902的图案2906表示预定义迹线图案的至少一部分。
如图30的示意性表示3000所图示的，使用所图案化抗蚀剂层2802的图案2804定义通孔位置之后以及形成预定义通孔和迹线图案2904和2906之后，诸如电子装置3004的电子装置可耦合到衬底2602的第二侧2606。特别地，可使用粘合剂层3002将电子装置3004耦合到衬底2602的第二侧2606，使得电子装置3004的接触垫3006相对于所图案化抗蚀剂层2802的图案2804对齐。如将领会，这些图案2804对应于电子组合件3800(参见图38)中的通孔位置。
接下来，如图31的示意性表示3100所图示的，可去除设置在位置3102中的所图案化抗蚀剂层2802的部分2804。随后，分别如图32和图33的示意性表示3200和3300所表示的，去除种子层2702的部分3202和衬底2602的部分3302以及粘合剂层3002的对应部分。在一个实施例中，部分3102、3202和3302可使用激光消融、湿蚀刻、干蚀刻或其组合来去除。
此外，如图34的示意性表示3400所图示的，第一传导层3402沉积在所图案化抗蚀剂层2802、金属组合层2902的所暴露部分上以及部分地形成在金属组合层2902、种子金属层2702和衬底2602中的通孔位置中。接下来，如图35的示意性表示3500所图示的，第二传导层3502沉积在第一传导层3402上。第一传导层3402可充当种子层用于沉积第二传导层3502。第二传导层3502用于使用第二传导层3502的材料填充通孔位置。因此，在一些实施例中，可使用优先沉积来沉积第二传导层3502以确保沉积在通孔位置中的第二传导层3502的厚度大于沉积在其他位置的第二传导层3502的厚度。
另外，如图36的示意性图示3600所图示的，可至少优先蚀刻第一和第二传导层3402和3502以在通孔位置处定义通孔3602。而且，如图37的示意性表示3700所图示的，可选择性地去除所图案化抗蚀剂层2802的剩余部分。如图38的示意性表示3800所图示的，选择性去除种子金属层2702之后，形成分别具有通孔3602以及通孔和迹线图案2904和2906的电子组合件3800。
可注意，在沉积第一和第二传导层3402和3502期间，所图案化抗蚀剂层2802的部分的存在防止在相邻设置的通孔、通孔图案、和迹线图案的一个或多个之间的电短路。此外，沉积第一和第二传导层3402和3502来形成通孔3602之后在不危及电子组合件3800的完整性情况下，可去除所图案化抗蚀剂层2802的剩余部分。特别地，由于所图案化抗蚀剂层2802的存在，在通孔填充期间金属的任何溢出可不导致不希望的连接在通孔3602和相邻的通孔和迹线图案2904和2906之间形成。
可注意，图1-12、14-19、20-25和26-38所表示的方法配置成产生电功能模块，然而，可希望若干其他特征或附件来使得电功能模块，例如电子组合件1200，适合于操作地耦合到其他电子装置和/或组件。作为示例，可希望封装电子组合件1200以在将电子组合件1200组装到印刷电路板(PCB)上之前提供机械硬度。而且，虽然图1-12、14-19、20-25和26-38所表示的方法仅表示第一布线层并且对于一些应用可以是充分的，但是本申请的方法可用于形成包含多个附加布线层或这类电子封装1200、1300、1900、2500和3800的堆栈结构。另外，可以向本申请的电子封装添加其他特征，例如焊接掩模、表面抛光层。
有利地，本说明的方法允许可导致有故障的通孔的通孔位置在将电子装置耦合到衬底之前被检查和/或测试。此外，一旦有缺陷或有故障的通孔位置被识别，所识别的通孔位置可不耦合到电子装置，由此使昂贵的电子装置避免由于将其连接到合成的有故障的通孔而变得不可操作。
尽管本文仅图示和描述了本公开的某些特征，但本领域技术人员将会想到许多修改和变化。因此，要理解，所附权利要求书旨在涵盖落在本公开真实精神之内的所有这类修改和变化。

Claims (10)

1.一种电子封装，包括：
衬底；
由对应的多个预定义通孔图案所定义的多个通孔；
设置在所述衬底的部分上的金属组合层，用于提供所述多个通孔的所述多个预定义通孔图案以及多个预定义通孔位置；
设置在所述金属组合层的至少一部分上的第一传导层；以及
设置在所述第一传导层上的第二传导层，
其中，所述多个通孔至少部分设置在所述金属组合层、所述第一传导层和所述第二传导层中。
2.如权利要求1所述的电子封装，其中所述金属组合层设置在对应于多个预定义迹线图案的所述衬底的部分上。
3.如权利要求2所述的电子封装，其中所述预定义迹线图案的平均宽度处于从大约1微米到大约1000微米的范围中。
4.如权利要求1所述的电子封装，其中所述多个通孔的平均直径处于从大约1微米到大约500微米的范围中。
5.如权利要求1所述的电子封装，其中所述多个通孔的两个相邻设置的通孔之间的平均间距处于从大约2微米到大约1000微米的范围中。
6.如权利要求1所述的电子封装，其中所述多个通孔包括盲孔、穿孔或其组合。
7.如权利要求1所述的电子封装，其中所述金属组合层、所述第一传导层和所述第二传导层中的一个或多个包括钛、钽、铜、镍、金、银、铬、铝、钛-钨或其组合。
8.一种电子组合件，包括：
电子封装，其中所述电子封装包括：
衬底；
由对应的多个预定义通孔图案所定义的多个通孔；
设置在所述衬底的部分上的金属组合层，用于提供所述多个通孔的所述多个预定义通孔图案以及多个预定义通孔位置；
设置在所述金属组合层的至少一部分上的第一传导层；
设置在所述第一传导层上的第二传导层，
其中，所述多个通孔至少部分设置在所述金属组合层、所述第一传导层和所述第二传导层中；以及
电子装置，耦合到所述多个通孔的对应通孔。
9.如权利要求8所述的电子组合件，其中所述电子装置耦合到所述预定义通孔图案。
10.如权利要求8所述的电子组合件，其中所述多个通孔是盲孔。
CN201511036237.6A 2014-12-23 2015-12-23 具有预定义通孔图案的电子封装及制作和使用其的方法 Active CN105789171B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/580269 2014-12-23
US14/580,269 US10141251B2 (en) 2014-12-23 2014-12-23 Electronic packages with pre-defined via patterns and methods of making and using the same

Publications (2)

Publication Number Publication Date
CN105789171A true CN105789171A (zh) 2016-07-20
CN105789171B CN105789171B (zh) 2020-02-21

Family

ID=54843737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511036237.6A Active CN105789171B (zh) 2014-12-23 2015-12-23 具有预定义通孔图案的电子封装及制作和使用其的方法

Country Status (6)

Country Link
US (1) US10141251B2 (zh)
EP (1) EP3038145A3 (zh)
JP (1) JP6881889B2 (zh)
KR (1) KR102437890B1 (zh)
CN (1) CN105789171B (zh)
TW (1) TWI700970B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569368B (zh) * 2015-03-06 2017-02-01 恆勁科技股份有限公司 封裝基板、包含該封裝基板的封裝結構及其製作方法
US20180130705A1 (en) * 2016-11-07 2018-05-10 Corning Incorporated Delayed Via Formation in Electronic Devices
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
US10420208B2 (en) * 2017-09-06 2019-09-17 Microsoft Technology Licensing, Llc Metal layering construction in flex/rigid-flex printed circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2281814A (en) * 1993-09-08 1995-03-15 Alexander Roger Deas Film carrier with interconnections for I.C. chips
CN101244800A (zh) * 2007-02-13 2008-08-20 通用电气公司 功率覆盖结构及其制作方法
CN102593046A (zh) * 2010-12-22 2012-07-18 通用电气公司 制造半导体器件封装件的方法
US20120273926A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Layer Over Active Surface of Semiconductor Die

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786562B2 (en) 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
US6232151B1 (en) 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20050190959A1 (en) 2004-02-26 2005-09-01 Kohler James P. Drill hole inspection method for printed circuit board fabrication
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US7237334B2 (en) * 2005-08-18 2007-07-03 Intel Corporation Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
JP2009182202A (ja) * 2008-01-31 2009-08-13 Casio Comput Co Ltd 半導体装置の製造方法
US8427652B2 (en) 2010-01-07 2013-04-23 Harris Corporation Systems and methods for measuring geometric changes of embedded passive materials during a lamination process
US8653670B2 (en) 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US9079269B2 (en) * 2011-11-22 2015-07-14 International Business Machines Corporation Spalling with laser-defined spall edge regions
US8716870B2 (en) 2011-12-16 2014-05-06 General Electric Company Direct write interconnections and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2281814A (en) * 1993-09-08 1995-03-15 Alexander Roger Deas Film carrier with interconnections for I.C. chips
CN101244800A (zh) * 2007-02-13 2008-08-20 通用电气公司 功率覆盖结构及其制作方法
CN102593046A (zh) * 2010-12-22 2012-07-18 通用电气公司 制造半导体器件封装件的方法
US20120273926A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Layer Over Active Surface of Semiconductor Die

Also Published As

Publication number Publication date
KR20160076992A (ko) 2016-07-01
TW201635869A (zh) 2016-10-01
TWI700970B (zh) 2020-08-01
US10141251B2 (en) 2018-11-27
US20160183376A1 (en) 2016-06-23
JP2016119460A (ja) 2016-06-30
EP3038145A2 (en) 2016-06-29
CN105789171B (zh) 2020-02-21
JP6881889B2 (ja) 2021-06-02
KR102437890B1 (ko) 2022-08-29
EP3038145A3 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
KR101730344B1 (ko) 칩 패키지
JP2017505999A (ja) 金属ポスト相互接続部を備えた下部パッケージ
JP2007012854A (ja) 半導体チップ及びその製造方法
WO2009023284A2 (en) Interconnection element with plated posts formed on mandrel
CN102144291B (zh) 半导体基板、封装与装置
US20140167234A1 (en) Single Layer Coreless Substrate
US20150373833A1 (en) Printed circuit board and method of manufacturing the same
CN105789171A (zh) 具有预定义通孔图案的电子封装及制作和使用其的方法
US20230384684A1 (en) Method for removing resistor layer, and method of manufacturing semiconductor
CN105830213A (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP4718305B2 (ja) 配線基板の製造方法および半導体装置の製造方法
KR101840305B1 (ko) 반도체 패키지용 인터포저 및 그 제조 방법
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
TWI596738B (zh) 電子封裝及其製造和使用方法
US7662662B2 (en) Method for manufacturing carrier substrate
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
JP2018041750A (ja) インターポーザ、モジュールおよびインターポーザの製造方法
JP2005347389A (ja) 半導体装置、半導体装置の製造方法および半導体装置の検査方法
JP2009277969A (ja) 半導体装置及びその製造方法並びに半導体装置積層体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant