JP2008192740A5 - - Google Patents

Download PDF

Info

Publication number
JP2008192740A5
JP2008192740A5 JP2007024228A JP2007024228A JP2008192740A5 JP 2008192740 A5 JP2008192740 A5 JP 2008192740A5 JP 2007024228 A JP2007024228 A JP 2007024228A JP 2007024228 A JP2007024228 A JP 2007024228A JP 2008192740 A5 JP2008192740 A5 JP 2008192740A5
Authority
JP
Japan
Prior art keywords
wiring board
unit
substrate
unit wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007024228A
Other languages
English (en)
Other versions
JP5174355B2 (ja
JP2008192740A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007024228A priority Critical patent/JP5174355B2/ja
Priority claimed from JP2007024228A external-priority patent/JP5174355B2/ja
Publication of JP2008192740A publication Critical patent/JP2008192740A/ja
Publication of JP2008192740A5 publication Critical patent/JP2008192740A5/ja
Application granted granted Critical
Publication of JP5174355B2 publication Critical patent/JP5174355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 基板と、前記基板の少なくとも上面に形成され、垂直方向に立設する層間接続部が一体的に設けられた第1配線パターンとにより構成される第1ユニット配線板と、
    前記第1ユニット配線板の上に形成され、上下側を導通可能にする第2配線パターンを備えた第2ユニット配線板の前記第2配線パターンが前記第1ユニット配線板の前記層間接続部に接続された前記第2ユニット配線板と、
    前記第1ユニット配線板と前記第2ユニット配線板の間に充填された樹脂部とを有し、
    前記第1配線パターンは電源プレーン及びグランドプレーンを含むことを特徴とする配線基板。
  2. 前記第1配線パターンは、リードフレームから形成され、前記第1配線パターンの厚みは前記第2配線パターンの厚みより厚いことを特徴とする請求項1に記載の配線基板。
  3. 前記第1ユニット配線板の前記基板は貫通電極を備えており、
    前記第1ユニット配線板は、前記基板の両面側に、前記貫通電極に接続されて外側に前記層間接続部が立設した前記第1配線パターンがそれぞれ形成されて構成され、
    前記第2ユニット配線板が前記第1ユニット配線板の両面側の第1配線パターンの前記層間接続部にそれぞれ接続されて配置されており、
    前記樹脂部は、前記第1ユニット配線板とその両面側に配置された前記第2ユニット配線板との間にそれぞれ充填されていることを特徴とする請求項1に記載の配線基板。
  4. 請求項1乃至3のいずれか一項の配線基板と、
    前記配線基板における前記第2ユニット配線板の外面側の前記第2配線パターンにフリップチップ接続された半導体チップとを有することを特徴とする半導体装置。
  5. 前記第1ユニット配線板の上に前記樹脂部に埋設された状態で実装され、前記第1配線パターンに接続された電子部品をさらに有することを特徴とする請求項4に記載の半導体装置。
  6. 基板と、垂直方向に立設する層間接続部が設けられて、連結部によって相互に繋がって形成された第1配線パターンを備えたリードフレームとを用意する工程と、
    前記基板の少なくとも上面に、前記第1配線パターンの前記層間接続部が外側に配置されるように前記リードフレームを接着する工程と、
    前記リードフレームの前記連結部を除去して前記第1配線パターンを相互に分離することにより、前記基板と前記第1配線パターンにより構成される第1ユニット配線板を得る工程と、
    上下側を導通可能にする第2配線パターンを備えた第2ユニット配線板を用意し、前記第1ユニット配線板の前記第1配線パターンの前記層間接続部に、前記第2ユニット配線板の前記第2配線パターンを接続する工程と、
    真空トランスファモールド法によって、前記第1ユニット配線板と前記第2ユニット配線板の間に樹脂を充填することにより、前記第1ユニット配線板及び前記第2ユニット配線板を一体化する樹脂部を形成する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記リードフレームを用意する工程は、
    金属薄板の上に形成されたマスク材をマスクにして、前記金属薄板を厚みの途中までウェットエッチングすることにより前記層間接続部を形成する工程と、
    前記層間接続部を形成する工程の前又は後に、前記金属薄板を貫通加工することにより前記第1配線パターンを形成する工程とを含むことを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記基板を用意する工程において、前記基板は半硬化状態のプリプレグからなり、
    前記リードフレームを前記基板に接着する工程において、前記プリプレグを熱処理して硬化させることによって前記基板を得ると共に、前記基板の上に前記リードフレームを接着させることを特徴とする請求項6に記載の配線基板の製造方法。
  9. 前記基板は貫通電極を備えており、
    前記リードフレームを前記基板に接着する工程において、前記基板の両面側に、前記貫通電極に接続される前記リードフレームをそれぞれ接着し、
    第1ユニット配線板を得る工程、及び前記第2ユニット配線板を前記第1ユニット配線板に接続する工程は、前記基板の両面側で行われ、
    前記樹脂部は、前記第1ユニット配線板とその両面側に配置された前記第2ユニット配線板の間に充填されることを特徴とする請求項6に記載の配線基板の製造方法。
  10. 前記第1ユニット配線板を得る工程の後に、第1ユニット配線板の上に、電子部品を前記第1配線パターンに接続して実装する工程をさらに有し、
    樹脂部を形成する工程において、前記電子部品が樹脂部に埋設されることを特徴とする請求項6に記載の配線基板の製造方法。
JP2007024228A 2007-02-02 2007-02-02 配線基板及びその製造方法と半導体装置 Active JP5174355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007024228A JP5174355B2 (ja) 2007-02-02 2007-02-02 配線基板及びその製造方法と半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007024228A JP5174355B2 (ja) 2007-02-02 2007-02-02 配線基板及びその製造方法と半導体装置

Publications (3)

Publication Number Publication Date
JP2008192740A JP2008192740A (ja) 2008-08-21
JP2008192740A5 true JP2008192740A5 (ja) 2010-02-12
JP5174355B2 JP5174355B2 (ja) 2013-04-03

Family

ID=39752576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007024228A Active JP5174355B2 (ja) 2007-02-02 2007-02-02 配線基板及びその製造方法と半導体装置

Country Status (1)

Country Link
JP (1) JP5174355B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5577760B2 (ja) * 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
JP2023006236A (ja) * 2021-06-30 2023-01-18 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383396A (ja) * 1989-08-28 1991-04-09 Fujitsu Ltd 多層プリント配線板
JPH08181417A (ja) * 1994-12-26 1996-07-12 Furukawa Electric Co Ltd:The 回路材の製造方法
JP3553043B2 (ja) * 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
JP2004014679A (ja) * 2002-06-05 2004-01-15 Fcm Kk 積層用回路基板および積層回路

Similar Documents

Publication Publication Date Title
JP6496571B2 (ja) 極薄埋め込み型半導体デバイスパッケージおよびその製造方法
CN105493269B (zh) 超微间距PoP无芯封装
US9391027B2 (en) Embedded semiconductor device package and method of manufacturing thereof
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
KR101090423B1 (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
TWI511263B (zh) 堆疊式晶粒嵌入晶片增層之系統及方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
TWI504329B (zh) 封裝基板、封裝結構以及封裝基板的製作方法
JP2010147153A5 (ja)
JP2008166327A5 (ja)
JP2017531919A5 (ja)
JP2011114259A5 (ja) 半導体装置の製造方法
JP2009200389A5 (ja)
KR101253514B1 (ko) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
JP2013229465A (ja) 配線基板及び配線基板の製造方法
TW201540147A (zh) 印刷電路板及其製造方法
JP2014045051A5 (ja)
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
TWI566355B (zh) 電子元件封裝結構及製作方法
JP2010118589A5 (ja) 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置
JP2008311520A5 (ja)
US9918381B2 (en) Component-embedded substrate
JP2010109180A5 (ja)
JP2010062199A (ja) 回路基板
JP2008192740A5 (ja)