JP2004014679A - 積層用回路基板および積層回路 - Google Patents
積層用回路基板および積層回路 Download PDFInfo
- Publication number
- JP2004014679A JP2004014679A JP2002164056A JP2002164056A JP2004014679A JP 2004014679 A JP2004014679 A JP 2004014679A JP 2002164056 A JP2002164056 A JP 2002164056A JP 2002164056 A JP2002164056 A JP 2002164056A JP 2004014679 A JP2004014679 A JP 2004014679A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- circuit
- circuit board
- conductive layer
- lamination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】従来積層回路に必須的に用いられてきたスペーサーを一切使用することなく、極めて経済的かつ簡便に積層回路の構築を可能とする積層用回路基板およびそれを用いた積層回路を提供する。
【解決手段】積層用回路基板は、絶縁性基板１０１の表裏両面に回路を構成する導電層１０２，１０３が形成されている積層用回路基板であって、これら表裏両面の両導電層が前記絶縁性基板を物理的に貫通するビアホール１０４を介して互いに電気的に接合可能とされており、かつ前記両導電層の少なくとも一方の導電層上に１以上の導電性突起部１０５を有することを特徴としている。また、本発明の積層回路は、１以上の回路基板と１以上の半導体ウエハーとを順次積層してなる積層回路であって、回路基板として上記の積層用回路基板を使用し、かつその導電性突起部により各回路基板が電気的に接合されていることを特徴としている。
【選択図】 図１
【解決手段】積層用回路基板は、絶縁性基板１０１の表裏両面に回路を構成する導電層１０２，１０３が形成されている積層用回路基板であって、これら表裏両面の両導電層が前記絶縁性基板を物理的に貫通するビアホール１０４を介して互いに電気的に接合可能とされており、かつ前記両導電層の少なくとも一方の導電層上に１以上の導電性突起部１０５を有することを特徴としている。また、本発明の積層回路は、１以上の回路基板と１以上の半導体ウエハーとを順次積層してなる積層回路であって、回路基板として上記の積層用回路基板を使用し、かつその導電性突起部により各回路基板が電気的に接合されていることを特徴としている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は積層用回路基板および積層回路に関する。
【０００２】
【従来の技術】
近年、携帯電話機やゲーム機をはじめとする各種民生用電子機器およびＯＡ機器や計測器をはじめとする各種産業用電子機器においては、いずれも高性能かつコンパクトな形態が望まれており、これに伴ってそれらに用いられている各種回路類においても一層の高密度化が要求されている。そしてこれらの要求に応えるひとつの手段として複数の回路基板と複数の半導体ウエハーとを積層させてなる積層回路が用いられている。これらの積層回路は、通常二枚の回路基板の間に半導体ウエハーをサンドウィッチ状に挟み込んだものが何層かに亘って連続する構成となっているが、この半導体ウエハーを保護しつつ実装させるために通常スペーサー（内層基板または層間部材）と呼ばれる内側に空孔スペースを有する枠形をした保護板が半導体ウエハーを取囲むようなかたちで二枚の回路基板の間に挿入されている（特開平６−４５７６３号公報）。
【０００３】
しかしながら、このようなスペーサーは積層構造上、実装される半導体ウエハーと同数のものが必要となり実質的に積層枚数を大幅に増大させることになる。したがって、この積層枚数の増大に伴いコスト的なデメリットとなるばかりではなく、積層時の位置合わせにも高度な技術を要することとなるためこれに代替する技術の開発が待たれていた。
【０００４】
【発明が解決しようとする課題】
本発明は、このような状況に鑑みなされたものであって、その目的とするところは上記のようなスペーサーを用いることなく積層回路の構築を可能とする積層用回路基板およびそれを用いた積層回路を提供することにある。
【０００５】
【課題を解決するための手段】
本発明者は、前記スペーサーを用いることなく積層回路を構築する方法を種々検討した結果、当該スペーサーの奏する基本的作用が、絶縁体であってその一部に導電性の電気的接合部を有することおよび半導体ウエハーを保護するのに十分な厚みを有することの二点に集約されるとの知見が得られ、この知見に基づきさらに研究を重ねることによりついに本発明を完成するに至った。
【０００６】
すなわち、本発明は前記スペーサーを用いることなく積層回路を構築するのに適した積層用回路基板を提供するものであって、当該積層用回路基板は、絶縁性基板の表裏両面に回路を構成する導電層が形成されている積層用回路基板であって、これら表裏両面の両導電層は前記絶縁性基板を物理的に貫通するビアホールを介して互いに電気的に接合可能とされており、かつ前記両導電層の少なくとも一方の導電層上に１以上の導電性突起部を有することを特徴としている。
【０００７】
また本発明の積層用回路基板は、絶縁性基板の表裏両面の少なくとも一方に回路を構成しない導電層がさらに形成され、その導電層上に１以上の導電性突起部を有したものとすることができる。
【０００８】
また、本発明の積層用回路基板においては、上記導電性突起部の高さが１０〜５００μｍであることが好適である。
【０００９】
そして、本発明の積層回路は、１以上の回路基板と１以上の半導体ウエハーとを順次積層してなる積層回路であって、回路基板として上記の積層用回路基板を使用し、かつその導電性突起部により各回路基板が電気的に接合されていることを特徴としている。
【００１０】
【発明の実施の形態】
本発明の積層用回路基板の各構成要素ならびに積層回路の構造をそれぞれの製造方法等を含めて以下に説明する。
【００１１】
＜絶縁性基板＞
本発明の積層用回路基板の基材として用いられる絶縁性基板としては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえばポリイミド、ポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、ＰＥＮ、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルム、シート、板状体等を挙げることができる。これらの中でも特に各種の加工特性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルム、シート、板状体を用いることが好ましい。なお、このような絶縁性基板としては、その厚みが１０〜１５０μｍ、好ましくは４０〜１００μｍ程度のものが好適であり、またその形状については前記のようにシート状のものである限り枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特に加工効率の観点からロールのような長尺の連続状のものを用いることが好適であり、これにより回路基板の作成から積層回路の製造まで連続して自動化が可能となるため生産性が飛躍的に向上する。
【００１２】
＜導電層＞
上記絶縁性基板の表裏両面に形成される導電層としては、この種の導電層として従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえば導電性を示す各種金属をめっきやスパッタリングすることにより形成したものやこれらの金属からなる箔を接着や熱プレスすることにより形成したもの、あるいはこれらの金属をはじめとしてその他カーボンブラック等のような導電性物質を含んでなる導電性インクを用いることにより形成したもの、またあるいはこれらの技術とレジスト技術を組合せたものなどを挙げることができる。これらの中でも加工効率や後述のビアホールの充填の容易さ等を考慮すると導電性を示す各種金属をめっきにより形成したものが特に好ましい。当該ビアホールの内径が小さいものである場合には、特にめっきによらなければその内部を充填することは非常に困難となるからである。なお、上記の金属としては、銅、銀、金、ニッケル、亜鉛、パラジウム、スズまたはこれらの金属の一種以上を含んでなる合金等を挙げることができる。また、めっきとしては無電解めっきまたは電気めっきのいずれであっても差し支えないが、めっき液の組成やめっき条件は後述のビアホールの充填のことをも考慮して適宜選択することが好ましい。たとえば、めっき液の組成としてはビアホールを十分に充填できるよう適宜金属塩の濃度を調節し、通常金属塩の濃度を１０〜６００ｇ／ｌ程度の条件のものを選択することが好ましい。また、めっき条件としては、ｐＨ、浴温、電流密度等を適宜調節し、通常ｐＨ１〜１３、浴温１０〜７０℃、電流密度０．１〜５０Ａ／ｄｍ２の条件のものを選択することが好ましい。また、当該導電層の厚みは、１〜３０μｍ、好ましくは２〜２０μｍとすることが好適である。１μｍ未満の場合には十分な導電効果を得ることができず、また３０μｍを超えても導電効果に大差なく却って経済的に不利となる。
【００１３】
このような導電層は、基本的には前記絶縁性基板の表裏両面に回路を形成するものであるが、回路を形成せず後述の導電性突起部を形成する際の支持層としての役割のみを奏するように形成することもできる。かかる形成方法としては予め回路パターンや支持層を形成するようにしてこの導電層を形成させることができる一方、一旦無地状に導電層を形成した後にエッチングなどの手段により各種回路パターンや支持層を形成させることもできる。通常、このような回路のパターンは、半導体ウエハーがセットされる側の面に形成されるパターンの方がファイン化されることが多い。
【００１４】
一方、このように形成された回路パターンの表面が酸化されてしまうことを防止するために、予め前記導電層の表面に酸化防止層を形成することができる。このような酸化防止層は、スズ、亜鉛、銀、クロムまたはこれらの金属を少なくとも一種以上含んでなる合金等を数μｍ、好ましくは１μｍ以下の厚みでコートすることにより形成することができる。本発明においては、このような酸化防止層が形成されている場合にはそれを含めた状態で導電層と呼ぶものとする。
【００１５】
さらに、上記回路パターンの少なくとも一部の表面に対して、低融点金属からなるバンプやニッケル−金等からなるボンディング端子を形成することもできる。当該バンプとは、半導体ウエハーの端子と上記回路とを接合させる際に両者の密着性を促進する作用をなすものであり、これら両者を構成する金属と溶融しあうことにより互いの成分が拡散し、以って合金化する作用を有するものである。このようなバンプとしては、たとえば金属スズやスズ合金などを挙げることができ、通常導電層上にめっきにて形成することができる。一方、当該ボンディング端子とは、半導体ウエハーをボンディング線（一般的に金で構成される）で接合する場合にそのボンディング線に対する端子となるものであり、通常厚さ１〜３μｍのニッケルによって形成されその表面を厚さ０．４〜１μｍの金の層でコートした構成を有する。本発明においては、このようなバンプやボンディング端子が形成されている場合には、このようなバンプやボンディング端子を含めて導電層と呼ぶものとする。
【００１６】
なお、本発明においては、必要に応じ上記絶縁性基板と導電層との間に下地層を形成することができる。当該下地層は、前記絶縁性基板と前記導電層との組み合わせにより、またあるいは必要とされる導電層の厚さ等によりその絶縁性基板上に直接導電層を形成することが困難な場合に必要とされるものであって、電気的手段によって導電層を形成する際にいわばその電極としての作用を奏したりあるいは塗布手段によって導電層を形成する際にそのアンカー層としての作用を奏するものである。このような下地層は、たとえば前述の各種金属をめっきしたりスパッタリングさせたりすることにより、またあるいは前記導電性インクにおいて導電性物質を含まない組成のインクやレジストを塗布することにより絶縁性基板上に形成することができる。これらの中でも、後述のビアホールの内部を均一に被覆するためには、特にめっきおよびスパッタリングを採用することが好ましい。当該ビアホールの内径が小さいものである場合、特にこれらの方法によらなければその内部を被覆することは非常に困難となるからである。通常、この下地層の厚みは、０．０５〜２μｍ、好ましくは０．５〜１μｍとすることが好適である。その厚みが０．０５μｍ未満の場合には、導電層を形成させるための効果が十分に発揮されなくなる場合がある一方、２μｍを超える厚みで形成させても得られる効果に大差なく却って経済的に不利となる。本発明においては、このような下地層が形成されている場合にはこのような下地層を含めて導電層と呼ぶものとし、このような下地層は導電層をエッチングして回路を形成する際に通常これらの導電層とともに除去されることとなる。
【００１７】
＜ビアホール＞
本発明におけるビアホールとは、前記絶縁性基板を物理的に貫通するように設けられている小孔であって、このビアホールを介して絶縁性基板の表裏両面の両導電層を電気的に接合可能とする作用を有するものである。このようなビアホールは、内径が１０〜２００μｍ、好ましくは２０〜７０μｍとなるように各種レーザ、ドリル、パンチ、プレスなどの開孔手段により物理的に貫通するように開孔される。当該ビアホールの前記内径が１０μｍ未満となる場合には電気的接合効果が十分に担保されなくなる場合が生じる一方、２００μｍを超える場合には後述の充填が十分に達成されなくなる場合があるためいずれも好ましくない。なお、予め絶縁性基板の片方の面に前記導電層や下地層が設けられている場合にはそれらの層を含めて物理的に貫通するものであってもよいし、またあるいはこれらの層を物理的に貫通せずに残すようなかたちで上記の絶縁性基板のみを物理的に貫通するようにして開孔させることもできる。また、このようなビアホールの形状は、特に限定されることはなく、円形のものや多角形状のものとすることができる。
【００１８】
また、このようなビアホールは、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物によって充填されていることが好ましく、当該導電層を形成する際に同時に充填するようにすることが特に好ましい。このような構成をとることにより、ビアホールの大きさにかかわらず比電気抵抗を確保できるとともに内部に空孔を残存させることもなく、以ってこの空孔が原因で発生する破裂の問題を同時に解消することができる。また、加工効率の観点からもこのように導電層の形成とビアホールの充填を同時に行なうことは好ましいものとなる。かかる充填方法としては、前述の通りめっき法により充填することが好ましく、特に電気めっきにより充填することが好ましい。
【００１９】
＜導電性突起部＞
導電性突起部は、前記絶縁性基板の表裏両面に形成されている導電層の少なくとも一方の導電層上に１以上形成されるものである。この導電性突起部は、これ自身が導電性を有することから上下に隣接する他の基板との間で電気的接合点となる作用を奏するとともに、一定の高さを有することから半導体ウエハーを担持するためのスペースを確保する支柱としての作用をも奏するものである。すなわち、半導体ウエハーはこの導電性突起部が支柱となって２枚の絶縁性基板の間に形成されるスペース内に担持されることにより保護されることとなる一方、当該スペースの上下の壁面となる絶縁性基板はこの当該導電性突起部によりその導電層が互いに電気的に接合されることになる。
【００２０】
したがって、このような導電性突起部は１０〜５００μｍ、好ましくは５０〜１５０μｍの高さを有していることが好ましい。その高さが１０μｍに満たない場合は、半導体ウエハーを絶縁性基板の間に担持するのに必要なスペースが確保できなくなる可能性が高くなる一方、その高さが５００μｍを超える場合は十分な強度を有したものを形成することが困難となるため好ましくない。
【００２１】
なお、当該導電性突起部は上記のような電気的接合作用を有さず、支柱もしくは支壁としての作用のみを有するものを補助的に形成することができる。通常、回路を構成しない導電層上に形成される導電性突起部は、このような支柱もしくは支壁としての作用のみを奏するものとなる。
【００２２】
本発明の導電性突起部は導電性を示す物質で構成されている限り特にその組成が限定されることはないが、好ましくは銅、銀、金、ニッケル、亜鉛、パラジウム、スズ等の金属またはこれらの金属の一種以上を含んでなる合金等を挙げることができる。また、その形成方法としては、種々の方法を挙げることができこれも特に限定されるものではないが、たとえば以下のようなものを挙げることができる。
【００２３】
まずその一として、めっき法が挙げられる。めっき法とは、導電層の所望の位置にめっき的手段により導電性突起部を直接形成する方法である。このような所望の位置は、たとえば導電層上をレジストで処理し露光現像後当該レジストが除去される部分をその位置とすることができ、そのレジストが除去された部分を起点（電極）としてめっきすれば当該所望の位置に導電性突起部が形成される。めっき法は、通常無電解めっきと電気めっきとに分類できるが、導電性突起部がある程度の高さを有するものである場合はその堆積量が多くなる電気めっき法を採用することが特に好ましい。たとえば、前述の導電層を形成するのに用いられるめっき液の組成や条件と同様のものを選択して実行することができる。なお、一回のめっき操作で十分な導電性突起部の高さが得られないときは、複数回繰り返して行なうことも可能である。
【００２４】
つぎにその二として、エッチング法が挙げられる。エッチング法とは、予め所望の導電性突起部の高さに匹敵する厚さの導電性物質層を形成し、その表面をレジストで処理することにより露光、現像後そのレジストの種類によりポジ部あるいはネガ部に存在する導電性物質のみをエッチングにより除去し、以って導電性突起部を形成する方法である。このような導電性物質層は、たとえば所望の厚さを有する金属箔を接着または熱プレスすることによって形成したり、前述の如きめっき法を採用して所望の厚さを有するように無地状に形成させたりすることにより形成することができる。またレジストとしては、従来公知のものをいずれも採用することができる。
【００２５】
またその三として、マスク法が挙げられる。マスク法とは、所望の導電性突起部の高さに相当する厚さのフィルムを導電層上に載置し、導電性突起部を形成させたい位置に対してたとえばレーザを照射させるなどしてその部分のフィルムを除去し、次いでその除去された部分のみに導電性物質をめっきなどすることにより充填させる方法である。この方法によればその周りのフィルム部分がちょうどマスク的な役割を果たし、以ってその除去されたフィルムの部分のみに所望の高さの導電性突起部を形成させることができる。上記のフィルムとしては、レーザなどにより所望の部分のみを除去できるものであれば特に限定されるものではないが、たとえばポリエステルフィルム等が好ましく用いられる。
【００２６】
上述したような各方法により形成される導電性突起部は、好ましくは半導体ウエハーをセットするためにその回路パターンがファイン化されている側とは異なる方の側の導電層上に形成することが好適である。導電性突起部はある程度の断面積を必要とするものであるため、回路パターンがファイン化されているとその形成位置の選択が困難となるからである。また、このような導電性突起部が複数形成される場合であって、その高さが均一にならない場合には平板プレスにかけることによりこれらの高さを均一なものとすることが好ましい。これらの高さが不均一になると積層回路を作成する際に電気的接合効果が不良となったり、あるいは導電性突起部が破損してしまう原因となるからである。
【００２７】
なお、導電性突起部の先端には、前記導電層の表面に形成されることがあるバンプを所望により形成することができ、これにより他の絶縁性基板上に形成されている導電層と接合させる際にその密着性をさらに向上させることができる。本発明においては、このようなバンプが形成されている場合には、このようなバンプを含めて導電性突起部と呼ぶものとする。
【００２８】
＜積層用回路基板＞
本発明の積層用回路基板は、上述の通りの構成を有するものであるが、図１および図３を参照してその構造をさらに詳細に説明する。
【００２９】
図１は、本発明の積層用回路基板の一例を示した概略断面図であって、絶縁性基板１０１にはビアホール１０４を介して互いに電気的に接合される導電層１０２、１０３が回路を構成するようにして形成されており、導電層１０３には導電性突起部１０５が形成されている。本発明でいう導電性突起部の高さとは、導電層１０３に接するところからその先端部までの長さをいうものとする。また、半導体ウエハーは、通常、導電層１０２が形成されている側にセットされる。なお、導電層上には所望によりバンプ１０６が形成されている。
【００３０】
図３は、本発明の積層用回路基板の別の一例を示した概略断面図であって、絶縁性基板３０１にはビアホール３０４を介して互いに電気的に接合される導電層３０２、３０３が回路を構成するようにして形成されており、導電層３０３には導電性突起部３０５が形成されている。なお、導電層上には所望によりバンプ３０６が形成されている。一方、導電層３１３は回路を形成しておらず導電性突起部３０９の支持層としての作用を奏しており、導電性突起部３０９は電気的接合作用は奏さずに支柱もしくは支壁としての作用のみを奏するように形成されている。通常、このような導電層３１３および導電性突起部３０９は、それぞれ導電層３０３および導電性突起部３０５と一旦一体的に形成された後エッチングにより間隙部３１０を形成することにより分離形成されるものである。このような導電性突起部３０９は、導電性突起部３０５のみで支柱として支持するのが十分でないような場合に形成されるものである。
【００３１】
＜積層回路＞
本発明の積層回路は、上述の積層用回路基板と半導体ウエハーとを積層させることにより構成されるものであるが、図２および図４を参照してその構造をさらに詳細に説明する。
【００３２】
図２は、本発明の積層回路の一例を示した概略断面図であって、複数の積層用回路基板（絶縁性基板２０１、２１１、２２１、２３１）と複数の半導体ウエハー２０７、２１７、２２７が積層されている状態が示されている。各積層用回路基板には、その表裏両面に導電層２０２、２０３、２１２、２１３等が回路を構成して形成されており、それらの導電層はビアホール２０４、２１４等を介して電気的に接合されている。なお、これらのビアホールは、通常、導電層を構成する構成物によりその内部全てが充填されている。また、各導電層上には、所望によりバンプ２０６や２１６が形成されていてもよい。
【００３３】
そして、これらの導電層上（好ましくは半導体ウエハーがセットされない側の導電層２０３や２１３の上）には、導電性突起部２０５や２１５が形成されその上下の絶縁性基板上に設けられている導電層２１２や２２２を互いに電気的に接合する作用を奏しているとともに各半導体ウエハーを保護する作用を奏している。すなわち各半導体ウエハー２０７、２１７、２２７は、たとえば２１７を例にとっていうと導電性突起部２０５を支柱として絶縁性基板２０１と２１１の間に形成されるスペースに担持され保護されることになる。なお、図示していないが、このようなスペースの残余部は最終的には絶縁性の樹脂により充填封止されて仕上げられることになる。
【００３４】
図４は、本発明の積層回路の別の一例を示した概略断面図であって、半導体ウエハー４０７が絶縁性基板４０１上にセットされ、ボンディング線４１８を介してボンディング端子４０８と接合されることにより導電層４０２と電気的に接合されている。そして導電層４０２は絶縁性基板４０１のもう一方の面の導電層４０３とビアホール４０４を介して電気的に接合されている。また導電層４０３上に形成されている導電性突起部４０５は絶縁性基板４１１上の導電層４１２と電気的に接合されているとともに、これが支柱として作用して半導体ウエハー４１７を担持するスペースを確保している。なお、図示していないが、上記図２の場合と同様にこのようなスペースの残余部は最終的には絶縁性の樹脂により充填封止されて仕上げられることになる。
【００３５】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００３６】
＜実施例１＞
絶縁性基板としてガラス繊維強化エポキシ樹脂フィルム（厚さ７５μｍであって全長１００ｍのもの）を用い、その両面に導電層として厚さ１２μｍの銅箔を熱プレスにより接合させた。次いで、これらの導電層のうちどちらか一方の表面から炭酸ガスレーザを照射してもう一方の導電層のみを残すかたちでガラス繊維強化エポキシ樹脂フイルムと一方の導電層の部分のみが物理的に貫通されるように内径が５０〜７０μｍのビアホールを開孔させた。
【００３７】
続いて、このフィルムのビアホールが開孔されている方の表面に対してスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対してさらに硫酸銅めっき液（硫酸銅１００ｇ／ｌ、硫酸１４０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる導電層（厚さ９μｍ）を形成するとともにこの銅によりビアホールの内部全てを充填させた後、当該めっきによる導電層と前記銅箔による導電層の両者をエッチングすることにより所望の回路を形成した。一方、同様に前記ビアホールが開孔されていないほうの銅箔により形成した導電層に対してもエッチングを行なうことにより所望の回路を形成した。
【００３８】
続いて、上記前者（ビアホールが開孔されたほうの導電層）の回路上において、後述の導電性突起部を形成する位置以外のところが全てマスクされるようにレジストによる必要な露光、現像処理を行なった。その後、上記でマスクされていない位置に対して硫酸銅めっき液（硫酸銅１１０ｇ／ｌ、硫酸１５０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を連続三回行なうことにより高さ１００μｍの銅からなる導電性突起部を形成することによって、本発明の積層用回路基板を作成した。
【００３９】
このようにして得た積層用回路基板は、種々の積層回路に好適に用いることができ、そのような積層回路においては一切スペーサーを用いる必要がなかった。
【００４０】
＜実施例２＞
実施例１において絶縁性基板の表裏両面に導電層による回路を形成させるところまでは全て同様にして実施例１と同様のものを作成した。
【００４１】
次いで、ビアホールが形成されたほうの導電層からなる上記回路上において、厚さ１２０μｍのポリエステルフィルムを重ね合わせ後述の導電性突起部を形成させる位置を特定し、その位置に該当する部分のフィルムをＣＯ２レーザを用いて除去した。その後、上記フィルムが除去された部分に対して硫酸銅めっき液（硫酸銅１１０ｇ／ｌ、硫酸１３０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を行なった後、該フィルムを剥離することにより高さ１２０μｍの銅からなる導電性突起部を形成することによって、本発明の積層用回路基板を作成した。
【００４２】
このようにして得た積層用回路基板は、種々の積層回路に好適に用いることができ、そのような積層回路においては一切スペーサーを用いる必要がなかった。
【００４３】
＜実施例３＞
実施例１において絶縁性基板の表裏両面に導電層による回路を形成させるところまでは全て同様にして実施例１と同様のものを作成した。
【００４４】
次いで、ビアホールが形成されたほうの導電層からなる上記回路パターン上において、さらに厚さ８０μｍの銅箔を重ね合わせ、所望の位置部分のみがマスクされるようにレジストによる必要な露光、現像処理を行なった。その後、上記でマスクされていない部分のみをエッチングにより除去することによって高さ８０μｍの銅からなる導電性突起部を所望の位置に形成した。
【００４５】
一方、上記とは反対側の面に形成されている導電層からなる回路において、半導体ウエハーの端子と接合させる位置にスズめっき液でめっきすることによりスズからなるバンプを形成させることによって本発明の積層用回路基板を作成した。
【００４６】
そして、上記で得られた積層用回路基板と半導体ウエハーとをそれぞれ複数枚積層させた後絶縁性の樹脂でこれらを封止することにより本発明の積層回路を得た。このようにして得られた積層回路は、スペーサーを一切用いていないことから経済的に有利であるばかりか、スペーサーに対する位置合わせが不要であるため極めて容易に作成することができるものであった。
【００４７】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４８】
【発明の効果】
本発明は、積層用回路基板として使用される絶縁性基板の導電層上に導電性突起部を形成したことにより、従来この種の積層回路に用いられてきたスペーサーを用いることなく積層回路を構成することが可能となった。したがって、スペーサーを不要としたことによるコストメリットが享受されるばかりではなく、積層時においてこれら多数存在したスペーサーの位置合わせに要していた労力を大幅に削減でき極めて効率よくしかも簡単に積層回路を作成可能とした。
【００４９】
すなわち本発明は、上記導電性突起部が半導体ウエハーを保護しこれを担持するためのスペースを確保するための支柱としての作用を有するとともに、別の基板に形成されている各回路を互いに電気的に接合させる作用を奏することから、前記の通り従来この種の積層回路に用いられてきたスペーサーを一切用いることなく積層回路を構築することに成功したものである。
【００５０】
また、電気的接合作用を奏さない導電性突起部を補助的に形成することにより、これが支柱もしくは支壁としての作用をより強化することによって上記スペースの確保をより完全なものとすることができる。
【００５１】
したがって、本発明の積層用回路基板は、各種の積層回路に広範囲に使用することができるとともに、この積層用回路基板を用いてなる本発明の積層回路は、民生用または産業用の電気電子機器用回路としてあらゆる分野で好適に使用することができる。
【図面の簡単な説明】
【図１】本発明の積層用回路基板の一例を示す概略断面図である。
【図２】本発明の積層回路の一例を示す概略断面図である。
【図３】本発明の積層用回路基板の別の一例を示す概略断面図である。
【図４】本発明の積層回路の別の一例を示す概略断面図である。
【符号の説明】
１０１，２０１，２１１，２２１，２３１，３０１，４０１，４１１ 絶縁性基板、１０２，１０３，２０２，２０３，２１２，２１３，２２２，３０２，３０３，３１３，４０２，４０３，４１２ 導電層、１０４，２０４，２１４，３０４，４０４ ビアホール、１０５，２０５，２１５，３０５，３０９，４０５導電性突起部、１０６，２０６，２１６、３０６ バンプ、２０７，２１７，２２７，４０７，４１７ 半導体ウエハー、４０８ ボンディング端子、４１８ボンディング線、３１０ 間隙部。
【発明の属する技術分野】
本発明は積層用回路基板および積層回路に関する。
【０００２】
【従来の技術】
近年、携帯電話機やゲーム機をはじめとする各種民生用電子機器およびＯＡ機器や計測器をはじめとする各種産業用電子機器においては、いずれも高性能かつコンパクトな形態が望まれており、これに伴ってそれらに用いられている各種回路類においても一層の高密度化が要求されている。そしてこれらの要求に応えるひとつの手段として複数の回路基板と複数の半導体ウエハーとを積層させてなる積層回路が用いられている。これらの積層回路は、通常二枚の回路基板の間に半導体ウエハーをサンドウィッチ状に挟み込んだものが何層かに亘って連続する構成となっているが、この半導体ウエハーを保護しつつ実装させるために通常スペーサー（内層基板または層間部材）と呼ばれる内側に空孔スペースを有する枠形をした保護板が半導体ウエハーを取囲むようなかたちで二枚の回路基板の間に挿入されている（特開平６−４５７６３号公報）。
【０００３】
しかしながら、このようなスペーサーは積層構造上、実装される半導体ウエハーと同数のものが必要となり実質的に積層枚数を大幅に増大させることになる。したがって、この積層枚数の増大に伴いコスト的なデメリットとなるばかりではなく、積層時の位置合わせにも高度な技術を要することとなるためこれに代替する技術の開発が待たれていた。
【０００４】
【発明が解決しようとする課題】
本発明は、このような状況に鑑みなされたものであって、その目的とするところは上記のようなスペーサーを用いることなく積層回路の構築を可能とする積層用回路基板およびそれを用いた積層回路を提供することにある。
【０００５】
【課題を解決するための手段】
本発明者は、前記スペーサーを用いることなく積層回路を構築する方法を種々検討した結果、当該スペーサーの奏する基本的作用が、絶縁体であってその一部に導電性の電気的接合部を有することおよび半導体ウエハーを保護するのに十分な厚みを有することの二点に集約されるとの知見が得られ、この知見に基づきさらに研究を重ねることによりついに本発明を完成するに至った。
【０００６】
すなわち、本発明は前記スペーサーを用いることなく積層回路を構築するのに適した積層用回路基板を提供するものであって、当該積層用回路基板は、絶縁性基板の表裏両面に回路を構成する導電層が形成されている積層用回路基板であって、これら表裏両面の両導電層は前記絶縁性基板を物理的に貫通するビアホールを介して互いに電気的に接合可能とされており、かつ前記両導電層の少なくとも一方の導電層上に１以上の導電性突起部を有することを特徴としている。
【０００７】
また本発明の積層用回路基板は、絶縁性基板の表裏両面の少なくとも一方に回路を構成しない導電層がさらに形成され、その導電層上に１以上の導電性突起部を有したものとすることができる。
【０００８】
また、本発明の積層用回路基板においては、上記導電性突起部の高さが１０〜５００μｍであることが好適である。
【０００９】
そして、本発明の積層回路は、１以上の回路基板と１以上の半導体ウエハーとを順次積層してなる積層回路であって、回路基板として上記の積層用回路基板を使用し、かつその導電性突起部により各回路基板が電気的に接合されていることを特徴としている。
【００１０】
【発明の実施の形態】
本発明の積層用回路基板の各構成要素ならびに積層回路の構造をそれぞれの製造方法等を含めて以下に説明する。
【００１１】
＜絶縁性基板＞
本発明の積層用回路基板の基材として用いられる絶縁性基板としては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえばポリイミド、ポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、ＰＥＮ、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルム、シート、板状体等を挙げることができる。これらの中でも特に各種の加工特性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルム、シート、板状体を用いることが好ましい。なお、このような絶縁性基板としては、その厚みが１０〜１５０μｍ、好ましくは４０〜１００μｍ程度のものが好適であり、またその形状については前記のようにシート状のものである限り枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特に加工効率の観点からロールのような長尺の連続状のものを用いることが好適であり、これにより回路基板の作成から積層回路の製造まで連続して自動化が可能となるため生産性が飛躍的に向上する。
【００１２】
＜導電層＞
上記絶縁性基板の表裏両面に形成される導電層としては、この種の導電層として従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえば導電性を示す各種金属をめっきやスパッタリングすることにより形成したものやこれらの金属からなる箔を接着や熱プレスすることにより形成したもの、あるいはこれらの金属をはじめとしてその他カーボンブラック等のような導電性物質を含んでなる導電性インクを用いることにより形成したもの、またあるいはこれらの技術とレジスト技術を組合せたものなどを挙げることができる。これらの中でも加工効率や後述のビアホールの充填の容易さ等を考慮すると導電性を示す各種金属をめっきにより形成したものが特に好ましい。当該ビアホールの内径が小さいものである場合には、特にめっきによらなければその内部を充填することは非常に困難となるからである。なお、上記の金属としては、銅、銀、金、ニッケル、亜鉛、パラジウム、スズまたはこれらの金属の一種以上を含んでなる合金等を挙げることができる。また、めっきとしては無電解めっきまたは電気めっきのいずれであっても差し支えないが、めっき液の組成やめっき条件は後述のビアホールの充填のことをも考慮して適宜選択することが好ましい。たとえば、めっき液の組成としてはビアホールを十分に充填できるよう適宜金属塩の濃度を調節し、通常金属塩の濃度を１０〜６００ｇ／ｌ程度の条件のものを選択することが好ましい。また、めっき条件としては、ｐＨ、浴温、電流密度等を適宜調節し、通常ｐＨ１〜１３、浴温１０〜７０℃、電流密度０．１〜５０Ａ／ｄｍ２の条件のものを選択することが好ましい。また、当該導電層の厚みは、１〜３０μｍ、好ましくは２〜２０μｍとすることが好適である。１μｍ未満の場合には十分な導電効果を得ることができず、また３０μｍを超えても導電効果に大差なく却って経済的に不利となる。
【００１３】
このような導電層は、基本的には前記絶縁性基板の表裏両面に回路を形成するものであるが、回路を形成せず後述の導電性突起部を形成する際の支持層としての役割のみを奏するように形成することもできる。かかる形成方法としては予め回路パターンや支持層を形成するようにしてこの導電層を形成させることができる一方、一旦無地状に導電層を形成した後にエッチングなどの手段により各種回路パターンや支持層を形成させることもできる。通常、このような回路のパターンは、半導体ウエハーがセットされる側の面に形成されるパターンの方がファイン化されることが多い。
【００１４】
一方、このように形成された回路パターンの表面が酸化されてしまうことを防止するために、予め前記導電層の表面に酸化防止層を形成することができる。このような酸化防止層は、スズ、亜鉛、銀、クロムまたはこれらの金属を少なくとも一種以上含んでなる合金等を数μｍ、好ましくは１μｍ以下の厚みでコートすることにより形成することができる。本発明においては、このような酸化防止層が形成されている場合にはそれを含めた状態で導電層と呼ぶものとする。
【００１５】
さらに、上記回路パターンの少なくとも一部の表面に対して、低融点金属からなるバンプやニッケル−金等からなるボンディング端子を形成することもできる。当該バンプとは、半導体ウエハーの端子と上記回路とを接合させる際に両者の密着性を促進する作用をなすものであり、これら両者を構成する金属と溶融しあうことにより互いの成分が拡散し、以って合金化する作用を有するものである。このようなバンプとしては、たとえば金属スズやスズ合金などを挙げることができ、通常導電層上にめっきにて形成することができる。一方、当該ボンディング端子とは、半導体ウエハーをボンディング線（一般的に金で構成される）で接合する場合にそのボンディング線に対する端子となるものであり、通常厚さ１〜３μｍのニッケルによって形成されその表面を厚さ０．４〜１μｍの金の層でコートした構成を有する。本発明においては、このようなバンプやボンディング端子が形成されている場合には、このようなバンプやボンディング端子を含めて導電層と呼ぶものとする。
【００１６】
なお、本発明においては、必要に応じ上記絶縁性基板と導電層との間に下地層を形成することができる。当該下地層は、前記絶縁性基板と前記導電層との組み合わせにより、またあるいは必要とされる導電層の厚さ等によりその絶縁性基板上に直接導電層を形成することが困難な場合に必要とされるものであって、電気的手段によって導電層を形成する際にいわばその電極としての作用を奏したりあるいは塗布手段によって導電層を形成する際にそのアンカー層としての作用を奏するものである。このような下地層は、たとえば前述の各種金属をめっきしたりスパッタリングさせたりすることにより、またあるいは前記導電性インクにおいて導電性物質を含まない組成のインクやレジストを塗布することにより絶縁性基板上に形成することができる。これらの中でも、後述のビアホールの内部を均一に被覆するためには、特にめっきおよびスパッタリングを採用することが好ましい。当該ビアホールの内径が小さいものである場合、特にこれらの方法によらなければその内部を被覆することは非常に困難となるからである。通常、この下地層の厚みは、０．０５〜２μｍ、好ましくは０．５〜１μｍとすることが好適である。その厚みが０．０５μｍ未満の場合には、導電層を形成させるための効果が十分に発揮されなくなる場合がある一方、２μｍを超える厚みで形成させても得られる効果に大差なく却って経済的に不利となる。本発明においては、このような下地層が形成されている場合にはこのような下地層を含めて導電層と呼ぶものとし、このような下地層は導電層をエッチングして回路を形成する際に通常これらの導電層とともに除去されることとなる。
【００１７】
＜ビアホール＞
本発明におけるビアホールとは、前記絶縁性基板を物理的に貫通するように設けられている小孔であって、このビアホールを介して絶縁性基板の表裏両面の両導電層を電気的に接合可能とする作用を有するものである。このようなビアホールは、内径が１０〜２００μｍ、好ましくは２０〜７０μｍとなるように各種レーザ、ドリル、パンチ、プレスなどの開孔手段により物理的に貫通するように開孔される。当該ビアホールの前記内径が１０μｍ未満となる場合には電気的接合効果が十分に担保されなくなる場合が生じる一方、２００μｍを超える場合には後述の充填が十分に達成されなくなる場合があるためいずれも好ましくない。なお、予め絶縁性基板の片方の面に前記導電層や下地層が設けられている場合にはそれらの層を含めて物理的に貫通するものであってもよいし、またあるいはこれらの層を物理的に貫通せずに残すようなかたちで上記の絶縁性基板のみを物理的に貫通するようにして開孔させることもできる。また、このようなビアホールの形状は、特に限定されることはなく、円形のものや多角形状のものとすることができる。
【００１８】
また、このようなビアホールは、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物によって充填されていることが好ましく、当該導電層を形成する際に同時に充填するようにすることが特に好ましい。このような構成をとることにより、ビアホールの大きさにかかわらず比電気抵抗を確保できるとともに内部に空孔を残存させることもなく、以ってこの空孔が原因で発生する破裂の問題を同時に解消することができる。また、加工効率の観点からもこのように導電層の形成とビアホールの充填を同時に行なうことは好ましいものとなる。かかる充填方法としては、前述の通りめっき法により充填することが好ましく、特に電気めっきにより充填することが好ましい。
【００１９】
＜導電性突起部＞
導電性突起部は、前記絶縁性基板の表裏両面に形成されている導電層の少なくとも一方の導電層上に１以上形成されるものである。この導電性突起部は、これ自身が導電性を有することから上下に隣接する他の基板との間で電気的接合点となる作用を奏するとともに、一定の高さを有することから半導体ウエハーを担持するためのスペースを確保する支柱としての作用をも奏するものである。すなわち、半導体ウエハーはこの導電性突起部が支柱となって２枚の絶縁性基板の間に形成されるスペース内に担持されることにより保護されることとなる一方、当該スペースの上下の壁面となる絶縁性基板はこの当該導電性突起部によりその導電層が互いに電気的に接合されることになる。
【００２０】
したがって、このような導電性突起部は１０〜５００μｍ、好ましくは５０〜１５０μｍの高さを有していることが好ましい。その高さが１０μｍに満たない場合は、半導体ウエハーを絶縁性基板の間に担持するのに必要なスペースが確保できなくなる可能性が高くなる一方、その高さが５００μｍを超える場合は十分な強度を有したものを形成することが困難となるため好ましくない。
【００２１】
なお、当該導電性突起部は上記のような電気的接合作用を有さず、支柱もしくは支壁としての作用のみを有するものを補助的に形成することができる。通常、回路を構成しない導電層上に形成される導電性突起部は、このような支柱もしくは支壁としての作用のみを奏するものとなる。
【００２２】
本発明の導電性突起部は導電性を示す物質で構成されている限り特にその組成が限定されることはないが、好ましくは銅、銀、金、ニッケル、亜鉛、パラジウム、スズ等の金属またはこれらの金属の一種以上を含んでなる合金等を挙げることができる。また、その形成方法としては、種々の方法を挙げることができこれも特に限定されるものではないが、たとえば以下のようなものを挙げることができる。
【００２３】
まずその一として、めっき法が挙げられる。めっき法とは、導電層の所望の位置にめっき的手段により導電性突起部を直接形成する方法である。このような所望の位置は、たとえば導電層上をレジストで処理し露光現像後当該レジストが除去される部分をその位置とすることができ、そのレジストが除去された部分を起点（電極）としてめっきすれば当該所望の位置に導電性突起部が形成される。めっき法は、通常無電解めっきと電気めっきとに分類できるが、導電性突起部がある程度の高さを有するものである場合はその堆積量が多くなる電気めっき法を採用することが特に好ましい。たとえば、前述の導電層を形成するのに用いられるめっき液の組成や条件と同様のものを選択して実行することができる。なお、一回のめっき操作で十分な導電性突起部の高さが得られないときは、複数回繰り返して行なうことも可能である。
【００２４】
つぎにその二として、エッチング法が挙げられる。エッチング法とは、予め所望の導電性突起部の高さに匹敵する厚さの導電性物質層を形成し、その表面をレジストで処理することにより露光、現像後そのレジストの種類によりポジ部あるいはネガ部に存在する導電性物質のみをエッチングにより除去し、以って導電性突起部を形成する方法である。このような導電性物質層は、たとえば所望の厚さを有する金属箔を接着または熱プレスすることによって形成したり、前述の如きめっき法を採用して所望の厚さを有するように無地状に形成させたりすることにより形成することができる。またレジストとしては、従来公知のものをいずれも採用することができる。
【００２５】
またその三として、マスク法が挙げられる。マスク法とは、所望の導電性突起部の高さに相当する厚さのフィルムを導電層上に載置し、導電性突起部を形成させたい位置に対してたとえばレーザを照射させるなどしてその部分のフィルムを除去し、次いでその除去された部分のみに導電性物質をめっきなどすることにより充填させる方法である。この方法によればその周りのフィルム部分がちょうどマスク的な役割を果たし、以ってその除去されたフィルムの部分のみに所望の高さの導電性突起部を形成させることができる。上記のフィルムとしては、レーザなどにより所望の部分のみを除去できるものであれば特に限定されるものではないが、たとえばポリエステルフィルム等が好ましく用いられる。
【００２６】
上述したような各方法により形成される導電性突起部は、好ましくは半導体ウエハーをセットするためにその回路パターンがファイン化されている側とは異なる方の側の導電層上に形成することが好適である。導電性突起部はある程度の断面積を必要とするものであるため、回路パターンがファイン化されているとその形成位置の選択が困難となるからである。また、このような導電性突起部が複数形成される場合であって、その高さが均一にならない場合には平板プレスにかけることによりこれらの高さを均一なものとすることが好ましい。これらの高さが不均一になると積層回路を作成する際に電気的接合効果が不良となったり、あるいは導電性突起部が破損してしまう原因となるからである。
【００２７】
なお、導電性突起部の先端には、前記導電層の表面に形成されることがあるバンプを所望により形成することができ、これにより他の絶縁性基板上に形成されている導電層と接合させる際にその密着性をさらに向上させることができる。本発明においては、このようなバンプが形成されている場合には、このようなバンプを含めて導電性突起部と呼ぶものとする。
【００２８】
＜積層用回路基板＞
本発明の積層用回路基板は、上述の通りの構成を有するものであるが、図１および図３を参照してその構造をさらに詳細に説明する。
【００２９】
図１は、本発明の積層用回路基板の一例を示した概略断面図であって、絶縁性基板１０１にはビアホール１０４を介して互いに電気的に接合される導電層１０２、１０３が回路を構成するようにして形成されており、導電層１０３には導電性突起部１０５が形成されている。本発明でいう導電性突起部の高さとは、導電層１０３に接するところからその先端部までの長さをいうものとする。また、半導体ウエハーは、通常、導電層１０２が形成されている側にセットされる。なお、導電層上には所望によりバンプ１０６が形成されている。
【００３０】
図３は、本発明の積層用回路基板の別の一例を示した概略断面図であって、絶縁性基板３０１にはビアホール３０４を介して互いに電気的に接合される導電層３０２、３０３が回路を構成するようにして形成されており、導電層３０３には導電性突起部３０５が形成されている。なお、導電層上には所望によりバンプ３０６が形成されている。一方、導電層３１３は回路を形成しておらず導電性突起部３０９の支持層としての作用を奏しており、導電性突起部３０９は電気的接合作用は奏さずに支柱もしくは支壁としての作用のみを奏するように形成されている。通常、このような導電層３１３および導電性突起部３０９は、それぞれ導電層３０３および導電性突起部３０５と一旦一体的に形成された後エッチングにより間隙部３１０を形成することにより分離形成されるものである。このような導電性突起部３０９は、導電性突起部３０５のみで支柱として支持するのが十分でないような場合に形成されるものである。
【００３１】
＜積層回路＞
本発明の積層回路は、上述の積層用回路基板と半導体ウエハーとを積層させることにより構成されるものであるが、図２および図４を参照してその構造をさらに詳細に説明する。
【００３２】
図２は、本発明の積層回路の一例を示した概略断面図であって、複数の積層用回路基板（絶縁性基板２０１、２１１、２２１、２３１）と複数の半導体ウエハー２０７、２１７、２２７が積層されている状態が示されている。各積層用回路基板には、その表裏両面に導電層２０２、２０３、２１２、２１３等が回路を構成して形成されており、それらの導電層はビアホール２０４、２１４等を介して電気的に接合されている。なお、これらのビアホールは、通常、導電層を構成する構成物によりその内部全てが充填されている。また、各導電層上には、所望によりバンプ２０６や２１６が形成されていてもよい。
【００３３】
そして、これらの導電層上（好ましくは半導体ウエハーがセットされない側の導電層２０３や２１３の上）には、導電性突起部２０５や２１５が形成されその上下の絶縁性基板上に設けられている導電層２１２や２２２を互いに電気的に接合する作用を奏しているとともに各半導体ウエハーを保護する作用を奏している。すなわち各半導体ウエハー２０７、２１７、２２７は、たとえば２１７を例にとっていうと導電性突起部２０５を支柱として絶縁性基板２０１と２１１の間に形成されるスペースに担持され保護されることになる。なお、図示していないが、このようなスペースの残余部は最終的には絶縁性の樹脂により充填封止されて仕上げられることになる。
【００３４】
図４は、本発明の積層回路の別の一例を示した概略断面図であって、半導体ウエハー４０７が絶縁性基板４０１上にセットされ、ボンディング線４１８を介してボンディング端子４０８と接合されることにより導電層４０２と電気的に接合されている。そして導電層４０２は絶縁性基板４０１のもう一方の面の導電層４０３とビアホール４０４を介して電気的に接合されている。また導電層４０３上に形成されている導電性突起部４０５は絶縁性基板４１１上の導電層４１２と電気的に接合されているとともに、これが支柱として作用して半導体ウエハー４１７を担持するスペースを確保している。なお、図示していないが、上記図２の場合と同様にこのようなスペースの残余部は最終的には絶縁性の樹脂により充填封止されて仕上げられることになる。
【００３５】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００３６】
＜実施例１＞
絶縁性基板としてガラス繊維強化エポキシ樹脂フィルム（厚さ７５μｍであって全長１００ｍのもの）を用い、その両面に導電層として厚さ１２μｍの銅箔を熱プレスにより接合させた。次いで、これらの導電層のうちどちらか一方の表面から炭酸ガスレーザを照射してもう一方の導電層のみを残すかたちでガラス繊維強化エポキシ樹脂フイルムと一方の導電層の部分のみが物理的に貫通されるように内径が５０〜７０μｍのビアホールを開孔させた。
【００３７】
続いて、このフィルムのビアホールが開孔されている方の表面に対してスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対してさらに硫酸銅めっき液（硫酸銅１００ｇ／ｌ、硫酸１４０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる導電層（厚さ９μｍ）を形成するとともにこの銅によりビアホールの内部全てを充填させた後、当該めっきによる導電層と前記銅箔による導電層の両者をエッチングすることにより所望の回路を形成した。一方、同様に前記ビアホールが開孔されていないほうの銅箔により形成した導電層に対してもエッチングを行なうことにより所望の回路を形成した。
【００３８】
続いて、上記前者（ビアホールが開孔されたほうの導電層）の回路上において、後述の導電性突起部を形成する位置以外のところが全てマスクされるようにレジストによる必要な露光、現像処理を行なった。その後、上記でマスクされていない位置に対して硫酸銅めっき液（硫酸銅１１０ｇ／ｌ、硫酸１５０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を連続三回行なうことにより高さ１００μｍの銅からなる導電性突起部を形成することによって、本発明の積層用回路基板を作成した。
【００３９】
このようにして得た積層用回路基板は、種々の積層回路に好適に用いることができ、そのような積層回路においては一切スペーサーを用いる必要がなかった。
【００４０】
＜実施例２＞
実施例１において絶縁性基板の表裏両面に導電層による回路を形成させるところまでは全て同様にして実施例１と同様のものを作成した。
【００４１】
次いで、ビアホールが形成されたほうの導電層からなる上記回路上において、厚さ１２０μｍのポリエステルフィルムを重ね合わせ後述の導電性突起部を形成させる位置を特定し、その位置に該当する部分のフィルムをＣＯ２レーザを用いて除去した。その後、上記フィルムが除去された部分に対して硫酸銅めっき液（硫酸銅１１０ｇ／ｌ、硫酸１３０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を行なった後、該フィルムを剥離することにより高さ１２０μｍの銅からなる導電性突起部を形成することによって、本発明の積層用回路基板を作成した。
【００４２】
このようにして得た積層用回路基板は、種々の積層回路に好適に用いることができ、そのような積層回路においては一切スペーサーを用いる必要がなかった。
【００４３】
＜実施例３＞
実施例１において絶縁性基板の表裏両面に導電層による回路を形成させるところまでは全て同様にして実施例１と同様のものを作成した。
【００４４】
次いで、ビアホールが形成されたほうの導電層からなる上記回路パターン上において、さらに厚さ８０μｍの銅箔を重ね合わせ、所望の位置部分のみがマスクされるようにレジストによる必要な露光、現像処理を行なった。その後、上記でマスクされていない部分のみをエッチングにより除去することによって高さ８０μｍの銅からなる導電性突起部を所望の位置に形成した。
【００４５】
一方、上記とは反対側の面に形成されている導電層からなる回路において、半導体ウエハーの端子と接合させる位置にスズめっき液でめっきすることによりスズからなるバンプを形成させることによって本発明の積層用回路基板を作成した。
【００４６】
そして、上記で得られた積層用回路基板と半導体ウエハーとをそれぞれ複数枚積層させた後絶縁性の樹脂でこれらを封止することにより本発明の積層回路を得た。このようにして得られた積層回路は、スペーサーを一切用いていないことから経済的に有利であるばかりか、スペーサーに対する位置合わせが不要であるため極めて容易に作成することができるものであった。
【００４７】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４８】
【発明の効果】
本発明は、積層用回路基板として使用される絶縁性基板の導電層上に導電性突起部を形成したことにより、従来この種の積層回路に用いられてきたスペーサーを用いることなく積層回路を構成することが可能となった。したがって、スペーサーを不要としたことによるコストメリットが享受されるばかりではなく、積層時においてこれら多数存在したスペーサーの位置合わせに要していた労力を大幅に削減でき極めて効率よくしかも簡単に積層回路を作成可能とした。
【００４９】
すなわち本発明は、上記導電性突起部が半導体ウエハーを保護しこれを担持するためのスペースを確保するための支柱としての作用を有するとともに、別の基板に形成されている各回路を互いに電気的に接合させる作用を奏することから、前記の通り従来この種の積層回路に用いられてきたスペーサーを一切用いることなく積層回路を構築することに成功したものである。
【００５０】
また、電気的接合作用を奏さない導電性突起部を補助的に形成することにより、これが支柱もしくは支壁としての作用をより強化することによって上記スペースの確保をより完全なものとすることができる。
【００５１】
したがって、本発明の積層用回路基板は、各種の積層回路に広範囲に使用することができるとともに、この積層用回路基板を用いてなる本発明の積層回路は、民生用または産業用の電気電子機器用回路としてあらゆる分野で好適に使用することができる。
【図面の簡単な説明】
【図１】本発明の積層用回路基板の一例を示す概略断面図である。
【図２】本発明の積層回路の一例を示す概略断面図である。
【図３】本発明の積層用回路基板の別の一例を示す概略断面図である。
【図４】本発明の積層回路の別の一例を示す概略断面図である。
【符号の説明】
１０１，２０１，２１１，２２１，２３１，３０１，４０１，４１１ 絶縁性基板、１０２，１０３，２０２，２０３，２１２，２１３，２２２，３０２，３０３，３１３，４０２，４０３，４１２ 導電層、１０４，２０４，２１４，３０４，４０４ ビアホール、１０５，２０５，２１５，３０５，３０９，４０５導電性突起部、１０６，２０６，２１６、３０６ バンプ、２０７，２１７，２２７，４０７，４１７ 半導体ウエハー、４０８ ボンディング端子、４１８ボンディング線、３１０ 間隙部。
Claims (4)
- 絶縁性基板の表裏両面に回路を構成する導電層が形成されている積層用回路基板であって、これら表裏両面の両導電層は前記絶縁性基板を物理的に貫通するビアホールを介して互いに電気的に接合可能とされており、かつ前記両導電層の少なくとも一方の導電層上に１以上の導電性突起部を有することを特徴とする積層用回路基板。
- 絶縁性基板の表裏両面の少なくとも一方に回路を構成しない導電層がさらに形成され、その導電層上に１以上の導電性突起部を有することを特徴とする、請求項１記載の積層用回路基板。
- 導電性突起部の高さが１０〜５００μｍである請求項１または２記載の積層用回路基板。
- １以上の回路基板と１以上の半導体ウエハーとを順次積層してなる積層回路であって、回路基板として請求項１〜３のいずれかに記載の積層用回路基板を使用し、かつその導電性突起部により各回路基板が電気的に接合されていることを特徴とする積層回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164056A JP2004014679A (ja) | 2002-06-05 | 2002-06-05 | 積層用回路基板および積層回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164056A JP2004014679A (ja) | 2002-06-05 | 2002-06-05 | 積層用回路基板および積層回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014679A true JP2004014679A (ja) | 2004-01-15 |
Family
ID=30432309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164056A Pending JP2004014679A (ja) | 2002-06-05 | 2002-06-05 | 積層用回路基板および積層回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004014679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194436A (ja) * | 2006-01-19 | 2007-08-02 | Elpida Memory Inc | 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法 |
| JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
-
2002
- 2002-06-05 JP JP2002164056A patent/JP2004014679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194436A (ja) * | 2006-01-19 | 2007-08-02 | Elpida Memory Inc | 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法 |
| JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100867148B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US10455704B2 (en) | Method for copper filling of a hole in a component carrier | |
| CN106816263A (zh) | 线圈组件 | |
| KR20070070224A (ko) | 다층 프린트 배선판 | |
| CN102342186A (zh) | 柔性基板 | |
| TWI357291B (ja) | ||
| CN103871996A (zh) | 封装结构及其制作方法 | |
| JP2000299404A (ja) | 多層配線基板及びその製造方法 | |
| JP2005039233A (ja) | ビアホールを有する基板およびその製造方法 | |
| JP2004014679A (ja) | 積層用回路基板および積層回路 | |
| JPH0410696A (ja) | 多層配線基板の製造方法 | |
| JP2002324962A (ja) | インダクタ内蔵のプリント配線板及びその製造方法 | |
| CN201717256U (zh) | 无源器件、无源器件埋入式电路板 | |
| JP4967325B2 (ja) | 多層配線板 | |
| JP2003243824A (ja) | 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP4227967B2 (ja) | 基板及び電子部品の製造方法 | |
| TW200408331A (en) | Electroplating method and printed wiring board manufacturing method | |
| JP2004014550A (ja) | 導電性シート | |
| JP3709035B2 (ja) | ２層配線基板、及びその製造方法 | |
| CN114937718A (zh) | 基板的制造方法、基板、显示面板及电子设备 | |
| JP2008235665A (ja) | フレキシブル基板およびその製造方法 | |
| US20200006135A1 (en) | Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier | |
| JP2003188532A (ja) | プリント配線板の製造方法およびそれを用いて製造されたプリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |