JP2004014550A - 導電性シート - Google Patents
導電性シート Download PDFInfo
- Publication number
- JP2004014550A JP2004014550A JP2002161518A JP2002161518A JP2004014550A JP 2004014550 A JP2004014550 A JP 2004014550A JP 2002161518 A JP2002161518 A JP 2002161518A JP 2002161518 A JP2002161518 A JP 2002161518A JP 2004014550 A JP2004014550 A JP 2004014550A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- conductive
- insulating film
- via hole
- conductive sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims description 28
- 239000000470 constituent Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000002708 enhancing effect Effects 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000002243 precursor Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 229910000365 copper sulfate Inorganic materials 0.000 description 6
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000003756 stirring Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920006380 polyphenylene oxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Laminated Bodies (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
【課題】本発明は、絶縁性フィルムの表裏両面に形成されている導電層の電気的接合の信頼性を向上させいかなる大きさのビアホールであっても比電気抵抗を確保できるとともに、空孔の破裂の問題もなくしかも製造効率にも優れた導電性シートを提供することを目的とする。
【解決手段】本発明の導電性シートは、絶縁性フィルムの表裏両面に導電層が形成されている導電性シートであって、当該絶縁性フィルムを物理的に貫通するように開孔されているビアホールに対して、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物を充填することにより、これら表裏両面の両導電層が互いに電気的に接合可能とされていることを特徴としている。
【選択図】 図４
【解決手段】本発明の導電性シートは、絶縁性フィルムの表裏両面に導電層が形成されている導電性シートであって、当該絶縁性フィルムを物理的に貫通するように開孔されているビアホールに対して、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物を充填することにより、これら表裏両面の両導電層が互いに電気的に接合可能とされていることを特徴としている。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、導電性シートに関する。より詳細には、半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができる導電性シートに関する。
【０００２】
【従来の技術】
近年、携帯電話機やゲーム機をはじめとする各種民生用電子機器およびＯＡ機器や計測器をはじめとする各種産業用電子機器においては、いずれも高性能かつコンパクトな形態が望まれており、これに伴ってそれらに用いられている各種基板類においても一層の高密度化が要求されている。そしてこれらの要求に応えるひとつの手段として当該基板の表裏両面を有効に活用しようとする試みが種々なされており、このためこれらの基板の基材として用いられる導電性シートにおいても絶縁性フィルムの表裏両面に導電層を形成したものが種々提案されている。このような構造の導電性シートにおいては、絶縁性フィルムに設けられているビアホールと呼ばれる小孔を介して表裏の導電層が電気的に接合される仕組みとなっている。
【０００３】
しかしながら、このビアホールを介する電気的接合方法においては種々の問題点が指摘されている。すなわち、通常このビアホールは絶縁性フィルムに導電層を設けた後に開孔加工を施すことによって形成されるが、この場合開孔されたビアホールの底部にフィルムの残部が残留するためこれが原因となって電気的接合不良を生じることがあった。この問題点を解決するために二種の異なったレーザを用いて開孔加工を施す試みがなされているが（特開２００１−１５５６０公報）、２種の異なったレーザを同一箇所に精度よく照射することは困難であり作業精度ならびに作業効率にいずれも問題があった。また、表裏の両導電層を互いに電気的に接合可能とするためにはこのようなレーザによる開孔加工後に再度めっき等による加工を施す必要があり、絶縁性フィルム上に導電層を形成する加工と併せると二度手間となっていた。また、上記のようなめっき加工ではビアホールの内壁面だけをめっきすることにより行なわれていたが、これでは電気的接合の信頼性が乏しいものとなりとりわけビアホールの内径が小さくなる場合においてその比電気抵抗が問題となっていた。さらにまた、このようなめっき加工ではめっき後においてもホール全体として見れば未だ空孔のままの状態であり、このような空孔を放置すればそこに溜まっている空気などが後の工程において高温にさらされた場合に膨張し破裂することがあるため何らかの手段により空孔を埋める必要があった。
【０００４】
【発明が解決しようとする課題】
本発明は、上述の問題点に鑑みなされたものであって、その目的とするところは、絶縁性フィルムの表裏両面の導電層の電気的接合の信頼性を向上させいかなる大きさのビアホールであっても比電気抵抗を確保できるとともに、空孔の破裂の問題もなくしかも製造効率にも優れた導電性シートを提供することにある。
【０００５】
【課題を解決するための手段】
すなわち、本発明の導電性シートは、絶縁性フィルムの表裏両面に導電層が形成されている導電性シートであって、当該絶縁性フィルムを物理的に貫通するように開孔されているビアホールに対して、その内部全てを前記導電層の少なくとも一方の導電層を構成する構成物を充填することにより、これら表裏両面の両導電層が互いに電気的に接合可能とされていることを特徴としている。
【０００６】
また本発明の導電性シートにおいては、導電層を構成する構成物によるビアホールの充填が当該導電層を形成するのと同時に行なうようにすることができる。
【０００７】
さらに本発明の導電性シートにおいては、導電層を構成する構成物によるビアホールの充填および当該導電層の形成が、めっきにより行なうようにすることができる。
【０００８】
一方、本発明の導電性シートは、絶縁性フィルムと導電層との間に下地層を形成することもできる。
【０００９】
また本発明の導電性シートは、ビアホールの位置を特定することを目的として絶縁性フィルムにアライメントマークを形成することもできる。
【００１０】
さらにまた、本発明の導電性シートは、絶縁性フィルムが長尺の連続状のものとすることができる。
【００１１】
また本発明の導電性シートは、絶縁性フィルムが長尺の連続状のものであり、かつそれに形成されている導電層がエッチングされることにより複数の回路パターンを構成するとともに各回路パターンごとにカッティングが可能とされたものとすることができる。
【００１２】
本発明の導電性シートにおいては、上記のような構成を採用したことにより、とりわけ絶縁性フィルムの表裏両面の導電層を電気的に接合可能とするためのビアホールに対する加工が、その内壁面のみの加工ではなく、ビアホールの内部全てを導電性物質で埋めることにより充填したものであるため、その電気的接合効果の信頼性は極めて高くいかなる大きさのビアホールであっても比電気抵抗を確保できるとともに空孔の破裂の問題を同時に解消したものとなり、またこのようなビアホールに対する加工と導電層の形成とが単一の工程で行なうものとすることができることから製造効率に極めて優れたものとなる。
【００１３】
【発明の実施の形態】
本発明の導電性シートの各構成要素ならびに該シートの構造をそれぞれの製造方法等を含めて以下に説明する。
【００１４】
＜絶縁性フィルム＞
本発明の導電性シートの基材フィルムとして用いられる絶縁性フィルムとしては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえばポリイミド、ポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、ＰＥＮ、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルムを挙げることができる。これらの中でも特に柔軟性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルムを用いることが好ましい。なお、ここでいうフィルムとは、その厚みが１０〜１５０μｍ、好ましくは２５〜１３０μｍ程度のものが好適であり、またその形状についてはシート状のものである限り枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特にその製造における加工効率の観点からロールのような長尺の連続状のものを用いることが好適である。
【００１５】
＜導電層＞
上記絶縁性フィルムの表裏両面に形成される導電層としては、この種の導電層として従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえば導電性を示す各種金属をめっきやスパッタリングすることにより形成したものやこれらの金属からなる箔を接着や熱プレスすることにより形成したもの、あるいはこれらの金属をはじめとしてその他カーボンブラック等のような導電性物質を含んでなる導電性インクを用いることにより形成したもの、またあるいはこれらの技術とレジスト技術を組合せたものなどを挙げることができる。これらの中でも加工効率や後述のビアホールの充填の容易さ等を考慮すると導電性を示す各種金属をめっきにより形成したものが特に好ましい。当該ビアホールの内径が小さいものである場合には、特にめっきによらなければその内部を充填することは非常に困難となるからである。なお、上記の金属としては、銅、銀、金、ニッケル、亜鉛、パラジウム、スズまたはこれらの金属の一種以上を含んでなる合金等を挙げることができる。また、めっきとしては無電解めっきまたは電気めっきのいずれであっても差し支えないが、めっき液の組成やめっき条件は後述のビアホールの充填のことをも考慮して適宜選択することが好ましい。たとえば、めっき液の組成としてはビアホールを十分に充填できるよう適宜金属塩の濃度を調節し、通常金属塩の濃度を１０〜６００ｇ／ｌ程度の条件のものを選択することが好ましい。また、めっき条件としては、ｐＨ、浴温、電流密度等を適宜調節し、通常ｐＨ１〜１３、浴温１０〜７０℃、電流密度０．１〜５０Ａ／ｄｍ２の条件のものを選択することが好ましい。また、当該導電層の厚みは、３〜１３０μｍ、好ましくは８〜２０μｍとすることが好適である。３μｍ未満の場合には十分な導電効果を得ることができず、また１３０μｍを超えても導電効果に大差なく却って経済的に不利となり、またエッチング性（パターン）も悪くなる。
【００１６】
＜下地層＞
本発明においては、必要に応じ上記絶縁性フィルムと導電層との間に下地層を形成することができる。当該下地層は、前記絶縁性フィルムと前記導電層との組み合わせにより、またあるいは必要とされる導電層の厚さ等によりその絶縁性フィルム上に直接導電層を形成することが困難な場合に必要とされるものであって、電気的手段によって導電層を形成する際にいわばその電極としての作用を奏したりあるいは塗布手段によって導電層を形成する際にそのアンカー層としての作用を奏するものである。このような下地層は、たとえば前述の各種金属をめっきしたりスパッタリングさせたりすることにより、またあるいは前記導電性インクにおいて導電性物質を含まない組成のインクやレジストを塗布することにより絶縁性フィルム上に形成することができる。これらの中でも、後述のビアホールの内部を均一に被覆するためには、特にめっきおよびスパッタリングを採用することが好ましい。当該ビアホールの内径が小さいものである場合、特にこれらの方法によらなければその内部を被覆することは非常に困難となるからである。通常、この下地層の厚みは、０．０５〜２μｍ、好ましくは０．５〜１μｍとすることが好適である。その厚みが０．０５μｍ未満の場合には、導電層を形成させるための効果が十分に発揮されなくなる場合がある一方、２μｍを超える厚みで形成させても得られる効果に大差なく却って経済的に不利となる。
【００１７】
＜ビアホール＞
本発明におけるビアホールとは、前記絶縁性フィルムを物理的に貫通するように設けられている小孔であって、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物が充填されている。これにより本発明のビアホールは、前記絶縁性フィルムの表裏両面に設けられている導電層を互いに電気的に接合する作用を奏するものである。本発明においては、このビアホールに対して従来技術のようにその内壁面のみを導電性物質でめっきあるいはコートした手法を取るのではなく、全く新規な着想に基づきその内部の全てを埋めるように導電性物質（すなわち導電層の少なくとも一方の導電層を構成する構成物）を充填するといった手法を採用しているため従来技術に比しその電気的接合効果に対する信頼性を飛躍的に向上させたものである。したがって、ビアホールの大きさにかかわらず比電気抵抗を確保できしかも空孔の破裂の問題を同時に解消したものである。このようなビアホールは、内径が１０〜１００μｍ、好ましくは２０〜３０μｍとなるように各種レーザ、ドリル、パンチ、プレスなどの開孔手段により物理的に貫通するように開孔される。ただし、予め絶縁性フィルムの片方の面に導電層や下地層が設けられている場合にはそれらの層を含めて物理的に貫通するものであってもよいし、またあるいはこれらの層を物理的に貫通せずに残すようなかたちで上記の絶縁性フィルムのみを物理的に貫通するようにして開孔させることもできる。また、このようなビアホールの形状は、特に限定されることはなく、円形のものや多角形状のものとすることができる。なお、当該ビアホールの前記内径が１０μｍ未満となる場合には電気的接合効果が十分に担保されなくなる場合が生じる一方、１００μｍを超える場合には前記導電性物質の充填が十分に達成されなくなる場合があるためいずれも好ましくない。
【００１８】
＜アライメントマーク＞
本発明の絶縁性フィルムには、アライメントマークを形成することができる。当該アライメントマークはビアホールの所定の位置を決定する基準となるものであり、通常絶縁性フィルムの両端（ビアホールの設けられていない位置）に形成するのが好適である。このようなアライメントマークは光学的、電子的、磁気的、目視的あるいはその他の読み取り手段によりビアホールの所定の位置を決定できるものであればいかなるものであっても差し支えなく、またその形成方法としても特に限定されるものはない。たとえば、目視的に読み取る場合にはこのアライメントマークとして絶縁性フィルムの両端にこのフィルムを貫通させるようにホールを開けたものが好適である。そしてこのホール（アライメントホールと呼ぶ）はさらに好ましくは一定の間隔を持って連続的に開孔させるのが好適である。このような構成を取ることによりビアホールの位置をさらに簡単に決定することができるようになるからである。このようなアライメントホールの大きさとしては、通常５０μｍ〜３ｍｍ程度とするのが好ましく、レーザ、ドリル、パンチ、プレスなどにより開孔させることが可能である。
【００１９】
＜導電性シートの構造＞
以下に、図１〜１３を参照して本発明の導電性シートの構造について説明する。
【００２０】
図１は本発明の導電性シートの前駆体のひとつを示した概略断面図であって、絶縁性フィルム１１にビアホール１３が設けられているとともにその片面に導電層１２が形成されたものである。図２は本発明の導電性シートの概略断面図であって、上記図１の導電層が形成されていない方の面に導電層を形成させるとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム２１の両面に導電層２２、２４が形成されており、ビアホール２３の内部が上記一方の導電層２４で充填されたものである。
【００２１】
図３は本発明の導電性シートの上記図１とは別の前駆体を示した概略断面図であって、絶縁性フィルム３１にビアホール３３が設けられているとともにその片面には導電層３２が、もう一方の片面には下地層３５が各形成されたものである。図４は本発明の上記図２とは別の導電性シートを示した概略断面図であって、上記図３の導電層が形成されていない方の面に導電層を形成させるとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム４１の両面に導電層４２、４４（ただしその一方の４４は下地層４５の上に）が形成されておりビアホール４３の内部が上記一方（すなわち下地層４５の上に形成させた方）の導電層４４で充填されたものである。
【００２２】
図５は本発明の導電性シートのまた別の前駆体のひとつを示した概略断面図であって、絶縁性フィルム５１にビアホール５３とアライメントホール５６が設けられているとともにその全面に下地層５５が形成されたものである。図６は本発明の導電性シートの概略断面図であって、上記図５の下地層上に導電層を形成させるとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム６１の全面に下地層６５が形成されており、下地層６５上に導電層６２を形成するとともにビアホール６３の内部が同導電層６２で充填されたものである。なお、アライメントホール６６は、開孔部が広いため導電層６２によって充填されていない。
【００２３】
図７は本発明の導電性シートの上記とは別の前駆体を示した概略断面図であって、絶縁性フィルム７１にビアホール７３とアライメントホール７６が設けられているとともにその両面に導電層７２と７４が各形成されたものである。図８は本発明の導電性シートを示した概略断面図であって、上記図７の導電層上にさらに導電層を形成するとともにこのさらに形成した導電層でビアホールの内部を充填させたものであり、すなわち絶縁性フィルム８１の両面に導電層８２、８４が形成されておりこれらの導電層上にさらに導電層８７を形成するとともにビアホール８３の内部をこの導電層８７で充填させたものである。図９は本発明の別の導電性シートを示した概略断面図であって、上記図７において一方の導電層を残すようにしてビアホールを開孔させたものに対してさらに導電層を形成させたものであり、すなわち絶縁性フィルム９１の両面に導電層９２、９４が形成されており、この導電層９２の側から導電層９４を残すようにしてビアホール９３が開孔されており、さらに導電層９２上に導電層９７を形成するとともにビアホール９３の内部がこの導電層９７で充填されたものである。なお、図８および図９中、アライメントホール８６、９６は、開孔部が広いため導電層８７、９７によって充填されていない。
【００２４】
図１０は本発明の導電性シートの上記とは別の前駆体を示した概略断面図であって、絶縁性フィルム１０１にビアホール１０３とアライメントホール１０６が設けられているとともにその両面に導電層１０２と１０４が各形成され、さらにその全面に下地層１０５が形成されたものである。図１１は本発明の導電性シートを概略断面図であって、上記図１０の下地層上に導電層を形成するとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム１１１の両面に導電層１１２、１１４が形成されており、さらにこれらの全面に下地層１１５が形成され、この下地層１１５上に導電層１１７を形成するとともにビアホール１１３の内部がこの導電層１１７で充填されたものである。図１２は本発明の別の導電性シートを示した概略断面図であって、上記図１０において一方の導電層を残すようにしてビアホールを開孔させたものに対して下地層を形成しさらにその上に導電層を形成させたものであり、すなわち絶縁性フィルム１２１の両面に導電層１２２、１２４が形成されており、この導電層１２２の側から導電層１２４を残すようにしてビアホール１２３が開孔されており、さらに導電層１２２上に下地層１２５が形成され、この下地層１２５上に導電層１２７を形成するとともにビアホール１２３の内部がこの導電層１２７で充填されたものである。なお、図１１および図１２中、アライメントホール１１６、１２６は、開孔部が広いため導電層１１７、１２７によって充填されていない。
【００２５】
図１３は本発明の導電性シートの概略平面図であり、当該シートの両端にはアライメントホール１３６が開孔されているとともに導電層を介してその下にあるビアホール１３３が透視的に示されている。
【００２６】
〈導電性シートの製造方法〉
本発明の上記に記載したそれぞれの構造の導電性シートは、たとえば以下のようにして製造することができる。まず、前記絶縁性フィルム１１に対してアライメントマーク（たとえばアライメントホール１３６など）を付した後当該マークを基準として所定の位置にビアホール１３３を開孔させる。なお、アライメントマークが形成されていない場合には、Ｘ線回折装置などを適宜使用してビアホールの位置決めを行なうことも可能である。また、当該絶縁性フィルムとしてその片方の面に導電層１２や下地層３５等が設けられている絶縁性フィルム１１を用いても差し支えなく、この場合には当該ビアホール１３はそれらの層が設けられていない方の面に対して通常開孔されることとなるが、前述のようにそれらの層を含めて物理的に貫通させるか、あるいはそれらの層を残すようなかたちで絶縁性フィルム１１のみを貫通するように開孔させてもよい（図１参照）。なお、このような導電層や下地層は各複数形成させたり積層して形成させたりすることができ、また絶縁性フィルムの両面に形成されていても差し支えない（図７、図１０参照）。
【００２７】
次いで、上記のようにビアホールが設けられた絶縁性フィルム２１の表裏両面に導電層２２、２４を形成するとともに、これらの導電層を構成する構成物によりビアホール２３の内部全てを充填させる。本発明においては、このような導電層の形成とビアホールの充填とをひとつの加工操作で同時に行なうことが特に好ましい。製造効率が向上するとともに別途ビアホールの空孔を埋める処理が不要となるからである。このような導電層２２、２４の形成方法としては、前述の通りめっきやスパッタリングにより形成させたり、またあるいは導電性インクやレジストにより形成させたりすることができるが、本発明の特徴のひとつである導電層を構成する構成物によりビアホールの内部全てを充填させるためには、とりわけめっきによることが好ましく、なかでも電気めっきによることが特に好ましい。なお、前述のように予め絶縁性フィルム２１の片方の面に導電層２２がすでに設けられている場合には、上記の工程は導電層２２が設けられていない片方の面のみについて行なわれ、ビアホールの充填もその導電層２４を構成する構成物により充填されることになるが、そうでない場合すなわちビアホールを開孔させた後に絶縁性フィルムの表裏両面に対して導電層を設ける場合は、当該ビアホールの充填は表裏どちらの導電層を構成する構成物により充填されていてもよく、またあるいはそれらの導電層の両構成物により充填されたものであってもよい。また、予め形成されている導電層上にさらに導電層を形成させることもでき、このようにさらに形成される導電層によりビアホールを充填させるようにすることもできる。
【００２８】
一方、本発明においては、前述の通り導電層の形成に先立って絶縁性フィルムの表裏両面またはいずれか一方の面に必要に応じ下地層３５を設けることもできる。このような下地層３５はめっきやスパッタリング、あるいはインクやレジストにより形成することができる。また、このような下地層は、導電層上に形成させることもでき、この層を介して導電層を積層させることができる。
【００２９】
そして上記のようにして製造される本発明の導電性シートは、さらにその導電層を任意にエッチング等することにより、絶縁性フィルムの表裏両側において互いに電気的に接合した所望の回路を構成することができ、とりわけ絶縁性フィルムが長尺の連続状のものであり上記回路が複数形成されるような場合には各回路パターンごとにカッティングすることが可能である。
【００３０】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００３１】
＜実施例１＞ 絶縁性フィルムとしてポリイミドフィルム（厚さ２５μｍであって全長１００ｍのもの）を用い、その一方の表面に導電層として厚さ１２μｍの銅箔を熱プレスにより接合させた。次いで、このフィルムの銅箔が接合されていない方の表面に対してＵＶＹＡＧレーザを照射してポリイミドフイルムの部分のみが物理的に貫通されるように内径が２５μｍのビアホールを開孔させた。
【００３２】
続いて、上記のフィルムのビアホールが開孔されている方の表面に対して金属銅を含有した導電性ペーストをナイフコータにより塗工することにより導電層を形成すると同時に上記のビアホールの内部全てをこの導電性ペーストにより充填することによって本発明の導電性シートを製造した。
【００３３】
このようにして得た導電性シートのビアホールの比電気抵抗を測定したところ、１ｍΩ以下であった。
【００３４】
この導電性シートの表裏両面の導電層を任意の回路パターンにエッチングした後、個々のパターンごとにカッティングすることにより半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができた。
【００３５】
＜実施例２＞
ビアホールを開孔するところまでは実施例１と全く同様にして一方の面に銅からなる導電層が形成されているポリイミドフィルムを作成した。
【００３６】
続いて、このフィルムのビアホールが開孔されている方の表面に対してスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対して硫酸銅めっき液（硫酸銅１００ｇ／ｌ、硫酸１４０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる導電層（厚さ８μｍ）を形成するとともにこの銅によりビアホールの内部全てを充填させることにより本発明の導電性シートを製造した。
【００３７】
このようにして得た導電性シートのビアホールの比電気抵抗を測定したところ、１ｍΩ以下であった。
【００３８】
この導電性シートの表裏両面の導電層を任意の回路パターンにエッチングした後、個々のパターンごとにカッティングすることにより半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができた。
【００３９】
＜実施例３＞
絶縁性フィルムとしてガラス繊維強化エポキシ樹脂（厚さ５０μｍであって全長１００ｍのもの）を用い、その一方の表面に対してスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯ ＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対して硫酸銅めっき液（硫酸銅１１０ｇ／ｌ、硫酸１５０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる厚さ９μｍの導電層を形成した。続いて、このフィルムの左右両端にドリルを用いて２．０ｍｍのアライメントホールを開孔形成するとともに、当該フィルムの導電層が形成されていない方の表面に対してＣＯ２レーザを照射してガラス繊維強化エポキシ樹脂の部分のみが物理的に貫通されるように内径が２５μｍのビアホールを、上記アライメントホールを基準として所定の位置に開孔させた。
【００４０】
続いて、このフィルムのビアホールが開孔されている方の表面に対して上記と同じスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯ ＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対して硫酸銅めっき液（硫酸銅９０ｇ／ｌ、硫酸１３０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる導電層（厚さ８μｍ）を形成するとともにこの銅によりビアホールの内部全てを充填させることにより本発明の導電性シートを製造した。
【００４１】
このようにして得た導電性シートのビアホールの比電気抵抗を測定したところ、１ｍΩであった。
【００４２】
この導電性シートの表裏両面の導電層を任意の回路パターンにエッチングした後、個々のパターンごとにカッティングすることにより半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができた。
【００４３】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４４】
【発明の効果】
本発明の導電性シートは、ビアホールの内部全てが導電層を構成する構成物により充填された構造となっていることから従来のものに比し電気的接合効果の信頼性が向上したとともにビアホールの大きさにかかわらず比電気抵抗を確保することができ、また空孔の破裂の問題も同時に解消している。また、このようなビアホールの充填が導電層の形成と同時に行なうことができることから製造効率の向上が図られ、特に従来において導電層の形成、ビアホールに対する加工、空孔の充填加工というように３工程に分かれていたものを１工程でできるようになった点飛躍的な合理化を達成している。さらに、アライメントマークが設けられているものについては、ビアホールの所定の位置を極めて簡単に特定できるという特有の効果をも有している。
【００４５】
本発明の導電性シートは、このように優れた効果を有することから民生用または産業用電気電子機器用回路基板や半導体用基板として、またあるいは各種の電気電子機器や部品またはパッケージング材として好適に用いることができる。
【図面の簡単な説明】
【図１】本発明の導電性シートの前駆体の概略断面図である。
【図２】本発明の導電性シートの概略断面図である。
【図３】下地層を形成した本発明の導電性シートの前駆体の概略断面図である。
【図４】下地層を形成した本発明の導電性シートの概略断面図である。
【図５】下地層を両面に形成した本発明の導電性シートの前駆体の概略断面図である。
【図６】下地層を両面に形成した本発明の導電性シートの概略断面図である。
【図７】導電層を両面に形成した本発明の導電性シートの前駆体の概略断面図である。
【図８】導電層を両面に積層形成した本発明の導電性シートの概略断面図である。
【図９】導電層を積層形成した本発明の別の導電性シートの概略断面図である。
【図１０】導電層上に下地層を形成した本発明の導電性シートの前駆体の概略断面図である。
【図１１】図１０の下地層上に導電層を形成した本発明の導電性シートの概略断面図である。
【図１２】導電層上の下地層上にさらに導電層を形成した本発明の導電性シートの概略断面図である。
【図１３】本発明の導電性シートの概略平面図である。
【符号の説明】
１１，２１，３１，４１，５１，６１，７１，８１，９１，１０１，１１１，１２１ 絶縁性フィルム、１２，２２，２４，３２，４２，４４，６２，７２，７４，８２，８４，８７，９２，９４，９７，１０２，１０４，１１２，１１４，１１７，１２２，１２４，１２７ 導電層、１３，２３，３３，４３，５３，６３，７３，８３，９３，１０３，１１３，１２３，１３３ ビアホール、３５，４５，５５，６５，１０５，１１５，１２５ 下地層、５６，６６，７６，８６，９６，１０６，１１６，１２６，１３６ アライメントホール。
【発明の属する技術分野】
本発明は、導電性シートに関する。より詳細には、半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができる導電性シートに関する。
【０００２】
【従来の技術】
近年、携帯電話機やゲーム機をはじめとする各種民生用電子機器およびＯＡ機器や計測器をはじめとする各種産業用電子機器においては、いずれも高性能かつコンパクトな形態が望まれており、これに伴ってそれらに用いられている各種基板類においても一層の高密度化が要求されている。そしてこれらの要求に応えるひとつの手段として当該基板の表裏両面を有効に活用しようとする試みが種々なされており、このためこれらの基板の基材として用いられる導電性シートにおいても絶縁性フィルムの表裏両面に導電層を形成したものが種々提案されている。このような構造の導電性シートにおいては、絶縁性フィルムに設けられているビアホールと呼ばれる小孔を介して表裏の導電層が電気的に接合される仕組みとなっている。
【０００３】
しかしながら、このビアホールを介する電気的接合方法においては種々の問題点が指摘されている。すなわち、通常このビアホールは絶縁性フィルムに導電層を設けた後に開孔加工を施すことによって形成されるが、この場合開孔されたビアホールの底部にフィルムの残部が残留するためこれが原因となって電気的接合不良を生じることがあった。この問題点を解決するために二種の異なったレーザを用いて開孔加工を施す試みがなされているが（特開２００１−１５５６０公報）、２種の異なったレーザを同一箇所に精度よく照射することは困難であり作業精度ならびに作業効率にいずれも問題があった。また、表裏の両導電層を互いに電気的に接合可能とするためにはこのようなレーザによる開孔加工後に再度めっき等による加工を施す必要があり、絶縁性フィルム上に導電層を形成する加工と併せると二度手間となっていた。また、上記のようなめっき加工ではビアホールの内壁面だけをめっきすることにより行なわれていたが、これでは電気的接合の信頼性が乏しいものとなりとりわけビアホールの内径が小さくなる場合においてその比電気抵抗が問題となっていた。さらにまた、このようなめっき加工ではめっき後においてもホール全体として見れば未だ空孔のままの状態であり、このような空孔を放置すればそこに溜まっている空気などが後の工程において高温にさらされた場合に膨張し破裂することがあるため何らかの手段により空孔を埋める必要があった。
【０００４】
【発明が解決しようとする課題】
本発明は、上述の問題点に鑑みなされたものであって、その目的とするところは、絶縁性フィルムの表裏両面の導電層の電気的接合の信頼性を向上させいかなる大きさのビアホールであっても比電気抵抗を確保できるとともに、空孔の破裂の問題もなくしかも製造効率にも優れた導電性シートを提供することにある。
【０００５】
【課題を解決するための手段】
すなわち、本発明の導電性シートは、絶縁性フィルムの表裏両面に導電層が形成されている導電性シートであって、当該絶縁性フィルムを物理的に貫通するように開孔されているビアホールに対して、その内部全てを前記導電層の少なくとも一方の導電層を構成する構成物を充填することにより、これら表裏両面の両導電層が互いに電気的に接合可能とされていることを特徴としている。
【０００６】
また本発明の導電性シートにおいては、導電層を構成する構成物によるビアホールの充填が当該導電層を形成するのと同時に行なうようにすることができる。
【０００７】
さらに本発明の導電性シートにおいては、導電層を構成する構成物によるビアホールの充填および当該導電層の形成が、めっきにより行なうようにすることができる。
【０００８】
一方、本発明の導電性シートは、絶縁性フィルムと導電層との間に下地層を形成することもできる。
【０００９】
また本発明の導電性シートは、ビアホールの位置を特定することを目的として絶縁性フィルムにアライメントマークを形成することもできる。
【００１０】
さらにまた、本発明の導電性シートは、絶縁性フィルムが長尺の連続状のものとすることができる。
【００１１】
また本発明の導電性シートは、絶縁性フィルムが長尺の連続状のものであり、かつそれに形成されている導電層がエッチングされることにより複数の回路パターンを構成するとともに各回路パターンごとにカッティングが可能とされたものとすることができる。
【００１２】
本発明の導電性シートにおいては、上記のような構成を採用したことにより、とりわけ絶縁性フィルムの表裏両面の導電層を電気的に接合可能とするためのビアホールに対する加工が、その内壁面のみの加工ではなく、ビアホールの内部全てを導電性物質で埋めることにより充填したものであるため、その電気的接合効果の信頼性は極めて高くいかなる大きさのビアホールであっても比電気抵抗を確保できるとともに空孔の破裂の問題を同時に解消したものとなり、またこのようなビアホールに対する加工と導電層の形成とが単一の工程で行なうものとすることができることから製造効率に極めて優れたものとなる。
【００１３】
【発明の実施の形態】
本発明の導電性シートの各構成要素ならびに該シートの構造をそれぞれの製造方法等を含めて以下に説明する。
【００１４】
＜絶縁性フィルム＞
本発明の導電性シートの基材フィルムとして用いられる絶縁性フィルムとしては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえばポリイミド、ポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、ＰＥＮ、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルムを挙げることができる。これらの中でも特に柔軟性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルムを用いることが好ましい。なお、ここでいうフィルムとは、その厚みが１０〜１５０μｍ、好ましくは２５〜１３０μｍ程度のものが好適であり、またその形状についてはシート状のものである限り枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特にその製造における加工効率の観点からロールのような長尺の連続状のものを用いることが好適である。
【００１５】
＜導電層＞
上記絶縁性フィルムの表裏両面に形成される導電層としては、この種の導電層として従来公知のものであれば特に限定なくいかなるものも用いることができる。その一例を挙げると、たとえば導電性を示す各種金属をめっきやスパッタリングすることにより形成したものやこれらの金属からなる箔を接着や熱プレスすることにより形成したもの、あるいはこれらの金属をはじめとしてその他カーボンブラック等のような導電性物質を含んでなる導電性インクを用いることにより形成したもの、またあるいはこれらの技術とレジスト技術を組合せたものなどを挙げることができる。これらの中でも加工効率や後述のビアホールの充填の容易さ等を考慮すると導電性を示す各種金属をめっきにより形成したものが特に好ましい。当該ビアホールの内径が小さいものである場合には、特にめっきによらなければその内部を充填することは非常に困難となるからである。なお、上記の金属としては、銅、銀、金、ニッケル、亜鉛、パラジウム、スズまたはこれらの金属の一種以上を含んでなる合金等を挙げることができる。また、めっきとしては無電解めっきまたは電気めっきのいずれであっても差し支えないが、めっき液の組成やめっき条件は後述のビアホールの充填のことをも考慮して適宜選択することが好ましい。たとえば、めっき液の組成としてはビアホールを十分に充填できるよう適宜金属塩の濃度を調節し、通常金属塩の濃度を１０〜６００ｇ／ｌ程度の条件のものを選択することが好ましい。また、めっき条件としては、ｐＨ、浴温、電流密度等を適宜調節し、通常ｐＨ１〜１３、浴温１０〜７０℃、電流密度０．１〜５０Ａ／ｄｍ２の条件のものを選択することが好ましい。また、当該導電層の厚みは、３〜１３０μｍ、好ましくは８〜２０μｍとすることが好適である。３μｍ未満の場合には十分な導電効果を得ることができず、また１３０μｍを超えても導電効果に大差なく却って経済的に不利となり、またエッチング性（パターン）も悪くなる。
【００１６】
＜下地層＞
本発明においては、必要に応じ上記絶縁性フィルムと導電層との間に下地層を形成することができる。当該下地層は、前記絶縁性フィルムと前記導電層との組み合わせにより、またあるいは必要とされる導電層の厚さ等によりその絶縁性フィルム上に直接導電層を形成することが困難な場合に必要とされるものであって、電気的手段によって導電層を形成する際にいわばその電極としての作用を奏したりあるいは塗布手段によって導電層を形成する際にそのアンカー層としての作用を奏するものである。このような下地層は、たとえば前述の各種金属をめっきしたりスパッタリングさせたりすることにより、またあるいは前記導電性インクにおいて導電性物質を含まない組成のインクやレジストを塗布することにより絶縁性フィルム上に形成することができる。これらの中でも、後述のビアホールの内部を均一に被覆するためには、特にめっきおよびスパッタリングを採用することが好ましい。当該ビアホールの内径が小さいものである場合、特にこれらの方法によらなければその内部を被覆することは非常に困難となるからである。通常、この下地層の厚みは、０．０５〜２μｍ、好ましくは０．５〜１μｍとすることが好適である。その厚みが０．０５μｍ未満の場合には、導電層を形成させるための効果が十分に発揮されなくなる場合がある一方、２μｍを超える厚みで形成させても得られる効果に大差なく却って経済的に不利となる。
【００１７】
＜ビアホール＞
本発明におけるビアホールとは、前記絶縁性フィルムを物理的に貫通するように設けられている小孔であって、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物が充填されている。これにより本発明のビアホールは、前記絶縁性フィルムの表裏両面に設けられている導電層を互いに電気的に接合する作用を奏するものである。本発明においては、このビアホールに対して従来技術のようにその内壁面のみを導電性物質でめっきあるいはコートした手法を取るのではなく、全く新規な着想に基づきその内部の全てを埋めるように導電性物質（すなわち導電層の少なくとも一方の導電層を構成する構成物）を充填するといった手法を採用しているため従来技術に比しその電気的接合効果に対する信頼性を飛躍的に向上させたものである。したがって、ビアホールの大きさにかかわらず比電気抵抗を確保できしかも空孔の破裂の問題を同時に解消したものである。このようなビアホールは、内径が１０〜１００μｍ、好ましくは２０〜３０μｍとなるように各種レーザ、ドリル、パンチ、プレスなどの開孔手段により物理的に貫通するように開孔される。ただし、予め絶縁性フィルムの片方の面に導電層や下地層が設けられている場合にはそれらの層を含めて物理的に貫通するものであってもよいし、またあるいはこれらの層を物理的に貫通せずに残すようなかたちで上記の絶縁性フィルムのみを物理的に貫通するようにして開孔させることもできる。また、このようなビアホールの形状は、特に限定されることはなく、円形のものや多角形状のものとすることができる。なお、当該ビアホールの前記内径が１０μｍ未満となる場合には電気的接合効果が十分に担保されなくなる場合が生じる一方、１００μｍを超える場合には前記導電性物質の充填が十分に達成されなくなる場合があるためいずれも好ましくない。
【００１８】
＜アライメントマーク＞
本発明の絶縁性フィルムには、アライメントマークを形成することができる。当該アライメントマークはビアホールの所定の位置を決定する基準となるものであり、通常絶縁性フィルムの両端（ビアホールの設けられていない位置）に形成するのが好適である。このようなアライメントマークは光学的、電子的、磁気的、目視的あるいはその他の読み取り手段によりビアホールの所定の位置を決定できるものであればいかなるものであっても差し支えなく、またその形成方法としても特に限定されるものはない。たとえば、目視的に読み取る場合にはこのアライメントマークとして絶縁性フィルムの両端にこのフィルムを貫通させるようにホールを開けたものが好適である。そしてこのホール（アライメントホールと呼ぶ）はさらに好ましくは一定の間隔を持って連続的に開孔させるのが好適である。このような構成を取ることによりビアホールの位置をさらに簡単に決定することができるようになるからである。このようなアライメントホールの大きさとしては、通常５０μｍ〜３ｍｍ程度とするのが好ましく、レーザ、ドリル、パンチ、プレスなどにより開孔させることが可能である。
【００１９】
＜導電性シートの構造＞
以下に、図１〜１３を参照して本発明の導電性シートの構造について説明する。
【００２０】
図１は本発明の導電性シートの前駆体のひとつを示した概略断面図であって、絶縁性フィルム１１にビアホール１３が設けられているとともにその片面に導電層１２が形成されたものである。図２は本発明の導電性シートの概略断面図であって、上記図１の導電層が形成されていない方の面に導電層を形成させるとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム２１の両面に導電層２２、２４が形成されており、ビアホール２３の内部が上記一方の導電層２４で充填されたものである。
【００２１】
図３は本発明の導電性シートの上記図１とは別の前駆体を示した概略断面図であって、絶縁性フィルム３１にビアホール３３が設けられているとともにその片面には導電層３２が、もう一方の片面には下地層３５が各形成されたものである。図４は本発明の上記図２とは別の導電性シートを示した概略断面図であって、上記図３の導電層が形成されていない方の面に導電層を形成させるとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム４１の両面に導電層４２、４４（ただしその一方の４４は下地層４５の上に）が形成されておりビアホール４３の内部が上記一方（すなわち下地層４５の上に形成させた方）の導電層４４で充填されたものである。
【００２２】
図５は本発明の導電性シートのまた別の前駆体のひとつを示した概略断面図であって、絶縁性フィルム５１にビアホール５３とアライメントホール５６が設けられているとともにその全面に下地層５５が形成されたものである。図６は本発明の導電性シートの概略断面図であって、上記図５の下地層上に導電層を形成させるとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム６１の全面に下地層６５が形成されており、下地層６５上に導電層６２を形成するとともにビアホール６３の内部が同導電層６２で充填されたものである。なお、アライメントホール６６は、開孔部が広いため導電層６２によって充填されていない。
【００２３】
図７は本発明の導電性シートの上記とは別の前駆体を示した概略断面図であって、絶縁性フィルム７１にビアホール７３とアライメントホール７６が設けられているとともにその両面に導電層７２と７４が各形成されたものである。図８は本発明の導電性シートを示した概略断面図であって、上記図７の導電層上にさらに導電層を形成するとともにこのさらに形成した導電層でビアホールの内部を充填させたものであり、すなわち絶縁性フィルム８１の両面に導電層８２、８４が形成されておりこれらの導電層上にさらに導電層８７を形成するとともにビアホール８３の内部をこの導電層８７で充填させたものである。図９は本発明の別の導電性シートを示した概略断面図であって、上記図７において一方の導電層を残すようにしてビアホールを開孔させたものに対してさらに導電層を形成させたものであり、すなわち絶縁性フィルム９１の両面に導電層９２、９４が形成されており、この導電層９２の側から導電層９４を残すようにしてビアホール９３が開孔されており、さらに導電層９２上に導電層９７を形成するとともにビアホール９３の内部がこの導電層９７で充填されたものである。なお、図８および図９中、アライメントホール８６、９６は、開孔部が広いため導電層８７、９７によって充填されていない。
【００２４】
図１０は本発明の導電性シートの上記とは別の前駆体を示した概略断面図であって、絶縁性フィルム１０１にビアホール１０３とアライメントホール１０６が設けられているとともにその両面に導電層１０２と１０４が各形成され、さらにその全面に下地層１０５が形成されたものである。図１１は本発明の導電性シートを概略断面図であって、上記図１０の下地層上に導電層を形成するとともにビアホールの内部をそれで充填させたものであり、すなわち絶縁性フィルム１１１の両面に導電層１１２、１１４が形成されており、さらにこれらの全面に下地層１１５が形成され、この下地層１１５上に導電層１１７を形成するとともにビアホール１１３の内部がこの導電層１１７で充填されたものである。図１２は本発明の別の導電性シートを示した概略断面図であって、上記図１０において一方の導電層を残すようにしてビアホールを開孔させたものに対して下地層を形成しさらにその上に導電層を形成させたものであり、すなわち絶縁性フィルム１２１の両面に導電層１２２、１２４が形成されており、この導電層１２２の側から導電層１２４を残すようにしてビアホール１２３が開孔されており、さらに導電層１２２上に下地層１２５が形成され、この下地層１２５上に導電層１２７を形成するとともにビアホール１２３の内部がこの導電層１２７で充填されたものである。なお、図１１および図１２中、アライメントホール１１６、１２６は、開孔部が広いため導電層１１７、１２７によって充填されていない。
【００２５】
図１３は本発明の導電性シートの概略平面図であり、当該シートの両端にはアライメントホール１３６が開孔されているとともに導電層を介してその下にあるビアホール１３３が透視的に示されている。
【００２６】
〈導電性シートの製造方法〉
本発明の上記に記載したそれぞれの構造の導電性シートは、たとえば以下のようにして製造することができる。まず、前記絶縁性フィルム１１に対してアライメントマーク（たとえばアライメントホール１３６など）を付した後当該マークを基準として所定の位置にビアホール１３３を開孔させる。なお、アライメントマークが形成されていない場合には、Ｘ線回折装置などを適宜使用してビアホールの位置決めを行なうことも可能である。また、当該絶縁性フィルムとしてその片方の面に導電層１２や下地層３５等が設けられている絶縁性フィルム１１を用いても差し支えなく、この場合には当該ビアホール１３はそれらの層が設けられていない方の面に対して通常開孔されることとなるが、前述のようにそれらの層を含めて物理的に貫通させるか、あるいはそれらの層を残すようなかたちで絶縁性フィルム１１のみを貫通するように開孔させてもよい（図１参照）。なお、このような導電層や下地層は各複数形成させたり積層して形成させたりすることができ、また絶縁性フィルムの両面に形成されていても差し支えない（図７、図１０参照）。
【００２７】
次いで、上記のようにビアホールが設けられた絶縁性フィルム２１の表裏両面に導電層２２、２４を形成するとともに、これらの導電層を構成する構成物によりビアホール２３の内部全てを充填させる。本発明においては、このような導電層の形成とビアホールの充填とをひとつの加工操作で同時に行なうことが特に好ましい。製造効率が向上するとともに別途ビアホールの空孔を埋める処理が不要となるからである。このような導電層２２、２４の形成方法としては、前述の通りめっきやスパッタリングにより形成させたり、またあるいは導電性インクやレジストにより形成させたりすることができるが、本発明の特徴のひとつである導電層を構成する構成物によりビアホールの内部全てを充填させるためには、とりわけめっきによることが好ましく、なかでも電気めっきによることが特に好ましい。なお、前述のように予め絶縁性フィルム２１の片方の面に導電層２２がすでに設けられている場合には、上記の工程は導電層２２が設けられていない片方の面のみについて行なわれ、ビアホールの充填もその導電層２４を構成する構成物により充填されることになるが、そうでない場合すなわちビアホールを開孔させた後に絶縁性フィルムの表裏両面に対して導電層を設ける場合は、当該ビアホールの充填は表裏どちらの導電層を構成する構成物により充填されていてもよく、またあるいはそれらの導電層の両構成物により充填されたものであってもよい。また、予め形成されている導電層上にさらに導電層を形成させることもでき、このようにさらに形成される導電層によりビアホールを充填させるようにすることもできる。
【００２８】
一方、本発明においては、前述の通り導電層の形成に先立って絶縁性フィルムの表裏両面またはいずれか一方の面に必要に応じ下地層３５を設けることもできる。このような下地層３５はめっきやスパッタリング、あるいはインクやレジストにより形成することができる。また、このような下地層は、導電層上に形成させることもでき、この層を介して導電層を積層させることができる。
【００２９】
そして上記のようにして製造される本発明の導電性シートは、さらにその導電層を任意にエッチング等することにより、絶縁性フィルムの表裏両側において互いに電気的に接合した所望の回路を構成することができ、とりわけ絶縁性フィルムが長尺の連続状のものであり上記回路が複数形成されるような場合には各回路パターンごとにカッティングすることが可能である。
【００３０】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００３１】
＜実施例１＞ 絶縁性フィルムとしてポリイミドフィルム（厚さ２５μｍであって全長１００ｍのもの）を用い、その一方の表面に導電層として厚さ１２μｍの銅箔を熱プレスにより接合させた。次いで、このフィルムの銅箔が接合されていない方の表面に対してＵＶＹＡＧレーザを照射してポリイミドフイルムの部分のみが物理的に貫通されるように内径が２５μｍのビアホールを開孔させた。
【００３２】
続いて、上記のフィルムのビアホールが開孔されている方の表面に対して金属銅を含有した導電性ペーストをナイフコータにより塗工することにより導電層を形成すると同時に上記のビアホールの内部全てをこの導電性ペーストにより充填することによって本発明の導電性シートを製造した。
【００３３】
このようにして得た導電性シートのビアホールの比電気抵抗を測定したところ、１ｍΩ以下であった。
【００３４】
この導電性シートの表裏両面の導電層を任意の回路パターンにエッチングした後、個々のパターンごとにカッティングすることにより半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができた。
【００３５】
＜実施例２＞
ビアホールを開孔するところまでは実施例１と全く同様にして一方の面に銅からなる導電層が形成されているポリイミドフィルムを作成した。
【００３６】
続いて、このフィルムのビアホールが開孔されている方の表面に対してスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対して硫酸銅めっき液（硫酸銅１００ｇ／ｌ、硫酸１４０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる導電層（厚さ８μｍ）を形成するとともにこの銅によりビアホールの内部全てを充填させることにより本発明の導電性シートを製造した。
【００３７】
このようにして得た導電性シートのビアホールの比電気抵抗を測定したところ、１ｍΩ以下であった。
【００３８】
この導電性シートの表裏両面の導電層を任意の回路パターンにエッチングした後、個々のパターンごとにカッティングすることにより半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができた。
【００３９】
＜実施例３＞
絶縁性フィルムとしてガラス繊維強化エポキシ樹脂（厚さ５０μｍであって全長１００ｍのもの）を用い、その一方の表面に対してスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯ ＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対して硫酸銅めっき液（硫酸銅１１０ｇ／ｌ、硫酸１５０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる厚さ９μｍの導電層を形成した。続いて、このフィルムの左右両端にドリルを用いて２．０ｍｍのアライメントホールを開孔形成するとともに、当該フィルムの導電層が形成されていない方の表面に対してＣＯ２レーザを照射してガラス繊維強化エポキシ樹脂の部分のみが物理的に貫通されるように内径が２５μｍのビアホールを、上記アライメントホールを基準として所定の位置に開孔させた。
【００４０】
続いて、このフィルムのビアホールが開孔されている方の表面に対して上記と同じスルーホール用無電解銅めっき液（ＯＰＣ−７５０無電解銅Ｍ（商品名）、ＯＫＵＮＯ ＣＨＥＭＩＣＡＬ社製）を用いて室温、ｐＨ１２．９の条件下で無電解めっき処理を施すことによって銅からなる厚さ０．５〜１μｍの下地層を形成させた。次いで、この下地層が形成されている面に対して硫酸銅めっき液（硫酸銅９０ｇ／ｌ、硫酸１３０ｇ／ｌ、塩素５０ｐｐｍその他添加剤からなるもの）を用いて温度２８〜３０℃、電流密度３〜４Ａ／ｄｍ２、空気攪拌の条件下で電気めっき処理を施すことによって銅からなる導電層（厚さ８μｍ）を形成するとともにこの銅によりビアホールの内部全てを充填させることにより本発明の導電性シートを製造した。
【００４１】
このようにして得た導電性シートのビアホールの比電気抵抗を測定したところ、１ｍΩであった。
【００４２】
この導電性シートの表裏両面の導電層を任意の回路パターンにエッチングした後、個々のパターンごとにカッティングすることにより半導体用基板や電気、電子部品用回路基板あるいは各種パッケージング等に好適に用いることができた。
【００４３】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４４】
【発明の効果】
本発明の導電性シートは、ビアホールの内部全てが導電層を構成する構成物により充填された構造となっていることから従来のものに比し電気的接合効果の信頼性が向上したとともにビアホールの大きさにかかわらず比電気抵抗を確保することができ、また空孔の破裂の問題も同時に解消している。また、このようなビアホールの充填が導電層の形成と同時に行なうことができることから製造効率の向上が図られ、特に従来において導電層の形成、ビアホールに対する加工、空孔の充填加工というように３工程に分かれていたものを１工程でできるようになった点飛躍的な合理化を達成している。さらに、アライメントマークが設けられているものについては、ビアホールの所定の位置を極めて簡単に特定できるという特有の効果をも有している。
【００４５】
本発明の導電性シートは、このように優れた効果を有することから民生用または産業用電気電子機器用回路基板や半導体用基板として、またあるいは各種の電気電子機器や部品またはパッケージング材として好適に用いることができる。
【図面の簡単な説明】
【図１】本発明の導電性シートの前駆体の概略断面図である。
【図２】本発明の導電性シートの概略断面図である。
【図３】下地層を形成した本発明の導電性シートの前駆体の概略断面図である。
【図４】下地層を形成した本発明の導電性シートの概略断面図である。
【図５】下地層を両面に形成した本発明の導電性シートの前駆体の概略断面図である。
【図６】下地層を両面に形成した本発明の導電性シートの概略断面図である。
【図７】導電層を両面に形成した本発明の導電性シートの前駆体の概略断面図である。
【図８】導電層を両面に積層形成した本発明の導電性シートの概略断面図である。
【図９】導電層を積層形成した本発明の別の導電性シートの概略断面図である。
【図１０】導電層上に下地層を形成した本発明の導電性シートの前駆体の概略断面図である。
【図１１】図１０の下地層上に導電層を形成した本発明の導電性シートの概略断面図である。
【図１２】導電層上の下地層上にさらに導電層を形成した本発明の導電性シートの概略断面図である。
【図１３】本発明の導電性シートの概略平面図である。
【符号の説明】
１１，２１，３１，４１，５１，６１，７１，８１，９１，１０１，１１１，１２１ 絶縁性フィルム、１２，２２，２４，３２，４２，４４，６２，７２，７４，８２，８４，８７，９２，９４，９７，１０２，１０４，１１２，１１４，１１７，１２２，１２４，１２７ 導電層、１３，２３，３３，４３，５３，６３，７３，８３，９３，１０３，１１３，１２３，１３３ ビアホール、３５，４５，５５，６５，１０５，１１５，１２５ 下地層、５６，６６，７６，８６，９６，１０６，１１６，１２６，１３６ アライメントホール。
Claims (7)
- 絶縁性フィルムの表裏両面に導電層が形成されている導電性シートであって、当該絶縁性フィルムを物理的に貫通するように開孔されているビアホールに対して、その内部全てを埋めるように前記導電層の少なくとも一方の導電層を構成する構成物を充填することにより、これら表裏両面の両導電層が互いに電気的に接合可能とされていることを特徴とする導電性シート。
- 導電層を構成する構成物によるビアホールの充填が当該導電層を形成するのと同時に行なわれる、請求項１記載の導電性シート。
- 導電層を構成する構成物によるビアホールの充填および当該導電層の形成が、めっきにより行なわれる、請求項１または２記載の導電性シート。
- 絶縁性フィルムと導電層との間に下地層が形成されている、請求項１〜３のいずれかに記載の導電性シート。
- ビアホールの位置を特定することを目的として絶縁性フィルムにアライメントマークが形成されている、請求項１〜４のいずれかに記載の導電性シート。
- 絶縁性フィルムが長尺の連続状のものである、請求項１〜５のいずれかに記載の導電性シート。
- 絶縁性フィルムが長尺の連続状のものであり、かつそれに形成されている導電層がエッチングされることにより複数の回路パターンを構成するとともに各回路パターンごとにカッティングが可能とされている、請求項１〜６に記載の導電性シート。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161518A JP2004014550A (ja) | 2002-06-03 | 2002-06-03 | 導電性シート |
| PCT/JP2003/006303 WO2003103350A1 (ja) | 2002-06-03 | 2003-05-20 | 導電性シート |
| TW92114306A TW591994B (en) | 2002-06-03 | 2003-05-27 | Conductive sheet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161518A JP2004014550A (ja) | 2002-06-03 | 2002-06-03 | 導電性シート |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014550A true JP2004014550A (ja) | 2004-01-15 |
Family
ID=29706580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002161518A Pending JP2004014550A (ja) | 2002-06-03 | 2002-06-03 | 導電性シート |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004014550A (ja) |
| TW (1) | TW591994B (ja) |
| WO (1) | WO2003103350A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004050A1 (ja) * | 2003-07-02 | 2005-01-13 | Fcm Co., Ltd. | アンテナ内蔵非接触型ｉｃカード用の導電性シートおよびアンテナ内蔵非接触型ｉｃカード |
| JP2005252142A (ja) * | 2004-03-08 | 2005-09-15 | Shin Etsu Polymer Co Ltd | 薄型基板用固定治具 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617695A (ja) * | 1984-06-21 | 1986-01-14 | イビデン株式会社 | 長尺の可撓性両面プリント配線板の製造方法 |
| JPH04320087A (ja) * | 1991-04-18 | 1992-11-10 | Minolta Camera Co Ltd | プリント配線板 |
| JPH06224528A (ja) * | 1993-01-27 | 1994-08-12 | Japan Aviation Electron Ind Ltd | 両面フィルム基板及びその製造方法 |
| JPH0837370A (ja) * | 1994-07-22 | 1996-02-06 | Tokuyama Corp | 硬化性ペーストの充填方法 |
| JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板，多層配線基板およびそれらの製造方法 |
-
2002
- 2002-06-03 JP JP2002161518A patent/JP2004014550A/ja active Pending
-
2003
- 2003-05-20 WO PCT/JP2003/006303 patent/WO2003103350A1/ja active Application Filing
- 2003-05-27 TW TW92114306A patent/TW591994B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004050A1 (ja) * | 2003-07-02 | 2005-01-13 | Fcm Co., Ltd. | アンテナ内蔵非接触型ｉｃカード用の導電性シートおよびアンテナ内蔵非接触型ｉｃカード |
| JP2005252142A (ja) * | 2004-03-08 | 2005-09-15 | Shin Etsu Polymer Co Ltd | 薄型基板用固定治具 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003103350A1 (ja) | 2003-12-11 |
| TW591994B (en) | 2004-06-11 |
| TW200401591A (en) | 2004-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681310B2 (en) | Method for fabricating double-sided wiring board | |
| JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
| TWI291221B (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
| TWI345438B (ja) | ||
| CN1946270B (zh) | 印制线路板、多层印制线路板及其制造方法 | |
| CN101288350A (zh) | 多层印刷线路板及其制造方法 | |
| TW200921818A (en) | Method of manufacturing multi-layer package substrate of non-nuclear layer | |
| JP2004169181A (ja) | キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板 | |
| TW200939927A (en) | Wiring substrate and its manufacturing process | |
| TWI294760B (ja) | ||
| TWI354356B (en) | Multilayer package substrate and method for fabric | |
| TW200423849A (en) | Circuitized substrate and method of making same | |
| EP1509069A2 (en) | Double-sided wiring circuit board and process for producing the same | |
| TW201427499A (zh) | 柔性電路板及其製作方法 | |
| KR100590369B1 (ko) | 양면 배선 기판의 제조 방법 | |
| JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
| TW200924594A (en) | Method for manufacturing wire substrate | |
| JP2004014550A (ja) | 導電性シート | |
| TWI276374B (en) | Printed wiring board | |
| JPH0410696A (ja) | 多層配線基板の製造方法 | |
| JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
| TW407447B (en) | Printed circuit boards with solid interconnect and method of producing the same | |
| JP4113087B2 (ja) | 積層メッキの製造方法、及び接続装置の製造方法 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2005025514A (ja) | アンテナ内蔵非接触型ｉｃカード用の導電性シートおよびアンテナ内蔵非接触型ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |