JP2008177538A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2008177538A
JP2008177538A JP2007294194A JP2007294194A JP2008177538A JP 2008177538 A JP2008177538 A JP 2008177538A JP 2007294194 A JP2007294194 A JP 2007294194A JP 2007294194 A JP2007294194 A JP 2007294194A JP 2008177538 A JP2008177538 A JP 2008177538A
Authority
JP
Japan
Prior art keywords
trench
heat treatment
annealing
sic
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007294194A
Other languages
English (en)
Other versions
JP5509520B2 (ja
Inventor
Yasuyuki Kawada
泰之 河田
Takeshi Tawara
武志 俵
Tae Tamori
妙 田森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007294194A priority Critical patent/JP5509520B2/ja
Priority to US11/960,405 priority patent/US7682991B2/en
Priority to DE102007062208.4A priority patent/DE102007062208B4/de
Publication of JP2008177538A publication Critical patent/JP2008177538A/ja
Application granted granted Critical
Publication of JP5509520B2 publication Critical patent/JP5509520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

【目的】ＳｉＣ基板にドライエッチングによりトレンチを形成する際に、トレンチ内表面性状を平滑にすると共に、トレンチのコーナーの形状を電界集中が低減される非尖角形状にする炭化珪素半導体装置の製造方法の提供。
【構成】ＳｉＣ基板にＭＯＳゲート用トレンチを形成した後、ＡｒまたはＳｉＨ4）／（Ａｒ）雰囲気で１６００℃以上１８００℃以下の第一熱処理を行い、次に水素雰囲気で１４００℃以上１５００℃以下で第二熱処理を行う工程を含む炭化珪素半導体装置の製造方法とする。
【選択図】 図１

Description

本発明は、高耐圧、大電流用に使用される炭化珪素半導体を用いたトレンチ型ＭＯＳＦＥＴなどの半導体パワーデバイスにおけるトレンチのコーナー形状および内表面性状を改善する製造方法に係る。
シリコン（Ｓｉ）半導体を用いた半導体パワーデバイスは、通常、インバータや電力制御などに用いられるデバイスであり、パワーＭＯＳＦＥＴやＩＧＢＴなどがある。しかし、シリコン（以下Ｓｉと略）半導体における半導体特性の改良は既に究極的とも言えるレベルに達しており、パワーデバイスではもはや、シリコン半導体の物性値に起因する特性限界に近づいている。一方、ＳｉＣ（４Ｈ−ＳｉＣ）半導体はシリコン半導体に比べると、絶縁破壊電界が一桁高いだけでなく、バンドギャップが２．９倍、熱伝導率は３．２倍、真性半導体となる温度が３〜４倍と、特にパワーデバイス材料としての観点から極めて優れた物性値を有している。また炭化珪素（以下ＳｉＣと略）半導体を用いたパワーデバイスは高耐圧ながら低オン抵抗を有するデバイスとしても期待され、近年多くの半導体パワーデバイスの製品化へのアプローチがなされている。現在までにダイオードなどの整流デバイス、トランジスタ、サイリスタなどのスイッチングデバイスが試作されている。このようなスイッチングデバイスの中でも、特にＵＭＯＳＦＥＴ（トレンチ型絶縁ゲート電界効果トランジスタ）は、トレンチゲート構造とチャネルを有するユニットパターンの微細化のそれぞれによりチャネル密度を高くできるので、オン状態における素子の抵抗をさらに低減できるという特徴があり、特に注目されている。
その製造方法は、おおよそ、通常のＳｉ半導体パワーデバイスの製造方法と同様であり、ＳｉＣ半導体基板（ＳｉＣ基板と略すこともある）に異方性エッチングによりトレンチを形成後、エッチングマスクとして用いた酸化膜を除去し、ゲート絶縁膜を形成した後、トレンチ内をゲート電極となる多結晶シリコンで埋める。その後、ソース・ドレインの各電極を形成してトレンチＭＯＳ型ＳｉＣ半導体装置とする製造方法である。
ところが、ＳｉＣ基板の場合は、基板の物理的な硬度が高く、化学的にも安定な難エッチング材料であるので、量産的なトレンチ形成方法としては、Ｓｉ半導体のトレンチ形成に通常用いられるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｃｔｈｉｎｇ）エッチング方法と異なり、基板に加速されたプラズマイオンを衝突させて表面を削るという物理的エッチング（ドライエッチング）によってトレンチ形成を行わざるを得ない。従って、ＲＩＥ法によりトレンチが形成されるＳｉ半導体に比べると、その形状制御が難しく、形状良くエッチングすることは容易とは言えない。たとえば、トレンチ底部の形状を、半導体デバイスの耐圧特性には好ましいＵ字型にすることやトレンチ側壁を高い平滑性にすることは物理的ドライエッチングだけでは困難なことが多い。この結果、このドライエッチング直後の約３μｍ幅のトレンチ形状には、図６に示す斜視方向からのトレンチ断面図に示すように、トレンチ２開口部３のエッジコーナー１０が尖っていたり、トレンチ２の側壁１１や底１２に突起や表面凹凸のような形状不良が存在する。このような形状不良などがトレンチ２内にあると、その部分で電界集中が起こりやすく、絶縁耐圧が低くなりやすいということが問題となる。
しかし、このようなＳｉＣ基板に、減圧下、高周波中で加速されたプラズマ粒子をぶつけて削るという物理的ドライエッチングによりトレンチを形成する際に生じる形状不良などの前述の問題点は、トレンチ形成後に、水素（以降Ｈ2と記す）とアルゴン（以降Ａｒと記す）との混合ガス雰囲気中で１７００℃以下の温度による熱処理または減圧下１３００℃以上で水素によるトレンチ内表面エッチング処理により改善されることは既に発表されている（特許文献１，２）。
他方、Ｓｉ半導体装置の場合は、Ｓｉ半導体基板にトレンチを形成後、水素アニール処理を行うことにより、トレンチ内でＳｉ原子を表面拡散させて表面平滑化を得ることのできることが知られており、トレンチ内面形状および内表面性状の制御は充分可能である（特許文献３）。
特開２００５−３３２０１３号公報 特開２００５−３３２０１４号公報 特開２００３−２２９４７９号公報
しかしながら、ＳｉＣ基板の場合、トレンチ形成時の形状不良に関する前記特許文献１、２に記載の改善方法では高温で水素を用いることになっているが、その場合、ＳｉＣ基板のトレンチ内表面では組成元素としてシリコン原子だけでなく炭素原子も存在するため、炭素原子が障害になり、Ｓｉ表面では平滑化に効果のあったＳｉ原子の表面拡散は、ＳｉＣ表面では活発に行われ難く、平滑化の効果はそれほど大きくはない。
さらに、ＳｉＣ基板では原子の表面拡散よりも、高温の水素によるＳｉＣ表面のエッチング作用が活発であると共にその制御が難しいので、形状制御については高温水素処理の影響の方が大きいことも分かった。その結果、高温水素処理は、そのままではトレンチ形状が過剰に変化し過ぎる傾向があるので、トレンチの形状を改善する実用的な生産方法という意味では採用の難しいことが分かった。
本発明は、このような点に鑑みてなされたものであり、本発明の目的は、炭化珪素（ＳｉＣ）基板にドライエッチングによりトレンチを形成する際に、容易にトレンチ内表面性状を平滑にすると共に、トレンチの開口部エッジコーナーおよび底部コーナーの形状を電界集中が低減されるような非尖角形状に改善できる炭化珪素半導体装置の製造方法を提供することである。
本発明は、炭化珪素半導体基板の一方の主面にトレンチ型ＭＯＳゲート構造用のトレンチをドライエッチングにより形成した後、アルゴン（Ａｒ）またはシラン（ＳｉＨ4）／アルゴン（Ａｒ）雰囲気（／はその左右に記載のガスの混合であることを表す。以下の用例においても同様の意味である）で１６００℃以上１８００℃以下の第一熱処理を行い、次に水素雰囲気で１４００℃以上１５００℃以下の第二熱処理を行う工程を含む炭化珪素半導体装置の製造方法とすることを特徴とするものである。
また、本発明は、前記炭化珪素半導体装置の製造方法において、前記第一および第二熱処理は雰囲気圧力３０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）以上７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）以下の圧力下で行われる方法としてもよい。
また、本発明は、前記炭化珪素半導体装置の製造方法において、前記第一熱処理と第二熱処理を同一処理炉内で連続する方法とすることが好ましい。
また、本発明は、前記炭化珪素半導体装置の製造方法において、前記不活性ガスがＡｒ、Ｈｅ、Ｎｅから選ばれるいずれかのガスまたはいずれかの混合ガスである製造方法とすることが好ましい。
本発明によれば、炭化珪素（ＳｉＣ）半導体基板にドライエッチングによりトレンチを形成する際に、容易にトレンチ内表面性状を平滑にすると共に、トレンチの開口部エッジコーナーおよび底部コーナーの形状を電界集中が低減されるように非尖角形状に改善でき、高いチャネル移動度と高い逆耐圧を得ることができる炭化珪素半導体装置の製造方法を提供することができる。
図１は本発明の請求項１の記載にかかる２段階熱処理をした場合のトレンチ断面形状図である。図２は１７００℃のアルゴン雰囲気中で、圧力を変化させた場合のトレンチ断面形状図である。図３は雰囲気ガス種を変えた場合のトレンチ断面形状図である。図４はシラン／アルゴン混合雰囲気で熱処理温度を変化させた場合のトレンチ断面形状図である。図５は高温水素雰囲気で熱処理温度を変化させた場合のトレンチ断面形状図である。図６はトレンチ形成直後であって、トレンチ形成後の熱処理を施す前のトレンチ断面図である。
以下、本発明にかかる半導体装置の製造方法について、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
実施例１では、ＳｉＣ基板にドライエッチングによりトレンチを形成した後、トレンチ内面形状及び内表面性状を改善するために、高温熱処理する手順および条件等について以下に説明する。
ＳｉＣ基板（またはエピタキシャルＳｉＣ膜付ＳｉＣ基板）をよく洗浄した後、該基板上にＳｉＯ2膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により成膜する。このＳｉＯ2膜を成膜した基板を洗浄後、１２０℃−１０分間オーブン炉中で乾燥させる。その後、フォトレジストとのなじみがよくなるように、ＳｉＯ2膜表面にヘキサメチルジシラザン（ＯＡＰ：東京応化（株）の商品名）蒸気などの雰囲気中に放置した後、フォトレジストをＳｉＯ2膜上に塗布する。
その後、オーブン炉中で１００℃で１０分間放置し、フォトレジストをソフトベークする。ベーク後、紫外線を用いた露光装置でトレンチパターンが形成されたマスクを用いて露光を行う。露光後に現像を行い、不要のフォトレジストを除去し、１２５℃−２０分間ハードベークを行ってフォトレジストパターンを形成する。このときのフォトレジストの膜厚は約２．５μｍである。フォトレジストの厚さはＳｉＯ2膜のドライエッチングの際に耐える厚さであれば問題ない。
フォトレジストパターンを形成後、フォトレジストをマスクとしてドライエッチング装置でＣＨＦ3／ＣＦ4／Ａｒ混合ガスを導入して圧力７Ｐａでドライエッチングを行い、ＳｉＯ2膜をパターニングする。パターニング後に前記フォトレジストを剥離液に浸し、フォトレジストを除去する。水洗して乾燥した後、次にＳｉＣ（またはＳｉＣ膜）基板のドライエッチングを行う。ＳｉＯ2膜をマスクとして、ＩＣＰ（Ｉｎｄｕｃｅｄ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）プラズマを用いるドライエッチング装置で、ＳＦ6／Ｏ2／Ａｒガスを用いて、ＩＣＰ電力６００Ｗ、ＲＦバイアス１５Ｗで０．４Ｐａの圧力でドライエッチングを行い、幅約３μｍ、深さ約３μｍのトレンチを形成する。トレンチ形成後、フッ酸でエッチングマスクに用いたＳｉＯ2膜を除去する。
このようにして形成されたトレンチの形成直後のＳｉＣ基板の断面を示すＳＥＭ写真からトレンチ断面形状をなぞって描いたトレンチ断面図を図６に示す。図６ではトレンチ２開口部３のエッジコーナー１０がほぼ直角に尖っておりトレンチ２の底部１２の表面性状も平滑ではなく、凹凸が形成されていることが分かる。この図６に示すトレンチ２を有するＳｉＣ基板１に、耐圧特性に及ぼす悪影響を低減させる目的でトレンチ内表面を整形する条件を検討するために、下記表１に示す種々の条件で、それぞれ熱処理を加えた。
Figure 2008177538
前記表１に示す各条件の中で、条件１から条件３までの各条件でアルゴン（Ａｒ）雰囲気で熱処理したものの電子顕微鏡写真（ＳＥＭ）からトレンチ形状をなぞって描いたトレンチ断面図を図２（ａ）、（ｂ）、（ｃ）に示す。
図２（ａ）のトレンチ断面図から熱処理時の圧力雰囲気が１．５Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）と低圧で熱処理した場合は、前記図６に示すトレンチ形成直後の形状に比べて、有効なトレンチ２形状の変化があまり見られない。図２（ｂ）、（ｃ）の各トレンチ断面図から、それぞれ８０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）と大気圧の７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）で熱処理すると、トレンチ２開口部３のエッジコーナー１０が丸くなり、トレンチ底１２も平滑なＵ字型になり、トレンチ底部１２の表面凹凸も格段に少なくなっているのがわかる。このように熱処理する際の減圧の程度は１．５Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）よりは高いことが必要であり、前記８０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）より低圧の３０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）以上７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）以下が適当であることを別途見つけている。
表２に前記条件１から条件３までの条件で熱処理したものと未処理のもの（熱処理前のもの）を原子間力顕微鏡（以降ＡＦＭと略）とＸ線光電子分光（以降ＸＰＳと略）で分析した結果の測定値を示す。基板上部の表面粗さをＡＦＭで分析し、Ｓｉ／Ｃ組成をＸＰＳで分析した。
Figure 2008177538
１．５Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）で熱処理した条件１では、Ｓｉ／Ｃ組成が１／９９となっていることから明らかなように、ＳｉＣ結晶表面からＳｉが熱処理により表面から蒸発してしまっていたことが分かる。ＸＰＳでの組成分析では極表面（２ｎｍ程度）近傍の情報が得られるので、表面はほぼ炭素のみになってしまっていることを意味している。このような表面のＳｉＣ組成変化を避ける点からも１．５Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）のような低圧ではなく、圧力をある程度上げて熱処理する必要性のあることが分かる。
この結果から、条件４から条件１２までの条件では、熱処理時の雰囲気圧力は８０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）一定とし、熱処理時の雰囲気ガス種（アルゴン（Ａｒ）とシラン（ＳｉＨ4）／アルゴン（Ａｒ）と水素ガス）を変えた検討を行った。
表１の条件の中で、条件２と条件６と条件１２の条件で熱処理したものについて、ＳＥＭ断面写真をなぞって描いたトレンチの断面形状を図３に示し、ＡＦＭ・ＸＰＳ分析結果の測定値を表３にそれぞれ示す。図３（ａ）は条件２に、図３（ｂ）は条件６に、図３（ｃ）は条件１２の場合にそれぞれ対応するトレンチ断面図である。
Figure 2008177538
ＡｒやＳｉＨ4／Ａｒ雰囲気で熱処理したもの（図３（ａ）、（ｂ））は前記図６に示す熱処理前にエッジコーナー１０の尖角であったところが丸まり、トレンチ側壁１１や底面１２の表面平滑性も改善されていることが分かる。Ｈ2で熱処理したもの（図３（ｃ））も平表面滑性は改善されてはいるが、トレンチ側壁のエッチングが激しくトレンチ幅が大きくなってしまいエッチングが激しすぎる（過剰エッチングである）ことを示している。
ＡＦＭで分析した基板表面粗さの測定値から、表面平滑性に及ぼす雰囲気ガスの影響については、表３から基板上部の表面粗さ（ＲＭＳ）の値はＨ2＜ＳｉＨ4／Ａｒ＜Ａｒの順に大きくなっており、Ｈ2の場合が最も平滑性がよいことを示している。次に、トレンチ形状変化を抑制する効果が高く、表面平滑性もＨ2熱処理の次に平坦なＳｉＨ4／Ａｒ雰囲気における熱処理温度について検討した。
表１の条件の中で、条件４から条件７で熱処理したもののＳＥＭ写真をなぞって描いたトレンチ断面図を図４（ａ）、（ｂ）、（ｃ）、（ｄ）に示す。また表４にＡＦＭ・ＸＰＳ分析結果の測定値を示す。
Figure 2008177538
図４から、熱処理温度１５００℃から１８００℃では温度が高いほどトレンチのエッジコーナー１０が丸まり、トレンチ側壁１１や底面１２の平滑性も改善されていることが分かる。しかしながら、基板上部の表面平滑性については、表４に示す表面粗さの測定値（ＲＭＳ値）から、温度が高いほど急激にＲＭＳ値が大きく、表面凹凸が激しくなり、基板表面の平滑性は悪くなることを示している。図４からトレンチの形状を改善するという観点では、トレンチ形状、および表面性状とも、特にコーナーを丸め、トレンチ幅を広げすぎない点では、雰囲気がＳｉＨ4／Ａｒの場合は熱処理温度を変えても悪くなっていないと言えるレベルである。
前述の表３の条件１2のＨ2熱処理は、１７００℃では図３（ｃ）に示すように、エッチングが激しくトレンチ幅が大きく広がったが、基板表面平滑性は優れていたので、熱処理温度を１７００℃以下に下げた場合に過剰エッチングを抑えつつ形状も改善し、平滑性が高いものが得られないかについて、次に検討した。
表１の条件の中で、条件８から条件１２で示すように、Ｈ2熱処理したもののＳＥＭ写真をなぞってトレンチ断面形状を描いたものを図５に示す。図５（ａ）〜（ｅ）はそれぞれ条件８〜条件１２の熱処理によるトレンチ断面形状に相当する。またＡＦＭ・ＸＰＳ分析結果の測定値を表５に示す。
Figure 2008177538
図５と表５から、１３００℃でのＨ2雰囲気における熱処理(図５（ａ）)では、前記図６に示す熱処理前のものに比べて、トレンチ２の形状やトレンチ内壁表面平滑性はほとんど改善されていない。図５（ｂ）、（ｃ）に示すように、Ｈ2雰囲気において１４００℃から１５００℃で熱処理するとトレンチのエッジコーナー１０の丸まりやトレンチ側壁１１の平滑性改善に効果が見られるが、わずかであり、形状の変化または改善は、前記図４に示すＳｉＨ4／Ａｒ雰囲気での熱処理の場合より小さい。Ｈ2雰囲気の場合、１６００℃以上の熱処理ではトレンチ側壁１１が過剰にエッチングされてしまい幅が広くなり過ぎる、１７００℃ではその傾向がより顕著になる。ＡＦＭでの基板表面の表面粗さの測定によると、Ｈ2で熱処理した場合、１７００℃処理では基板上部の表面粗さＲＭＳが０．３５ｎｍであるが、１６００℃以下ではＲＭＳで０．１ｎｍ程度であり、極めて平滑である。したがってＨ2雰囲気で熱処理する場合、トレンチ側壁１１が過剰にエッチングされない１４００℃から１５００℃が適切である。
以上の検討結果からトレンチのエッジコーナーを丸め、トレンチ内壁の平滑性を有し、Ｕ字型形状にしやすいという観点からは１７００℃から１８００℃のＳｉＨ4／Ａｒ熱処理が適しているが、基板表面荒れが起こりやすい。一方、Ｈ2熱処理は１６００℃以上の熱処理ではトレンチ側壁のエッチングが過剰すぎて開口幅も広くなってしまい、また、開口部のエッジや底部のトレンチコーナーを丸める効果が小さく、トレンチ内壁の平滑性も不十分であるが、熱処理後の基板表面の凹凸はきわめて小さいという特徴がある。
そこで熱処理を２段階に分け、第一の熱処理として１７００℃でＳｉＨ4／Ａｒ熱処理を行ってから、炉内で連続的に第二の熱処理として１５００℃以下に温度を下げて、Ｈ2雰囲気に切り替えてＨ2熱処理を行うことにする。最初の第一の熱処理で開口部と底部のトレンチコーナーを丸め、トレンチ内壁の平滑性を有し、後の第二の熱処理で基板表面を平滑にできないか、について検討した。
図１（ｂ）に特許請求の範囲の請求項１記載の発明にかかる２段階熱処理したもののＳＥＭ断面写真をなぞって描いたトレンチ断面図を示し、表６にＡＦＭの結果を示す。図１（ａ）はトレンチ形成直後で、形状改善のための熱処理前のＳＥＭ断面写真をなぞって描いたトレンチ断面図である。
Figure 2008177538
図１（ａ）に示すように、トレンチ２形成直後で本発明にかかる熱処理前のトレンチ内表面形状はサブトレンチ（底部に発生する凹部）１３が発生し、底面１２に大きな凹凸があるような非常にトレンチ底面形状が悪い場合でも、ＳｉＨ4／Ａｒ雰囲気中で１７００℃で１０分間、第一の熱処理をしてトレンチ２の開口部エッジコーナー１０、底部コーナーやトレンチ内壁の平坦性を改善し、その後、炉内を１５００℃に下げてＨ2雰囲気で１５００℃で１０分間第二の熱処理をすることで基板表面の粗さＲＭＳを０．２ｎｍまで低減させることができることが分かった。
以上の実施例１の説明で、実験データを基に説明したように、炉内の圧力３０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）から７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）においてＡｒまたはＳｉＨ4／Ａｒ雰囲気中で１６００℃以上１８００℃以下で第一の熱処理を行い、ＳｉＣ基板１またはＳｉＣ膜に形成したトレンチ２の開口部エッジコーナー１０と底部コーナーを丸め、トレンチ側壁１１やトレンチ底部１２の表面凹凸を平滑にしたのち、炉内で連続で１４００℃以上１５００℃以下のＨ2雰囲気に切り替え第二の熱処理を行い、ＳｉＣ基板１表面、トレンチ内壁を更に平滑にすることにより、物理的に硬く、化学的に安定で難エッチング材料のＳｉＣ半導体を、トレンチエッジコーナー１０の尖がりを丸め、トレンチ側壁１１やトレンチ底１２の表面凹凸を平滑にできるため、電界集中が起こらず、絶縁耐圧に優れたＳｉＣを用いたパワー半導体を製造できる。
なお、前述の実施例の説明では、不活性ガスとして、アルゴン（Ａｒ）を用いたが、高温で、ＳｉＣ基板と反応しないガスであれば、他の不活性ガスに変えることもできる。たとえば、Ｈｅ，Ｎｅなどのガスである。さらに、ＳｉＨ4ガスはＳｉ2Ｈ6ガスに替えることもできる。
次に実施例２について説明を行う。図７〜図１２は、トレンチＭＯＳＦＥＴの製造工程で、デバイス活性部へのトレンチ形成前後のプロセスを説明するための工程断面図である。ｎ型のＳｉＣの基板４上に低不純物濃度のｎ型ＳｉＣ層５、その上にｐ型ＳｉＣ層６を順にエピタキシャル成長させ、その表面にイオン注入によりｎ型のソース領域、高不純物濃度のｐ型のボディコンタクト領域８を設けた基板上に、シリコン酸化膜９を堆積させる（図７）。フォトリソグラフィによってソース領域７上のシリコン酸化膜９をパターンニングした後（図８）、シリコン酸化膜９をマスクにして、反応性イオンエッチング（ＲＩＥ）などにより、ｎ型ＳｉＣ層５まで達する深さのトレンチ２を形成する（図９）。続いて、シリコン酸化膜９をマスクとして、トレンチ２の底部にアルミニウム１４（以下Ａｌ）をイオン注入（図１０）してＡｌイオン注入領域１５を形成し、マスクに用いたシリコン酸化膜９をフッ酸などで除去する（図１１）。この後、後述するプロセス、すなわち１７００℃以上のアルゴン（Ａｒ）減圧雰囲気中でアニールを行い、続いて１５００℃以下の水素（Ｈ2）減圧雰囲気中でアニールを行う。その後、ゲート絶縁膜１６、層間絶縁膜１８およびゲート１７、ソース１９、ドレイン２０の各電極の形成を行うことにより、縦型のトレンチＭＯＳＦＥＴが形成される（図１２）。
次に、アニール工程について詳述する。ＳｉＣ基板として（０００−１）面でオフ角が８°のｎ型４Ｈ-ＳｉＣ 基板を用いて、耐圧１２００Ｖ設計のトレンチＭＯＳＦＥＴを作製した。図１１のトレンチ２を形成したＳｉＣ基板１に対して酸・アルカリ洗浄を行ってから、誘導加熱型の熱処理炉内にＳｉＣ基板１を配置し、真空引きした後、Ａｒ雰囲気に炉内を置換する。その後、Ａｒを１ｓｌｍ流しながら圧力８０Ｔｏｒｒに保ち、１７００℃まで昇温した。１７００℃で１０分保持したのち、１５００℃まで降温させてＡｒを流すのを止め、代わりにＨ2を２０ｓｌｍ流しながら圧力８０Ｔｏｒｒに保ち、１５００℃で２０分保持した。その後、室温まで降温させた。この間の時間・温度・ガスの関係を示したのが図１３の工程図である。その後、図１２に示すようにゲート絶縁膜１６を形成し、トレンチ２内をゲート絶縁膜１６を介して多結晶シリコンのゲート１７で埋めた後、層間絶縁膜１８、ソース１９・ドレイン２０の各電極の形成を行って、トレンチＭＯＳＦＥＴを作製した。さらに比較のため、前記図１３に示すアニールを行わない以外、他の工程を同じくしたトレンチＭＯＳＦＥＴ、前記図１３のアニール条件を１７００℃、Ａｒ流量１ｓｌｍ、圧力８０Ｔｏｒｒで１０分アニールのみ（Ｈ2アニールは行わない）とし、他の工程を同じくしたトレンチＭＯＳＦＥＴを作製した。作製したそれぞれのトレンチＭＯＳＦＥＴについて、チャネル移動度を比較した結果を表７に示す。
Figure 2008177538
従来の製造方法では、チャネル移動度が低いため、期待される低オン抵抗が得られなかった。このチャネル移動度が低いという課題はトレンチ構造に限らず、プレーナ構造でも同様だが、Ｓｉと異なり、ＳｉＣでは熱酸化された際に炭素が酸化膜／ＳｉＣ界面に残留してしまう。その残留炭素が界面準位を増大させ、チャネル移動度を低下させている。またＳｉＣは局所的な導電性制御にイオン注入を用いるが、注入不純物の活性化に１６００℃以上の高温アニールを必要とする。１６００℃以上の高温でアニールを行うと、いかにＳｉＣといえども蒸発し、表面荒れが発生する。その表面荒れが電子を散乱するため、チャネル移動度を下げる要因となる。しかし、このように実施例２のＡｒアニール＋Ｈ2アニールを行ったトレンチＭＯＳＦＥＴにおいて、高いチャネル移動度が得られた。
次に、前記表７のそれぞれのトレンチＭＯＳＦＥＴについて、逆耐圧を比較した結果を表８に示す。
Figure 2008177538
また、従来の製造方法では、トレンチ底の酸化膜耐圧が足りないため、高耐圧が得られない。ＳｉＣはＳｉより1桁大きい電界強度まで耐えることができるが、そのような強電界の状況では、ＳｉＣが大丈夫でも、トレンチコーナーなどの電界集中部などで酸化膜が先に破壊されてしまう。この問題に対しては、イオン注入などによりトレンチ底にｐ+の領域を設けることが検討されている。このトレンチ底のｐ+の領域も実用に際しては、注入されたイオンを電気的に活性化させるための高温アニールが必要であり、そのため、表面荒れによるチャネル移動度の低下が避けられない。しかし、このように実施例２のＡｒアニール＋Ｈ2アニールを行ったサンプルにおいては、設計どおりの高い逆耐圧が得られた。そこで、何故Ａｒアニール＋Ｈ2アニールを行ったサンプルにおいて、高いチャネル移動度と逆耐圧が得られたのか、我々は原因を探るため、ｎ型４Ｈ−ＳｉＣ （０００−１）面８°ｏｆｆ基板を用いて更に検証実験を行った。
まず、前述のアニールを行い、トレンチ側壁の表面粗さを比較した。表面粗さは原子間力顕微鏡を用いて、トレンチ側壁の１μm□の領域の自乗表面粗さを測定した。結果を表９に示す。
Figure 2008177538
トレンチ側壁の自乗表面粗さは1700℃Arアニール+1500℃H2アニールが最も小さくなった。ＳｉＣでは、高温でＨ2アニールを行うことで表面がエッチングされることが知られているが、本件のＨ2アニールは出来る限りエッチング量を抑えるよう１５００℃以下の低温で行っている。これはエッチングにより、トレンチ形状を変えないため、また素子表面に作りこまれているソース領域などを削らないためである。別の実験で確認した結果、本件のＨ2アニールでは０．１μm以下のエッチング量であった。前記のようにアニールにおいて、トレンチ側壁の表面荒れが低減していることが、チャネル移動度を向上させた要因の一つであると考えられる。
次に、アニールを行った後の、表面構成元素の組成分析を行った。組成分析は、Ｘ線光電子分光測定を行い、ピークの種類と強度を調べた。我々は各サンプルにおいて検出されたピークの中で、シリコン酸化膜の存在比率を示す、酸素と結合しているシリコン原子（Ｓｉ（ＳｉＯ2））の組成比に着目し、アニール条件による比較を行った。結果を表１０に示す。
Figure 2008177538
アニール無しのサンプルは測定前にフッ酸洗浄を行っているため、表面のシリコン酸化膜は存在しない。ところが、Ａｒアニールしたサンプルでは、表面にシリコン酸化膜が形成されている。高温のＡｒアニールにより表面のダングリングボンドを終端させていたＯＨ基などが離れ、非常に活性な表面が形成されるため、アニール後に大気中に触れた途端に酸素と結合してシリコン酸化膜が形成されると考えられる。一方、Ａｒアニール後にＨ2アニールしたサンプルでは、表面にシリコン酸化膜が形成されていない。Ａｒアニール中に非常に活性な表面が形成されるが、その後のＨ2アニール中に再度、水素で終端されるためと考えられる。前述のように大気中でシリコン酸化膜が形成されると、大気中の汚染物質が取りこまれてしまう。これは、たとえ洗浄を行っても表面に残る危険性があり、界面準位が増加して、チャネル移動度が落ちる要因となる。本件のアニールでは、シリコン酸化膜の形成を抑制することで、トレンチ側壁を汚染から守り、チャネル移動度が上がる一因になったと考えられる。
次に、Ａｌイオンを１×１０15ｃｍ-2のドーズ量でイオン注入したサンプルに対して、アニールを行った後の、電気的な活性化率について比較した。活性化率を調べた結果を表１１に示す。活性化率は、ホール効果測定で求められるキャリア密度をＳＩＭＳ測定から測定されるＡｌ原子密度で割って求めた。
Figure 2008177538
アニール無しのサンプルでは、注入されたＡｌイオンが格子位置に入っておらず、電気的に活性化していない。このため、トレンチ底のイオン注入領域が十分な濃度で形成されず、トレンチＭＯＳＦＥＴにおいて、高耐圧が得られなかったと考えられる。一方、１７００℃Ａｒアニールおよび１７００℃Ａｒアニール＋１５００℃Ｈ2アニールでは、注入されたＡｌイオンが十分に活性化されたため、トレンチ底にｐ＋領域が形成されて、高耐圧が得られたと考えられる。別の実験の結果、トレンチ底にｐ＋領域を形成して高耐圧を得るためには、イオン注入後にＡｒ雰囲気中で１７００℃以上の高温でアニールする必要があることが分かった。
次に、それぞれのアニールを行った後のトレンチの形状について比較した。アニール無しのサンプルでは、トレンチの角が尖っている。一方で、１７００℃Ａｒアニール、および１７００℃Ａｒアニール＋１５００℃Ｈ2アニールを行ったサンプルでは、アニール時の高温により、表面原子が移動してトレンチの角が丸くなっている。このトレンチの角が丸いことが、トレンチＭＯＳＦＥＴにおいて、高耐圧が得られた要因の一つであると考えられる。なぜならば、トレンチの角が尖っていると、そこに電界が集中し、酸化膜の耐圧の低下を招くが、適度に丸まっていると電界の集中が起こらず、高い耐圧が得られるからである。
以上の結果から、１７００℃Ａｒアニール＋１５００℃Ｈ2アニールにおいては、トレンチ側壁の表面粗さの低減と、清浄なトレンチ側壁表面により、高いチャネル移動度が得られ、また、トレンチ底に注入されたＡｌイオンの高い活性化率と、トレンチ角の丸みにより、高い逆耐圧が得られた、と考えられる。なお、１７００℃のＡｒアニールと１５００℃のＨ2アニールは別々の熱処理炉で行っても同様の効果が得られるが、同一の熱処理炉で連続してアニールを行うと、プロセスの効率が高まるため、望ましい。
実施例２に記載のＡｒアニール時に、１×１０16cm-2以上などのドーズ量で、高濃度にイオン注入したＳｉＣ表面などでは表面荒れが発生することがある。これは高温アニール時に、イオン注入により損傷を受けたＳｉＣ表面が蒸発しているためと考えられる。その場合は、実施例２のガスに加え、モノシランガス（ＳｉＨ4）を適量添加すると良い。モノシランガスの分解により雰囲気中にＳｉの分圧が発生し、表面荒れが抑えられる。この際、表面のシリコン酸化膜組成比や、注入したＡｌイオンの活性化率、トレンチ角の丸みは実施例２と同様であり、モノシランガスの添加により影響を受けない。また実施例３ではモノシランガスを用いたが、ジシランガス（Ｓｉ2Ｈ6）でも同様の効果が得られる。
さらに実施例２に記載のＨ2アニール時に塩化水素（ＨＣｌ）ガスを適量添加することでトレンチ内壁の金属汚染を除去することが可能である。この際、表面のシリコン酸化膜組成比や、注入したＡｌイオンの活性化率、トレンチ角の丸みは実施例２と同様であり、塩化水素ガスの添加により影響を受けない。ただし塩化水素ガスの添加によりＳｉＣのエッチング量が増加するため、エッチング量をデバイス特性に影響を与えない程度（０．１μm以下）に抑えるように温度と時間を組み合わせる必要がある。
本発明によれば、Ａｒ雰囲気でのアニール後にＨ2雰囲気でのアニールを行うことにより、トレンチMOSFETにおいて、高いチャネル移動度と逆耐圧を得ることができる。これにより、ＳｉＣの材料特性を生かした、低損失かつ高耐圧なスイッチング素子を得ることができる。
： 本発明にかかる２段熱処理によるトレンチの断面図である。 ： Ａｒ雰囲気中で熱処理時の雰囲気圧力を変えたときのトレンチの断面図である。 ： 熱処理雰囲気を変えたときのトレンチの断面図である。 ： ＳｉＨ4／Ａｒ雰囲気中で熱処理温度を変えたときのトレンチの断面図である。 ： Ｈ2雰囲気中で熱処理温度を変えたときのトレンチの断面図である。 ： ＳｉＣ基板へドライエッチングで形成した直後のトレンチの断面図である。 ： 実施例２の製造工程を説明するための断面図 ： 実施例２の製造工程を説明するための断面図 ： 実施例２の製造工程を説明するための断面図 ： 実施例２の製造工程を説明するための断面図 ： 実施例２の製造工程を説明するための断面図 ： 実施例２の製造工程を説明するための断面図 ： 実施例２の時間・温度・ガスの関係を示したアニール工程図
符号の説明
１ ：ＳｉＣ基板
２ ：トレンチ
３ ：トレンチ開口部
４ ：基板
５ ：ｎ型ＳｉＣ層
６ ：ｐ型ＳｉＣ層
７ ：ｎ型ソース領域
８ ：ｐ型ボディコンタクト領域
９ ：シリコン酸化膜
１０ ：トレンチ開口部のエッジコーナー
１１ ：トレンチ側壁
１２ ：トレンチ底部
１３ ：サブトレンチ
１４ ：Ａｌ
１５ ：Ａｌイオン注入領域
１６ ：ゲート絶縁膜
１７ ：ゲート
１８ ：層間絶縁膜
１９ ：ソース
２０ ：ドレイン。

Claims (4)

  1. 炭化珪素半導体基板の一方の主面にトレンチ型ＭＯＳゲート構造を形成する際に、ドライエッチングによりトレンチ形成した後、アルゴンまたはシラン／不活性ガス雰囲気で１６００℃以上１８００℃以下の温度範囲の第一熱処理を行い、次に水素雰囲気で１４００℃以上１５００℃以下の第二熱処理を行う工程を有することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第一および第二熱処理は雰囲気圧力３０×１３３．３２２Ｐａ以上７６０×１３３．３２２Ｐａ以下の圧力下で行われることを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
  3. 前記第一熱処理と第二熱処理を同一処理炉内で連続して行うことを特徴とする請求項２記載の炭化珪素半導体装置の製造方法。
  4. 前記不活性ガスがＡｒ、Ｈｅ、Ｎｅから選ばれるいずれかのガスまたはいずれかの混合ガスであることを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
JP2007294194A 2006-12-21 2007-11-13 炭化珪素半導体装置の製造方法 Active JP5509520B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007294194A JP5509520B2 (ja) 2006-12-21 2007-11-13 炭化珪素半導体装置の製造方法
US11/960,405 US7682991B2 (en) 2006-12-21 2007-12-19 Method of manufacturing silicon carbide semiconductor device
DE102007062208.4A DE102007062208B4 (de) 2006-12-21 2007-12-21 Verfahren zur Herstellung von Halbleiterbauteilen wie Graben-MOSFETs

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006344802 2006-12-21
JP2006344802 2006-12-21
JP2007294194A JP5509520B2 (ja) 2006-12-21 2007-11-13 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008177538A true JP2008177538A (ja) 2008-07-31
JP5509520B2 JP5509520B2 (ja) 2014-06-04

Family

ID=39704305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007294194A Active JP5509520B2 (ja) 2006-12-21 2007-11-13 炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7682991B2 (ja)
JP (1) JP5509520B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289987A (ja) * 2008-05-29 2009-12-10 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチ形成方法
JP2010157675A (ja) * 2008-12-01 2010-07-15 Fuji Electric Systems Co Ltd 炭化珪素半導体素子の製造方法および炭化珪素半導体素子
JP2010258294A (ja) * 2009-04-27 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体素子の製造方法
DE102012205879A1 (de) 2011-04-28 2012-10-31 Denso Corporation Siliciumcarbid-Halbleitervorrichtung
DE102012200236B3 (de) * 2012-01-10 2013-02-21 Robert Bosch Gmbh Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET
WO2013042327A1 (ja) * 2011-09-22 2013-03-28 株式会社デンソー 炭化珪素半導体装置の製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP2013128050A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置
JP2014154725A (ja) * 2013-02-08 2014-08-25 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置の製造装置
WO2017043607A1 (ja) * 2015-09-09 2017-03-16 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
JP2017059567A (ja) * 2015-09-14 2017-03-23 株式会社アルバック 熱処理炉及び半導体基板の製造方法
US9991119B2 (en) 2014-03-24 2018-06-05 Canon Anelva Corporation Heat treatment method and heat treatment apparatus for semiconductor substrate
JP2019102778A (ja) * 2017-12-06 2019-06-24 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の評価方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8465799B2 (en) * 2008-09-18 2013-06-18 International Business Machines Corporation Method for preparation of flat step-free silicon carbide surfaces
JP2011060901A (ja) * 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
US20110070746A1 (en) * 2009-09-24 2011-03-24 Te-Yin Kao Method of increasing operation speed and saturated current of semiconductor device and method of reducing site flatness and roughness of surface of semiconductor wafer
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5659882B2 (ja) * 2011-03-09 2015-01-28 住友電気工業株式会社 半導体装置の製造方法
WO2012125898A1 (en) * 2011-03-17 2012-09-20 Georgia Tech Research Corporation Patterned graphene structures on silicon carbide
US8916868B2 (en) * 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) * 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8563389B2 (en) * 2011-05-18 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having silicon resistor and method of forming the same
US9171907B2 (en) 2011-09-27 2015-10-27 Georgia Tech Research Corporation Graphene transistor
CN103187269B (zh) * 2011-12-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6178106B2 (ja) * 2013-04-25 2017-08-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2014178094A1 (ja) * 2013-04-30 2014-11-06 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
TWI570838B (zh) * 2015-11-12 2017-02-11 財團法人工業技術研究院 碳化矽基板上的溝槽結構以及其製作方法
JP2018082114A (ja) * 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10157773B1 (en) * 2017-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having layer with re-entrant profile and method of forming the same
US10749001B2 (en) 2017-12-06 2020-08-18 Fuji Electric Co., Ltd. Method of evaluating insulated-gate semiconductor device
JP7280154B2 (ja) * 2019-09-18 2023-05-23 株式会社日立製作所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006660A (ja) * 2002-03-26 2004-01-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005142549A (ja) * 2003-10-15 2005-06-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005150398A (ja) * 2003-11-14 2005-06-09 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体の表面処理方法
JP2005328013A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置の製造方法
JP2005328014A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981551A (en) * 1987-11-03 1991-01-01 North Carolina State University Dry etching of silicon carbide
SG49673A1 (en) * 1991-03-22 1998-06-15 Shimadzu Corp Dry etching method and its application
US5129991A (en) * 1991-04-30 1992-07-14 Micron Technology, Inc. Photoelectron-induced selective etch process
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
JP3985537B2 (ja) 2002-01-31 2007-10-03 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US20050106794A1 (en) * 2002-03-26 2005-05-19 Fuji Electric Holdings Co., Ltd. Method of manufacturing a semiconductor device
JP2004111747A (ja) * 2002-09-19 2004-04-08 Tokyo Electron Ltd 半導体基板の処理方法及び半導体素子
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006660A (ja) * 2002-03-26 2004-01-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005142549A (ja) * 2003-10-15 2005-06-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005150398A (ja) * 2003-11-14 2005-06-09 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体の表面処理方法
JP2005328013A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置の製造方法
JP2005328014A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289987A (ja) * 2008-05-29 2009-12-10 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチ形成方法
JP2010157675A (ja) * 2008-12-01 2010-07-15 Fuji Electric Systems Co Ltd 炭化珪素半導体素子の製造方法および炭化珪素半導体素子
US8648353B2 (en) 2008-12-01 2014-02-11 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide semiconductor device and the silicon carbide semiconductor device
JP2010258294A (ja) * 2009-04-27 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体素子の製造方法
DE102012205879A1 (de) 2011-04-28 2012-10-31 Denso Corporation Siliciumcarbid-Halbleitervorrichtung
WO2013042327A1 (ja) * 2011-09-22 2013-03-28 株式会社デンソー 炭化珪素半導体装置の製造方法
US9018699B2 (en) 2011-09-22 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor element and method for fabricating the same
JP2013069854A (ja) * 2011-09-22 2013-04-18 Denso Corp 炭化珪素半導体装置
JP5209152B1 (ja) * 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP2013128050A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置
DE102012200236B3 (de) * 2012-01-10 2013-02-21 Robert Bosch Gmbh Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET
JP2014154725A (ja) * 2013-02-08 2014-08-25 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置の製造装置
US9991119B2 (en) 2014-03-24 2018-06-05 Canon Anelva Corporation Heat treatment method and heat treatment apparatus for semiconductor substrate
WO2017043607A1 (ja) * 2015-09-09 2017-03-16 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
JPWO2017043607A1 (ja) * 2015-09-09 2018-06-28 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
US10424642B2 (en) 2015-09-09 2019-09-24 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US10453952B2 (en) 2015-09-09 2019-10-22 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2017059567A (ja) * 2015-09-14 2017-03-23 株式会社アルバック 熱処理炉及び半導体基板の製造方法
JP2019102778A (ja) * 2017-12-06 2019-06-24 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の評価方法
JP7013950B2 (ja) 2017-12-06 2022-02-01 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の評価方法

Also Published As

Publication number Publication date
US7682991B2 (en) 2010-03-23
US20080220620A1 (en) 2008-09-11
JP5509520B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5509520B2 (ja) 炭化珪素半導体装置の製造方法
JP5589263B2 (ja) 炭化珪素半導体基板のトレンチ形成方法
US7510975B2 (en) Method for manufacturing a semiconductor device having trenches defined in the substrate surface
JP5141227B2 (ja) 半導体装置の製造方法
JP5135885B2 (ja) 炭化珪素半導体装置の製造方法
JP4525958B2 (ja) 半導体装置の製造方法
US20070015333A1 (en) Method for manufacturing silicon carbide semiconductor devices
JP5774261B2 (ja) 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法
JP5519901B2 (ja) 炭化珪素電界効果型トランジスタ及びその製造方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP2007115875A (ja) 炭化珪素半導体装置およびその製造方法
CN101266929A (zh) 碳化硅半导体装置的制造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP2006216918A (ja) 半導体素子の製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
WO2013038862A1 (ja) 炭化珪素半導体装置の製造方法
JP2009188221A (ja) 炭化珪素半導体基板のトレンチエッチング方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
WO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
Kawada et al. Shape control and roughness reduction of SiC trenches by high-temperature annealing
JP7141758B2 (ja) Ｕ字型ゲートｍｏｓｆｅｔのトレンチコーナー部酸化物層の厚さを増加させる製造方法
JP5556053B2 (ja) 炭化珪素半導体素子の製造方法
WO2013042225A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7389239B2 (ja) トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20101015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5509520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250