JP2008177487A - 半導体デバイスを形成する方法 - Google Patents

Abstract

【課題】マスク材からのコンタミネーションと、マスクのエッジに沿って成長される堆積物とを低減可能な、半導体デバイスを形成する方法を提供する。
【解決手段】膜１５、１７を含む積層１９をIII族窒化物領域１３上に形成する。膜１５は、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなる。膜１７はIII族窒化物からなる。積層１９の膜１５、１７をエッチングしてマスク１９ａを形成する。マスク１９ａは最下層１５ａと最上層１７ａを含む。マスク１９ａは、第２の領域１３ｂに位置する開口１９ｂを有し、開口１９ｂには第２の領域１３ｂが露出され、最下層１５ａで第２の領域１３ｂが覆われる。マスク１９ａを用いてIII族窒化物領域１３の主面１３ｃ上にＭＯＣＶＤ炉でIII族窒化物が再成長されると共に、成膜ガスがマスク１９ａ上でも消費されてマスク１９ａ上にも堆積物２５が生じる。
【選択図】図２

Description

本発明は、半導体デバイスを形成する方法に関する。

非特許文献１には、マスクに用いた選択成長または埋め込み成長について記載されている。このマスクは、単層からなるＳｉＯ_２またはＡｌＮのいずれかである。このＳｉＯ_２の成膜に電子ビーム法を用いている。
Jpn. J. Appl. Phys. Vol.42 (2003) pp.6276

有機金属気相成長法を用いてＧａＮエピタキシャル膜を成長する場合、成長炉において高温の水素およびアンモニアを用いる。しかし、これらは、マスク材のＳｉＯ_２およびＳｉＮをエッチングするので、シリコンが成長炉に脱離して、拡散する。該シリコンはＧａＮエピタキシャル膜に取り込まれ、この結果、ＧａＮエピタキシャル膜の抵抗が低くなる。これ故に、このような材料のマスクを用いて、低ドープのエピタキシャル膜、高抵抗のエピタキシャル膜およびｐ型エピタキシャル膜を作製することが困難である。低ドープのエピタキシャル膜、高抵抗のエピタキシャル膜およびｐ型エピタキシャル膜は、例えばパワーデバイスに用いられる。また、上記マスク材からなるマスクを用いると、マスク上にはＧａＮが実質的に成長しない。このため、成長炉に供給された原料がマスク上において消費されず、マスクのエッジに沿って突状のＧａＮが成長する。

また、電子ビーム（ＥＢ）法で作製されたＳｉＯ_２のマスクに用いた場合、マスクのＳｉＯ_２から脱離したシリコンがエピタキシャル層に混入する。このＳｉの混入により、エピタキシャル層の抵抗が低くなる。故に、低いＳｉ濃度のエピタキシャル層の成長が困難になる。

一方、シリコンを含まないIII族窒化物のマスク材、例えばスパッタリング法で作製されたＡｌＮをマスクに用いた場合は、エピタキシャル層の抵抗の減少は、ＳｉＯ_２のマスクに用いた成長に比べて小さい。しかしながら、バッファードフッ酸を用いてＳｉＯ_２マスクを除去できるけれども、ＡｌＮマスクの除去には、ホットアンモニア水を使用する。

発明者らの知見によれば、アンモニア水を用いてＡｌＮを除去したとき、ＧａＮといったIII族窒化物半導体の表面にダメージが残る。例えば、ＧａＮ領域の表面上のＡｌＮマスクを除去した後、ＧａＮ表面上にショットキ電極を作成する。逆方向電流を測定すると、リーク電流が大幅に増加し、またオン抵抗も大幅に増加した。

本発明は、このような事情を鑑みて為されたのであり、マスク材からのコンタミネーションを低減可能であると共に、マスクのエッジに沿って成長される堆積物を低減可能で、かつ、マスク除去後のダメージの導入を防ぐことが可能な、半導体デバイスを形成する方法を提供することを目的とする。

本発明の一側面に係る発明は、III族窒化物半導体を用いる半導体デバイスを形成する方法である。この方法は、（ａ）第１及び第２の領域を有するIII族窒化物領域上にマスクを形成する工程と、（ｂ）前記マスクを用いてIII族窒化物半導体を成長する工程と、（ｃ）前記マスクを除去する工程とを備える。前記マスクは複数の層から構成され、前記マスクの前記複数の層のうち最上層は、III族窒化物から成り、前記マスクの前記複数の層のうち最下層は、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなり、前記最下層は前記第２の領域を覆っており、前記マスクは、前記第１の領域に位置する開口を有している。

この方法によれば、マスクの最上層がIII族窒化物から成るので、マスクの開口のエッジに沿って成長される突状堆積物を低減できると共に、上層のマスク材からのコンタミネーションを低減できる。また、マスクの最上層が、最下層上に設けられるので、最下層の材料からのコンタミネーションを低減可能である。

本発明に係る方法では、前記マスクの前記最上層はＧａＮから成ることが好ましい。マスクの最上層はＧａＮから成るので、成長中に生じる可能性があるマスクからのコンタミネーションが低減される。また、III族窒化物を成長するとき、ＧａＮ層上においても原料が消費されるので、マスクのエッジおける盛り上がりが低減される。

本発明に係る方法では、前記マスクの前記最上層はＡｌＮから成ることが好ましい。マスクの最上層はＡｌＮから成るので、成長中に生じる可能性があるマスクからのコンタミネーションが低減される。また、III族窒化物を成長するとき、ＡｌＮ層上においても原料が消費されるので、マスクのエッジおける盛り上がりが低減される。

本発明に係る方法では、前記マスクの前記最上層はＡｌＧａＮから成ることが好ましい。マスクの最上層はＡｌＧａＮから成るので、成長中に生じる可能性があるマスクからのコンタミネーションが低減される。また、III族窒化物を成長するとき、ＡｌＧａＮ層上においても原料が消費されるので、マスクのエッジおける盛り上がりが低減される。

本発明に係る方法では、前記マスクの前記最上層は、構成元素としてＡｌおよびＩｎを含むIII族窒化物から成ることが好ましい。マスクの最上層はＡｌＩｎＧａＮまたはＡｌＩｎＮから成るので、成長中に生じる可能性があるマスクからのコンタミネーションが低減される。また、III族窒化物を成長するとき、ＡｌおよびＩｎを含むIII族窒化物層上においても原料が消費されるので、マスクのエッジおける盛り上がりが低減される。

本発明に係る方法では、前記マスクの前記最下層はアルミニウム酸化物から成ることが好ましい。このアルミニウム酸化物としては例えばアルミナ等を用いることができる。最下層の材料がアルミニウム酸化物から成るので、III族窒化物領域に対するダメージが非常に小さい処理が可能である。

本発明に係る方法では、前記マスクの前記最下層はシリコン無機化合物から成ることが好ましい。このシリコン無機化合物としては、例えばシリコン酸化物、シリコン窒化物、シリコン酸化窒化物等を用いることができる。最下層の材料がシリコン無機化合物から成るので、III族窒化物領域に対するダメージが非常に小さい処理が可能である。

本発明に係る方法では、前記III族窒化物半導体はｐ導電性を有することができる。この方法によれば、マスク材からのコンタミネーションの影響を小さくできるので、ｐ導電性を有するIII族窒化物半導体における導電性の制御が容易になる。

本発明に係る方法では、前記III族窒化物半導体は１×１０^１７ｃｍ^−３以下のシリコン濃度を有することができる。この方法によれば、マスク材からのコンタミネーションの影響が小さくなるので、III族窒化物半導体におけるシリコン濃度の制御が容易になる。有機金属気相成長炉を用いるとき、マスク材等からのシリコンのコンタミネーションが生じ得る。しかしながら、最上層がIII族窒化物からなるので、シリコン化合物を下層に用いる場合でも、この下層からの影響を低減できる。

本発明に係る方法は、前記マスクを用いて前記III族窒化物領域をエッチングして、前記III族窒化物領域の前記第２の領域に凹部を形成する工程を更に備えることができる。前記III族窒化物半導体は、前記マスクを用いて前記III族窒化物領域の前記凹部に埋め込み成長される。この方法によれば、埋め込み成長において、マスク材からのコンタミネーションを低減可能であると共に、マスクのエッジに沿って成長される堆積物を低減可能である。或いは、本発明に係る方法は、前記マスクの形成に先立って、主面を有するIII族窒化物層を形成する工程を更に備える。前記III族窒化物領域は前記III族窒化物層を含み、前記マスクは、前記III族窒化物層の前記主面上に形成されており、前記III族窒化物半導体は、前記マスクを用いて前記III族窒化物層上に再成長される。この方法によれば、再成長において、マスク材からのコンタミネーションを低減可能であると共に、マスクのエッジに沿って成長される堆積物を低減可能である。

本発明に係る方法では、前記半導体デバイスは、ショットキバリアダイオードである。当該方法は、前記マスクを除去した後に、前記III族窒化物領域上にショットキ電極を形成する工程とを更に備えることができる。前記III族窒化物領域は前記ショットキバリアダイオードのためのｎ型ドリフト層を含み、前記III族窒化物半導体は、前記III族窒化物領域上に再成長されたｐ型ガードリング層を含む。

この方法によれば、再成長されたｐ型ガードリング層を含むショットキバリアダイオードを作製でき、このｐ型ガードリング層は、III族窒化物領域上に盛り上がっている。また、マスクの最上層がIII族窒化物から成るので、マスクの開口のエッジに沿って成長される突状堆積物を低減できると共に、上層のマスク材からのコンタミネーションを低減できる。また、マスクの最上層が、III族窒化物と異なり無機化合物からなる最下層上に設けられるので、無機化合物からのコンタミネーションを低減可能である。マスク材からのコンタミネーションの影響を小さくできるので、III族窒化物半導体のｐ導電性の制御が容易になる。

本発明に係る方法では、前記半導体デバイスは、ショットキバリアダイオードである。前記III族窒化物領域は、前記ショットキバリアダイオードのためのｎ型ドリフト層を含む。当該方法は、前記III族窒化物半導体を成長するに先立って、前記マスクを用いて前記III族窒化物領域をエッチングして前記III族窒化物領域の前記第２の領域に凹部を形成する工程と、前記マスクを除去した後に、前記III族窒化物領域上にショットキ電極を形成する工程を更に備えることができる。前記III族窒化物半導体は、前記III族窒化物領域の前記凹部に埋め込み成長されたｐ型ガードリング領域を含む。

この方法によれば、埋め込み成長されたｐ型ガードリング領域を含むショットキバリアダイオードを作製でき、このｐ型ガードリング領域は、III族窒化物領域に埋め込まれている。また、マスクの最上層がIII族窒化物から成るので、マスクの開口のエッジに沿って成長される突状堆積物を低減できると共に、上層のマスク材からのコンタミネーションを低減できる。また、マスクの最上層が、III族窒化物と異なり無機化合物からなる最下層上に設けられるので、無機化合物からのコンタミネーションを低減可能である。マスク材からのコンタミネーションを少なくできるので、III族窒化物半導体のｐ導電性の制御が容易になる。

本発明に係る方法では、前記半導体デバイスは縦型トランジスタである。前記III族窒化物領域は前記縦型トランジスタのためのｎ型ドリフト層を含む。前記III族窒化物半導体は、前記III族窒化物領域に埋め込み成長されたｐ型ウエル領域のために形成されている。当該方法は、前記III族窒化物半導体を成長するに先立って、前記マスクを用いて前記III族窒化物領域をエッチングして前記III族窒化物領域の前記第２の領域に凹部を形成する工程と、前記マスクを除去した後に、前記ｐ型ウエル領域上にゲート絶縁膜を形成する工程を更に備えることができる。

この方法によれば、埋め込み成長されたｐ型ウエル領域を含むトランジスタを作製でき、このｐ型ウエル領域は、III族窒化物領域に埋め込まれている。また、マスクの最上層がIII族窒化物から成るので、マスクの開口のエッジに沿って成長される突状堆積物を低減できると共に、上層のマスク材からのコンタミネーションを低減できる。また、マスクの最上層が、III族窒化物と異なり無機化合物からなる最下層上に設けられるので、無機化合物からのコンタミネーションを低減可能である。マスク材からのコンタミネーションの影響を小さくできるので、III族窒化物半導体のｐ導電性の制御が容易になる。

本発明に係る方法では、前記半導体デバイスは縦型トランジスタである。当該方法は、前記マスクの形成に先立って、主面を有しており前記縦型トランジスタのｐ型ウエル領域のためのIII族窒化物層を形成する工程と、前記III族窒化物半導体を成長するに先立って、前記マスクを用いて前記III族窒化物領域をエッチングして前記III族窒化物領域の前記第２の領域に凹部を形成する工程と、前記マスクを除去した後に、前記ｐ型ウエル領域上にゲート絶縁膜を形成する工程とを更に備えることができる。前記III族窒化物半導体は、前記III族窒化物層に埋め込み成長されたｎ型ドリフト領域のために形成されており、前記III族窒化物領域は前記III族窒化物層を含み、前記マスクは、前記III族窒化物層の前記主面上に形成されている。

この方法によれば、埋め込み成長されたｎ型ドリフト領域を含むトランジスタを作製でき、このｎ型ドリフト領域は、III族窒化物領域に埋め込まれている。また、マスクの最上層がIII族窒化物から成るので、マスクの開口のエッジに沿って成長される突状堆積物を低減できると共に、上層のマスク材からのコンタミネーションを低減できる。また、マスクの最上層が、III族窒化物と異なり無機化合物からなる最下層上に設けられるので、無機化合物からのコンタミネーションを低減可能である。マスク材からのコンタミネーションの影響を小さくできるので、III族窒化物半導体のキャリア濃度の制御が容易になる。

本発明に係る方法では、上記の構成に限定されることなく、様々な構成がある。前記最下層のマスク厚は前記最上層のマスク厚よりも厚いことが好ましい。また、本発明に係る方法では、前記マスクを用いて成長されるIII族窒化物半導体の膜厚は、前記マスクの厚さよりも薄いことが好ましい。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、マスク材からのコンタミネーションを低減可能であると共に、マスクのエッジに沿って成長される堆積物を低減可能で、かつ、マスク除去後のダメージの導入を防ぐことが可能な、半導体デバイスを形成する方法が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体デバイスを形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１〜図３は、本発明の実施の形態に係る半導体デバイスを形成する方法における製造工程を模式的に示す図面である。引き続く説明では、半導体デバイスの一例としてショットキバリアダイオードを製造する方法を説明する。図１（Ａ）を参照すると、基板１１上にIII族窒化物領域１３が成長されている。基板１１としては、ＧａＮ、ＡｌＧａＮ、ＡｌＮといったIII族窒化物基板を用いることができ、しかしながら、本実施の形態に係る半導体デバイスは、III族窒化物基板に限定されることなく、例えばサファイア基板、Ｓｉ基板、ＳｉＣ基板、ＺｒＢ_２基板等も用いることができる。III族窒化物領域１３は、例えば、ＡｌＮおよび窒化ガリウム系半導体といったIII族窒化物であることができ、窒化ガリウム系半導体としてはＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等が用いられる。

次いで、III族窒化物領域１３上にマスクを形成する。引き続く説明から理解されるように、このマスクは複数の層から構成される。図１（Ｂ）に示される工程では、マスクを構成する複数の層のうち最下層のための膜１５を形成する。この膜１５は、酸素および窒素の少なくともいずれか一方を構成元素として含む無機化合物からなり、この無機化合物はIII族窒化物と異なる。膜１５の無機化合物は、例えばアルミニウム酸化物であることができる。このアルミニウム酸化物としては例えばアルミナ等を用いることができる。例示のアルミナは、例えばＥＢ蒸着法、スパッタ法などにより成膜することができる。最下層の材料がアルミニウム酸化物から成るので、III族窒化物領域に対するダメージが非常に小さい処理が可能である。或いは、膜１５の無機化合物は、例えばシリコン無機化合物から成ることが好ましい。このシリコン無機化合物としては、例えばシリコン酸化物、シリコン窒化物、シリコン酸化窒化物等を用いることができる。これら例示のシリコン無機化合物は、例えば気相成長法や、ＥＢ蒸着法、プラズマＣＶＤ法、スパッタ法等により成長することができる。最下層の材料がシリコン無機化合物から成るので、III族窒化物領域に対するダメージを小さくできる。

続いて、図１（Ｃ）に示される工程では、マスクを構成する複数の層のうち最上層のための膜１７を形成する。最上層のための膜１７は、III族窒化物から成る。III族窒化物は、例えばＡｌＮといったIII族窒化物および窒化ガリウム系半導体であることができ、窒化ガリウム系半導体としてはＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等が用いられる。これらの工程により、マスクのための積層１９が形成された。必要な場合には、最下層のための膜１５と最上層のための膜１７との間に他の膜を形成してもよい。

図２（Ａ）に示されるように、積層１９にパターン形成するために、マスク２１を形成する。マスク２１は例えばレジストからなり、フォトリソグラフィを用いてパターン形成される。レジストのマスク２１は、III族窒化物領域１３の第１の領域１３ａに設けられた開口２１ａを有する。

図２（Ｂ）に示されるように、レジストのマスク２１を用いて積層１９をエッチングして、マスク１９ａを形成する。マスク１９ａは、最下層１５ａと最上層１７ａを含む。マスク１９ａは、第２の領域１３ｂに位置する開口１９ｂを有している。開口１９ｂには第２の領域１３ｂが露出されており、最下層１５ａで第２の領域１３ｂが覆われる。このエッチングは、例えばドライエッチングにより積層１９の膜１５、１７を除去して、開口１９ｂを有する最下層１５ａと最上層１７ａを形成できる。積層１９のエッチングの後に、マスク２１を除去する。

この後に、図２（Ｃ）に示されるように、マスク１９ａを用いてIII族窒化物半導体２３を成長する。この成長は、例えば有機金属気相成長（ＭＯＣＶＤ）炉を用いて行うことができる。この工程によれば、マスク１９ａの最上層１７ａがIII族窒化物から成るので、マスク１９ａ上にも堆積物２５が生じ、成膜ガスがマスク１９ａ上においても消費される。このため、マスク１９ａの開口１９ｂのエッジに沿って成長される突状堆積物を低減できる。また、上層１７ａのマスク材からのコンタミネーションを低減できる。さらに、マスク１９ａの最上層１７ａが、III族窒化物と異なり無機化合物からなる最下層１５ａ上に設けられるので、この無機化合物からのコンタミネーションを低減可能である。開口１９ｂにはIII族窒化物半導体２３が成長されると共に、マスク１９ａ上には堆積物２５が成長される。この実施例では、III族窒化物領域１３は、マスク１９ａを形成した主面１３ｃを提供するIII族窒化物層を含み、この主面１３ｃは、実質的に平坦である。故に、III族窒化物半導体２３は、マスク１９ａを用いてIII族窒化物領域１３の主面１３ｃ上に再成長される。III族窒化物半導体２３の膜厚は、マスク１９ａの厚さよりも薄い。III族窒化物半導体２３の膜厚が、最下層１５ａよりも薄い場合もある。

この成長が完了した後に、マスク１９ａを除去する。この除去の結果、堆積物２５は、マスク１９ａの除去と共に消失する。より詳細には、図３（Ａ）に示されるように、マスク１９ａの最上層１７ａはIII族窒化物からなり、この最上層１７ａのエッチング等により堆積物２５が除かれる。また、この最上層１７ａの除去の際に、III族窒化物領域１３の表面１３ｄは、III族窒化物２３および最下層１５ａで覆われている。故に、III族窒化物領域１３の主面１３ｃがマスク１７ａの除去中に保護される。

次いで、図３（Ｂ）に示されるように、マスク１９ａの最下層１５ａを除去する。この除去は、例えばウエットエッチング等により行われる。マスク１９ａの最下層１５ａは、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなるので、最下層１５ａの除去の際にも、III族窒化物領域１３の表面１３ｄへの損傷が低減される。なお、III族窒化物半導体２３の膜厚が、最下層１５ａよりも薄い場合、最下層１５ａをウェットエッチングするだけで、その上の最上層１７ａや堆積物２５を同時に除去することが可能である。

図３（Ｃ）に示されるように、マスク１９ａを除去した後に、III族窒化物領域１３上にショットキ電極２７を形成する。また、基板１１の裏面１１ｂにオーミック電極２９を形成する。この製造工程によって、再成長されたｐ型ガードリング層を含むショットキバリアダイオード３１が提供される。III族窒化物領域１３は、ショットキバリアダイオードのためのｎ型ドリフト層を含み、III族窒化物半導体２３は、III族窒化物領域１３上に再成長されたｐ型ガードリング層を含む。このｐ型ガードリング層は、III族窒化物領域上に盛り上がっている。ショットキ電極２７は、保護されていた正面１３ｂにショットキ接合を成すと共に、ｐ型ガードリング層にも接触する。また、最上層１７ａが、III族窒化物と異なり無機化合物からなる最下層１５ａ上に設けられるので、無機化合物からのコンタミネーションの影響を小さくできる。したがって、III族窒化物半導体２３のｐ導電性の制御が容易になる。

ＭＯＣＶＤ炉を用いてIII族窒化物半導体を成長するとき、マスク材等からのシリコンのコンタミネーションが生じ得る。しかしながら、最上層１７ａがIII族窒化物からなるので、下層にシリコン化合物を用いる場合でも、この下層からの影響を低減できる。このため、III族窒化物半導体２３のシリコン濃度は１×１０^１７ｃｍ^−３以下にできる。マスク材からのコンタミネーションの影響を小さくできるので、III族窒化物半導体におけるシリコン濃度の制御が容易になる。

マスク１９ａの最上層１７ａはＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ等から成ることが好ましい。成長中に生じる可能性があるマスクからのコンタミネーションが低減される。また、III族窒化物を成長するとき、マスク層１７ａ上においても原料が消費されるので、マスク１９ａのエッジおける盛り上がりが低減される。

III族窒化物半導体２３の構成元素は、最上層１７ａのIII族窒化物の構成元素と同じであることが好ましい。最上層１７ａと同種の材料を成長させるほうが、堆積物２３の形成が容易に起こり、III族窒化物半導体２３が平坦化するからである。また、最上層１７ａのIII族窒化物の構成元素は、III族窒化物領域１３の構成元素と同じであることが好ましい。熱膨張係数が同じになるため、成長後に温度を下げたとき、応力などが小さくなるからである。

（実施例１）再成長を用いたガードリング構造の作成方法
ＭＯＣＶＤ法を用いて、低転位ＧａＮ基板上に６μｍのＧａＮエピタキシャル層を成長した。このＧａＮエピタキシャル層上に、プラズマＣＶＤ（ｐＣＶＤ）装置を用いて１μｍのＳｉＮ層を成長した後、スパッタを用いて０．１μｍのＡｌＮを成長した。レジストマスクを形成して、アンモニア水を用いてＡｌＮをエッチングした後、（１１０）バッファードフッ酸（以下、「ＢＨＦ（１１０）」と記す）を用いてＳｉＮ膜のエッチングを行った。レジストを除去した後、ｐ型ＧａＮの選択成長を行った。選択成長したｐ型ＧａＮ膜の平均膜厚は０．３μｍであった。その後、ＢＨＦ（１１０）を用いて、選択成長用マスク（ＡｌＮ／ＳｉＮマスク）の除去を行った後、Ａｕ電極（ショットキ電極）を蒸着した。これらの工程により、再成長を用いたガードリング構造を有するショットキバリアダイオードが完成した。

本実施の形態に係る半導体デバイスを形成する方法は、上記の実施の形態に限定されることなく、別の構造のショットキバリアダイオードを作製する方法にも適用される。図４〜図５は、別の構造のショットバリアダイオードを形成する方法における製造工程を模式的に示す図面である。

図４（Ａ）に示されるように、積層１９にパターン形成するために、マスク３３を形成する。マスク３３は先の例と異なり、積層１９だけでなくIII族窒化物領域１３へのパターン形成にも使用される。マスク３３は、例えばレジストからなる。マスク３３は、III族窒化物領域１３の第２の領域１３ｂに設けられた開口３３ａを有する。

図４（Ｂ）に示されるように、図２（Ｂ）に示された例と同様にして、マスク３３を用いて積層１９をエッチングして、マスク１９ａを形成する。マスク１９ａは、最下層１５ａと最上層１７ａを含む。マスク１９ａの作製後に、マスク３３を除去すること無く、III族窒化物領域１３の第２の領域１３ｂをエッチングする。このエッチングにより、図４（Ｃ）に示されるように、第２の領域１３ａには、埋め込み成長のための開口１３ｅが形成される。この後に、マスク３３を除去する。開口１３ｅは、エッチングにより形成された凹部である。

次いで、図５（Ａ）に示されるように、マスク３３ａを用いてIII族窒化物半導体３５を成長する。この成長は、例えばＭＯＣＶＤ炉を用いて行うことができる。この工程によれば、マスク１９ａの最上層１７ａがIII族窒化物から成るので、マスク１９ａ上にも堆積物２５が生じ、成膜ガスがマスク１９ａ上においても消費される。このため、マスク１９ａの開口１９ｂのエッジに沿って成長される突状堆積物を低減できる。また、上層１７ａのマスク材からのコンタミネーションを低減できる。さらに、マスク１９ａの最上層１７ａが最下層１５ａ上に設けられるので、最下層の無機化合物からのコンタミネーションを低減可能である。開口１９ｂにはIII族窒化物半導体３５が成長されると共に、マスク１９ａ上には堆積物２５が成長される。この実施例では、マスク１９ａを用いた埋め込み成長により、III族窒化物領域１３の第２の領域１３ｂの凹部にIII族窒化物半導体３５が形成される。

この成長が完了した後に、マスク１９ａを除去する。この除去の結果、先の例と同様に、堆積物２５はマスク１９ａの除去と共に消失する。より詳細には、図５（Ａ）に示されるように、マスク１９ａの最上層１７ａはIII族窒化物からなり、この最上層１７ａのエッチング等により堆積物２５が除かれる。また、図５（Ｂ）に示されるように、マスク１９ａの最下層１５ａを除去する。この除去は、例えばウエットエッチング等により行われる。マスク１９ａの最下層１５ａが、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなるので、最下層１５ａの除去の際にも、III族窒化物領域１３の表面１３ｆへの損傷が低減される。

図５（Ｃ）に示されるように、マスク１９ａを除去した後に、III族窒化物領域１３上にショットキ電極３９を形成する。また、基板１１の裏面１１ｂにオーミック電極２９を形成する。この製造工程によって、埋め込み成長されたｐ型ガードリング領域を含むショットキバリアダイオード４１が提供される。III族窒化物領域１３は、ショットキバリアダイオード４１のためのｎ型ドリフト層を含み、III族窒化物半導体２３は、III族窒化物領域１３に埋め込み成長されたｐ型ガードリング領域を含む。このｐ型ガードリング領域は、III族窒化物領域の表面１３ｆの位置に対応するように成長されている。ショットキ電極３９は、保護されていた表面１３ｆにショットキ接合を成すと共に、ｐ型ガードリング領域にも接触する。また、この製造方法によれば、最下層１５ａの無機化合物からのコンタミネーションの影響を小さくできるので、III族窒化物半導体２３のｐ導電性の制御が容易になる。

（実施例２）埋め込み成長を用いたガードリング構造の作製方法
ＭＯＣＶＤ法を用いて、低転位ＧａＮ基板上に６μｍのＧａＮエピタキシャル層を成長した。このＧａＮエピタキシャル層上に、ｐＣＶＤ装置を用いて１μｍのＳｉＮ層を成長した後、スパッタ装置を用いて０．１μｍのＡｌＮ層を成長した。フォトリソグラフィ法でレジストマスクを形成し、アンモニア水を用いてＡｌＮ層をエッチングした後、ＢＨＦ（１１０）を用いてＳｉＮ膜のエッチングを行った。さらに、ドライエッチング（Ｃｌ_２ガス使用、出力１００Ｗ）で０．３μｍのｎ型ＧａＮ層をエッチングした。レジストマスクを除去した後、ｐ型ＧａＮの選択成長を行った。選択成長したｐ型ＧａＮの平均膜厚は０．３μｍであった。その後、ＢＨＦ（１１０）を用いて、選択成長用マスク（ＡｌＮ／ＳｉＮマスク）の除去を行った後、Ａｕ電極（ショットキ電極）を蒸着した。これらの工程により、埋め込み成長を用いたガードリング構造が完成した。

（第２の実施の形態）
本実施の形態に係る半導体デバイスを形成する方法は、ショットバリアダイオードを作製する方法に限定されることなく、引き続く説明される別の構造を有する縦型トランジスタを作製する方法にも適用される。図６〜図８は、本発明の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。

図１（Ａ）〜図１（Ｃ）を再び参照すると、膜１５および膜１７を含みマスクのための積層１９がIII族窒化物領域１３上に形成されている。縦型トランジスタを作製する引き続く説明で、膜１５、膜１７および積層１９は、それぞれ、膜４５、膜４７および積層４９として参照される。図６（Ａ）に示されるように、ｐ型ウエル領域のためのマスク４３を形成する。この形成は、例えば図４（Ａ）に示されたマスク３３と同様により行われる。マスク４３は、III族窒化物領域１３の第２の領域１３ｂに設けられた開口４３ａを有する。

図４（Ｂ）に示された例と同様にして、マスク４３を用いて積層４９をエッチングして、図６（Ｂ）に示されるようにマスク４９ａを形成する。マスク４９ａは、最下層４５ａと最上層４７ａを含む。マスク４９ａの作製後に、マスク４３を除去すること無く、III族窒化物領域１３の第２の領域１３ｂをエッチングする。このエッチングにより、図６（Ｃ）に示されるように、第２の領域１３ａには、ｐ型ウエルの埋め込み成長のための開口１３ｇが形成される。開口１３ｇは、III族窒化物領域１３の第２の領域１３ｂに設けられた凹部である。この後に、マスク４３を除去する。

次いで、図７（Ａ）に示されるように、マスク４９ａを用いてIII族窒化物半導体５１を成長する。この成長は、例えばＭＯＣＶＤ炉を用いて行うことができる。この工程によれば、マスク４９ａの最上層４７ａがIII族窒化物から成るので、マスク４９ａ上にも堆積物２５が生じ、成膜ガスがマスク４９ａ上においても消費される。このため、ｐ型ウエルのためのIII族窒化物半導体５１のエッジに沿って成長される突状堆積物を低減できる。また、上層４７ａのマスク材からのコンタミネーションを低減できる。さらに、最上層４７ａが、III族窒化物と異なり無機化合物からなる最下層４５ａ上に設けられるので、この無機化合物からのコンタミネーションを低減可能である。開口４９ｂにはIII族窒化物半導体３５が成長されると共に、マスク４９ａ上には堆積物２５が成長される。この実施例では、III族窒化物領域１３の第２の領域１３ｂに設けられた開口１３ｇにマスク１９ａを用いて埋め込み成長される。

この成長が完了した後に、図７（Ｂ）に示されるように、マスク４９ａを除去する。マスク４９ａの最上層４７ａはIII族窒化物からなり、この最上層４７ａのエッチング等により堆積物２５が除かれる。また、マスク４９ａの最下層１５ａを除去する。マスク４９ａの最下層４５ａが、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなるので、最下層４５ａの除去の際にも、III族窒化物領域１３の表面１３ｈへの損傷が低減される。

引き続く製造工程は、縦型トランジスタの作製に固有の工程を含む。図７（Ｃ）に示されるように、ｎ型III族窒化物半導体からなるソース領域５３をｐ型ウエルのためのIII族窒化物_半導体５１内に形成する。この形成は、例えばイオン注入法または埋め込み選択成長法により行われることができる。埋め込み選択成長法を採用するときには、ｐ型ウエル形成のための成長を同様に用いることができ、同様の技術的な利点を得ることができる。

図８（Ａ）に示されるように、マスクを除去した後に、ソース領域５３、III族窒化物半導体（ｐ型ウエル領域）５１、およびIII族窒化物領域１３の表面１３ｈおよび上にゲート絶縁膜５５を形成する。ゲート絶縁膜５５は、例えばシリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ_２）、窒化アルミニウム（ＡｌＮ）等からなる。次いで、図８（Ｂ）に示されるように、ゲート絶縁膜５５およびIII族窒化物半導体（ｐ型ウエル領域）５１上にゲート電極５７ａを形成し、ソース領域５３上にソース電極５７ｂを形成し、基板１１の裏面１１ｂにドレイン電極５７ｃを形成する。これらの工程により、埋め込み成長されたｐ型ウエル領域を含む縦型トランジスタ５９が作製された。III族窒化物領域１３は縦型トランジスタ５９のためのｎ型ドリフト層を含み、III族窒化物半導体５１は、III族窒化物領域１３に埋め込み成長されたｐ型ウエル領域のために設けられる。

（実施例３）ｐ型ＧａＮウェル層の埋め込み成長を用いた縦型トランジスタ
ＭＯＣＶＤ法を用いて、低転位ＧａＮ基板上に６μｍのＧａＮエピタキシャル層を成長した。その上に、ｐＣＶＤ装置を用いて１μｍのＳｉＮ層を成長した後、スパッタ装置を用いて１μｍのＡｌＮ層を成長した。レジストマスクを形成し、アンモニア水を用いてＡｌＮ層をエッチングした後、ＢＨＦ（１１０）を用いて、ＳｉＮ膜をエッチングした。さらに、ドライエッチング（Ｃｌ_２ガス、出力１００ワット）で、０．３μｍのｎ型ＧａＮ層をエッチングした。レジストを除去した後、ｐ型ＧａＮウェル層の選択成長を行った。選択成長したｐ型ＧａＮ膜の平均膜厚は０．３μｍであった。その後、ＢＨＦ（１１０）を用いて、選択成長用マスク（ＡｌＮ／ＳｉＮマスク）を除去した。その後、Ｓｉイオン注入および活性化アニールを行って、ｎ^＋ＧａＮコンタクト層を形成した。ｐ型ウエル層上にゲート絶縁膜を形成し、さらにドレイン電極、ソース電極、ゲート電極を形成した。これらの工程により、ｐ型ウェル層の埋め込み成長を用いた縦型トランジスタ構造が完成した。

本実施の形態に係る半導体デバイスを形成する方法は、上記の実施の形態に限定されることなく、引き続く説明される別の構造を有する縦型トランジスタを作製する方法にも適用される。図９〜図１０は、本発明の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。

図９（Ａ）を参照すると、III族窒化物領域６０は、ｐ型ウエルのためのｐ型III族窒化物半導体層６１と、ドリフト領域のためのｎ型III族窒化物半導体層６３とを含む。III族窒化物半導体層６１およびIII族窒化物半導体層６３は、基板１１上に設けられている。また、引き続いて行われる縦型トランジスタを作製する方法の説明では、膜１５および膜１７を含みマスクのための積層１９は、膜６５および膜６７を含みマスクのための積層６９として参照される。図９（Ａ）に示されるように、ｐ型ウエル領域のためのマスク７１を形成する。この形成は、例えば図４（Ａ）に示されたマスク３３と同様により行われる。マスク７１は、III族窒化物領域６０の第１の領域６０ａに設けられた開口７１ａを有する。

図９（Ｂ）に示されるように、図４（Ｂ）に示された例と同様にして、マスク７１を用いて積層６９をエッチングして、マスク６９ａを形成する。マスク６９ａは、最下層６５ａと最上層６７ａを含む。マスク６９ａの作製後に、マスク７１を除去すること無く、III族窒化物領域１３の第２の領域１３ｂをエッチングする。このエッチングにより、図９（Ｃ）に示されるように、第２の領域１３ｂには、ｎ型ドリフトの埋め込み成長のための開口１３ｊが形成される。開口１３ｊは、ｐ型ウエルのためのｐ型III族窒化物半導体層６１を貫通して、ドリフト領域のためのｎ型III族窒化物半導体層６３に到達する凹部である。この結果、III族窒化物領域１３には、ｐ型ウエルのためにパターン形成されたｐ型III族窒化物半導体層６１ａおよびｎ型III族窒化物半導体層６３ａが形成される。このため、ｐ型III族窒化物半導体層６３ａは互いに分離される。

図１０（Ａ）に示されるように、マスク７１を除去する。この後に、マスク６９ａを用いて、図１０（Ｂ）に示されるように、ドリフト領域のためのｎ型III族窒化物半導体７３を成長する。この成長は、例えばＭＯＣＶＤ炉を用いて行う。この工程によれば、マスク６９ａの最上層６７ａがIII族窒化物から成るので、マスク６７ａ上にも堆積物２５が生じ、成膜ガスがマスク６９ａ上においても消費される。このため、ｎ型ドリフト領域のためのｎ型III族窒化物半導体７３のエッジに沿って成長される突状堆積物を低減できる。また、最上層６７ａのマスク材からのコンタミネーションを低減できる。さらに、最上層６７ａが最下層６５ａ上に設けられるので、最下層６５ａの無機化合物からのコンタミネーションを低減可能である。開口６９ｂにはIII族窒化物半導体７３が成長されると共に、マスク６９ａ上には堆積物２５が成長される。

この成長が完了した後に、図１０（Ｂ）に示されるように、マスク６９ａを除去する。マスク６９ａの最上層６７ａはIII族窒化物からなり、この最上層６７ａのエッチング等により堆積物２５が除かれる。また、マスク６９ａの最下層６５ａを除去する。マスク６９ａの最下層６５ａが、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなるので、最下層６５ａの除去の際にも、III族窒化物領域１３の表面１３ｋへの損傷が低減される。

引き続いて、図７（Ｃ）、図８（Ａ）及び図８（Ｂ）に示される実施例と同様にして、ｐ型ウエルのためのIII族窒化物半導体６３ａ内にソース領域５３を形成する。次いで、ゲート絶縁膜５５、ゲート電極５７ａ、ソース電極５７ｂ、ドレイン電極５７ｃを形成する。これらの工程により、埋め込み成長されたｎ型ドリフト領域を含む縦型トランジスタが作製された。III族窒化物領域１３は縦型トランジスタのためのｐ型ウエル層６３ａを含み、III族窒化物半導体７３は、III族窒化物領域１３に埋め込み成長されｎ型ドリフト層のために設けられる。

（実施例４）ｎ型ドリフト層の埋め込み成長を用いた縦型トランジスタ構造
ＭＯＣＶＤ炉を用いて、低転位ＧａＮ基板上に６μｍのｎ型ＧａＮエピタキシャル層、および０．３μｍのｐ型ＧａＮエピタキシャル層を成長した。この層上に、ｐＣＶＤ装置を用いて１μｍのＳｉＮ層を成長した後、スパッタ装置を用いて０．１μｍのＡｌＮ層を成長した。レジストマスクを形成し、アンモニア水を用いてＡｌＮ層をエッチングした後、ＢＨＦ（１１０）を用いて、ＳｉＮ膜のエッチングを行った。さらに、ドライエッチング（Ｃｌ_２ガス、出力１００ワット）でｐ型ＧａＮ層およびｎ型ＧａＮ層をエッチングして深さ０．５μｍの溝を形成した。レジストを除去した後、ｎ型ＧａＮドリフト層の選択成長を行った。選択成長したｎ型ＧａＮの平均膜厚は０．５μｍであった。その後、ＢＨＦ（１１０）を用いて、選択成長用マスク（ＡｌＮ／ＳｉＮマスク）を除去した。シリコンのイオン注入・活性化アニールを行って、ｎ^＋型ＧａＮコンタクト層を形成した。ゲート絶縁膜を形成した後に、ドレイン電極、ソース電極、ゲート電極などを形成する。これらの工程により、ｎ型ＧａＮドリフト層の埋め込み成長を用いた縦型トランジスタが完成した。

実施例１−４に従って作製した半導体デバイスにおいて、選択成長および再成長に単層のＳｉＮマスクを用いることなく、ＡｌＮ／ＳｉＮマスクといった多層マスクを用いることによって、シリコンの混入量を大幅に抑制でき、耐圧等のデバイス特性が向上した。

（実施例５）
ＭＯＣＶＤ法を用いて、サファイア基板（以下、「Ｓａｐ基板」と記す）上に６μｍ厚のＧａＮエピタキシャル層を成長した。その際、エピタキシャル層のシリコン（Ｓｉ）濃度が１×１０^１６ｃｍ^−３となるようにＳｉドーパント（例えばＳｉＨ_４）の流量を調整した。そのエピタキシャル層に対し、１２種類の評価試料を以下のような準備した：
試料１：電子ビーム（ＥＢ）法を用いてＳｉＯ_２膜を１μｍ成膜した。ＳｉＯ_２膜上にフォトリソグラフィを用いてレジストマスクを形成し、ＢＨＦ（１１０）を用いてＳｉＯ_２膜の選択エッチングを行った。
試料２：ＥＢ法を用いてＳｉＮ膜を１μｍ成膜した。ＳｉＮ膜上にレジストマスクを形成し、ＢＨＦ（１１０）を用いてＳｉＮ膜の選択エッチングを行った。
試料３：ＥＢ法を用いてＳｉＯ_２膜を１μｍ成膜した後、スパッタを用いてＡｌＮを０．１μｍ成膜した。ＡｌＮ膜上にレジストマスクを形成し、アンモニア水を用いてＡｌＮを選択エッチングを行った後、ＢＨＦ（１１０）を用いてＳｉＯ_２膜の選択エッチングを行った。
試料４：ｐＣＶＤ装置を用いＳｉＯ_２膜を１μｍ成膜した。ＳｉＯ_２膜上にレジストを形成し、ＢＨＦ（１１０）を用いＳｉＯ_２膜の選択エッチングを行った。
試料５：ｐＣＶＤ装置を用いＳｉＮ膜を１μｍ成膜した。ＳｉＮ膜上にレジストマスクを形成し、ＢＨＦ（１１０）を用いＳｉＮ膜の選択エッチングを行った。
試料６：ｐＣＶＤ装置を用いてＳｉＯ_２膜を１μｍ成膜した後、スパッタを用いてＡｌＮを０．１um成膜した。ＡｌＮ膜上にレジストマスクを形成し、アンモニア水を用いてＡｌＮを選択エッチングを行った後、ＢＨＦ（１１０）を用いてＳｉＯ_２膜のエッチングを行った。
試料７：ｐＣＶＤ装置を用いてＳｉＮ膜を１μｍ成膜した後、スパッタを用いてＡｌＮを０．１μｍ成膜した。ＡｌＮ膜上にレジストマスクを形成した後に、アンモニア水を用いてＡｌＮを選択エッチングを行い、この後にＢＨＦ（１１０）を用いてＳｉＮ膜のエッチングを行った。
試料８：スパッタを用いてＡｌＮを１μｍ成膜した。ＡｌＮ膜上にレジストマスクを形成し、アンモニア水を用いてＡｌＮの選択エッチングを行った。
また、埋め込み成長に関しては
試料９：試料４に対し更に、レジストマスクを用いエッチングガスＣｌ_２によりＧａＮエピタキシャル層を０．５μｍエッチングした。
試料１０：試料６に対し更にレジストマスクを用いてエッチングガスＣｌ_２によりＧａＮエピタキシャル層を０．５μｍエッチングした。
試料１１：試料８に対して更にレジストマスクを用いてエッチングガスＣｌ_２によりＧａＮエピタキシャル層を０．５μｍエッチングした。
参照のために
試料１２：何も処理なし（マスク全くなし、as grown）
を準備した。フォトレジストマスクを除去した後、これらの試料上にＭＯＣＶＤ法でＧａＮエピタキシャル層を成長した。成膜条件は先ほどの成長条件と同じ条件であり、Ｓｉ濃度が１×１０^１６ｃｍ^−３となるようにＳｉＨ_４流量を調整した。

これらの１２種類の試料に対して選択成長（埋め込み成長または再成長）したエピタキシャル層のＳｉ濃度の測定をＳＩＭＳ分析を用いて行った。その結果、
試料番号 Ｓｉ濃度（ｃｍ^−３）
試料１：５．２×１０^１８ (ＳｉＯ_２：ＥＢ)
試料２：７．５×１０^１８（ＳｉＮ：ＥＢ）
試料３：８．２×１０^１６（ＡｌＮ／ＳｉＯ_２：ＥＢ）
試料４：４．２×１０^１７（ＳｉＯ_２：ｐＣＶＤ）
試料５：５．３×１０^１７（ＳｉＮ：ｐＣＶＤ）
試料６：１．６×１０^１６（ＡｌＮ／ＳｉＯ_２：ｐＣＶＤ）
試料７：１．８×１０^１６（ＡｌＮ／ＳｉＮ：ｐＣＶＤ）
試料８：１．４×１０^１６（ＡｌＮ）
試料９：５．１×１０^１７（試料４の埋め込み成長）
試料１０：１．９×１０^１６（試料６の埋め込み成長）
試料１１：１．７×１０^１６（試料８の埋め込み成長）
試料１２：１．０×１０^１６（何もなし）
となった。選択成長マスク（ＳｉＯ_２やＳｉＮ）上の最表面にＡｌＮ膜を用いることにより、さらに大幅なＳｉ混入を抑制することが可能となった。さらに、ＳｉＯ_２の成膜をＥＢ法から、より緻密な膜が成膜できるｐＣＶＤ法に変更することにより、エピタキシャル層中へのシリコン汚染を大幅に抑制することが可能となった。

次に、選択成長で作製したエピタキシャル層の形状の評価を行った。走査型電子顕微鏡を用いたＳＥＭ観察の結果、選択成長のマスクの最表面にＡｌＮを用いた場合は、ＡｌＮ上にＧａＮ多結晶が成長していた。その結果として、（ＳｉＮ、ＳｉＯ_２のみをマスクに用いた場合に比較して）選択成長エピタキシャル層のエッジ部分（端部）の盛り上がりが小さくなっていた。ＳｉＮ、ＳｉＯ_２をマスクに用いた場合、マスク上で原料が消費されないので、その原料がマスクの開口（窓領域）のエッジ部分に集中して消費され、堆積物が盛り上がる。一方、マスク上で原料が消費されるマスク材（例えば、ＡｌＮ）の場合、エッジ部分への原料の集中が起こらない。故に、平坦なエピタキシャル層の成長が可能となる。

次に、ＳｉＯ_２、ＳｉＮ、ＡｌＮ、ＡｌＮ／ＳｉＯ_２、ＡｌＮ／ＳｉＮマスクを選択成長後に除去し、それらのマスクを除去した部分にショットキー電極を形成し、Ｉ−Ｖ測定から表面のダメージの評価を行った。このとき、選択成長させた部分には、ショットキー電極を形成していない。上記のマスクを除去することで生じるエピ表面のダメージの評価を行うためである。具体的には、ＳｉＯ_２、ＳｉＮ、ＡｌＮ／ＳｉＯ_２、ＡｌＮ／ＳｉＮマスクを除去するためにＢＨＦ（１１０）を用い、またＡｌＮを除去するために加熱・沸騰させたアンモニア水を用いた。その後、フォトリソグラフィを行って希塩酸（例えば、１０倍希釈）で前処理した後、Ａｕ電極を蒸着してショットキバリアダイオードを形成した。この試料の逆方向のＩ−Ｖ特性の評価を行った。その結果、ＳｉＯ_２、ＳｉＮ、ＡｌＮ／ＳｉＯ_２、ＡｌＮ／ＳｉＮマスクを除去した後、ｎ型ＧａＮの表面に作製したショットキバリアダイオードは、何もしていない試料１２のエピタキシャル層と比較して、リーク電流・耐圧ともにほぼ同じであり、特性の低下は見られない。これよれば、マスクで覆われていたＧａＮ表面は、実質的なダメージを受けていないと考えられる。一方、ＡｌＮマスクを除去したｎ型ＧａＮ表面に作製したショットキバリアダイオードは、リーク電流が大幅に増加し、耐圧も大きく低下していた。すなわち、ＡｌＮ除去後に成長されたＧａＮエピタキシャル層の表面になんらかのダメージを受けたと考えられる。この実験から、ＡｌＮ／ＳｉＮ、ＡｌＮ／ＳｉＯマスク等を用いることにより以下のような利点があることを理解できる。
（１）選択成長されたエピタキシャル層にシリコンの混入の大幅に抑制することができる。
（２）選択成長されたエピタキシャル層のエッジ部分の段差を小さくできる。
（３）マスク除去後におけるエピタキシャル層表面へのダメージのない。
特に、選択成長中のシリコンを大幅に低減して（例えば１×１０^１７ｃｍ^−３未満）することができ、選択成長されたエピタキシャル層の電気特性の幅広い制御が可能になる。すなわち、残留シリコンを大幅に低減することにより、パワーデバイスに不可欠な低キャリア濃度のエピタキシャル層の成長、高抵抗のエピタキシャル層の成長を提供できる。また、ｐ型のエピタキシャル層を容易に作製することが可能となる。また、本実施例では、ＡｌＮ／ＳｉＯ_２、ＡｌＮ／ＳｉＮをマスクに用いたが、本実施の形態は、このような特定の実施例に限定されることなく、ＧａＮ／ＳｉＯ_２、ＧａＮ／ＳｉＮ、ＡｌＧａＮ／ＳｉＯ_２、ＡｌＧａＮ／ＳｉＮ等の組み合わせを用いることができ、同様の効果がある。また、２層からなるマスクだけでなく、ＡｌＮ／ＧａＮ／ＳｉＯ_２、ＡｌＮ／ＧａＮ／ＳｉＮ等も用いることができる。さらに、本実施の形態は、半導体デバイスには、ショットキバリアダイオード、縦型トランジスタに限定されることはなく、ＨＥＭＴのコンタクト層等にも適用される。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、第１の実施の形態に係る半導体デバイスを形成する方法における製造工程を模式的に示す図面である。 図２は、第１の実施の形態に係る半導体デバイスを形成する方法における製造工程を模式的に示す図面である。 図３は、第１の実施の形態に係る半導体デバイスを形成する方法における製造工程を模式的に示す図面である。 図４は、第２の実施の形態に係るショットバリアダイオードを形成する方法における製造工程を模式的に示す図面である。 図５は、第２の実施の形態に係るショットバリアダイオードを形成する方法における製造工程を模式的に示す図面である。 図６は、第３の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。 図７は、第３の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。 図８は、第３の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。 図９は、第４の発明の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。 図１０は、第４の発明の実施の形態に係る縦型トランジスタを形成する方法における製造工程を模式的に示す図面である。

符号の説明

１１…基板、１３…III族窒化物領域、１３ａ、１３ｂ…III族窒化物領域の領域、１３ｃ…III族窒化物領域の主面、１３ｄ…III族窒化物領域の表面、１３ｅ…III族窒化物領域の開口、１３ｇ…III族窒化物領域の開口、１３ｈ…III族窒化物領域の表面、１５、１７、４５、４７、６５、６７…膜、１５ａ、４５ａ、６５ａ…最下層、１７ａ、４７ａ、６７ａ…最上層、１９、４９、６９…積層、２１…マスク、１９ａ、４９ａ、６９ａ…マスク、１９ｂ…マスクの開口、２３、３５、５１、７３…III族窒化物半導体、２５…堆積物、２７…ショットキ電極、２９…オーミック電極、３１…ショットキバリアダイオード、３３…マスク、３９…ショットキ電極、４１…ショットキバリアダイオード、４３…マスク、４３ａ…マスクの開口、５１…ｐ型ウエルのためのIII族窒化物半導体、５３…ソース領域、５５…ゲート絶縁膜、５７ａ…ゲート電極、５７ｂ…ソース電極、５７ｃ…ドレイン電極、５９…縦型トランジスタ、６１、６１ａ…ｐ型ウエルのためのｐ型III族窒化物半導体層、６３、６３ａ…ドリフト領域のためのｎ型III族窒化物半導体層、７１…マスク、７１ａ…マスクの開口

Claims (17)

1. III族窒化物半導体を用いる半導体デバイスを形成する方法であって、
   第１及び第２の領域を有するIII族窒化物領域上にマスクを形成する工程と、
   前記マスクを用いてIII族窒化物半導体を成長する工程と、
   前記マスクを除去する工程と
   を備え、
   前記マスクは複数の層から構成され、
   前記マスクの前記複数の層のうち最上層は、III族窒化物から成り、
   前記マスクの前記複数の層のうち最下層は、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなり、
   前記最下層は前記第１の領域を覆っており、
   前記マスクは、前記第２の領域に位置する開口を有している、ことを特徴とする方法。
2. 前記マスクの前記最上層はＧａＮから成る、ことを特徴とする請求項１に記載された方法。
3. 前記マスクの前記最上層はＡｌＮから成る、ことを特徴とする請求項１に記載された方法。
4. 前記マスクの前記最上層はＡｌＧａＮから成る、ことを特徴とする請求項１に記載された方法。
5. 前記マスクの前記最上層は、構成元素として少なくともＡｌおよびＩｎを含むIII族窒化物から成る、ことを特徴とする請求項１に記載された方法。
6. 前記マスクの前記最下層はアルミニウム酸化物から成る、ことを特徴とする請求項１〜５のいずれか一項に記載された方法。
7. 前記マスクの前記最下層はシリコン無機化合物から成る、ことを特徴とする請求項１〜５のいずれか一項に記載された方法。
8. 前記III族窒化物半導体はｐ導電性を示す、ことを特徴とする請求項１〜７のいずれか一項に記載された方法。
9. 前記III族窒化物半導体は１×１０^１７ｃｍ^−３以下のシリコン濃度を示す、ことを特徴とする請求項７または請求項８に記載された方法。
10. 前記マスクを用いて前記III族窒化物領域をエッチングして、前記III族窒化物領域の前記第２の領域に凹部を形成する工程を更に備え、
    前記III族窒化物半導体は、前記マスクを用いて前記III族窒化物領域の前記凹部に埋め込み成長される、ことを特徴とする請求項１〜９のいずれか一項に記載された方法。
11. 前記マスクの形成に先立って、主面を有するIII族窒化物層を形成する工程を更に備え、
    前記III族窒化物領域は前記III族窒化物層を含み、
    前記マスクは、前記III族窒化物層の前記主面上に形成されており、
    前記III族窒化物半導体は、前記マスクを用いて前記III族窒化物層上に再成長される、ことを特徴とする請求項１〜９のいずれか一項に記載された方法。
12. 前記半導体デバイスは、ショットキバリアダイオードであり、
    当該方法は、前記マスクを除去した後に、前記III族窒化物領域上にショットキ電極を形成する工程とを更に備え、
    前記III族窒化物領域は、前記ショットキバリアダイオードのためのｎ型ドリフト層を含み、
    前記III族窒化物半導体は、前記III族窒化物領域上に再成長されたｐ型ガードリング層を含む、ことを特徴とする請求項１〜７のいずれか一項に記載された方法。
13. 前記半導体デバイスは、ショットキバリアダイオードであり、
    前記III族窒化物領域は、前記ショットキバリアダイオードのためのｎ型ドリフト層を含み、
    当該方法は、
    前記III族窒化物半導体を成長するに先立って、前記マスクを用いて前記III族窒化物領域をエッチングして前記III族窒化物領域の前記第２の領域に凹部を形成する工程と、
    前記マスクを除去した後に、前記III族窒化物領域上にショットキ電極を形成する工程と
    を更に備え、
    前記III族窒化物半導体は、前記III族窒化物領域の前記凹部に埋め込み成長されたｐ型ガードリング領域を含む、ことを特徴とする請求項１〜７のいずれか一項に記載された方法。
14. 前記半導体デバイスは縦型トランジスタであり、
    前記III族窒化物領域は前記縦型トランジスタのためのｎ型ドリフト層を含み、
    前記III族窒化物半導体は、前記III族窒化物領域に埋め込み成長されたｐ型ウエル領域のために形成されており、
    当該方法は、
    前記III族窒化物半導体を成長するに先立って、前記マスクを用いて前記III族窒化物領域をエッチングして前記III族窒化物領域の前記第２の領域に凹部を形成する工程と、
    前記マスクを除去した後に、前記ｐ型ウエル領域上にゲート絶縁膜を形成する工程と
    を更に備える、ことを特徴とする請求項１〜７のいずれか一項に記載された方法。
15. 前記半導体デバイスは縦型トランジスタであり、
    当該方法は、
    前記マスクの形成に先立って、主面を有しており前記縦型トランジスタのｐ型ウエル領域のためのIII族窒化物層を形成する工程と、
    前記III族窒化物半導体を成長するに先立って、前記マスクを用いて前記III族窒化物領域をエッチングして前記III族窒化物領域の前記第２の領域に凹部を形成する工程と、
    前記マスクを除去した後に、前記ｐ型ウエル領域上にゲート絶縁膜を形成する工程と
    を更に備え、
    前記III族窒化物半導体は、前記III族窒化物層に埋め込み成長されたｎ型ドリフト領域のために形成されており、
    前記III族窒化物領域は前記III族窒化物層を含み、
    前記マスクは、前記III族窒化物層の前記主面上に形成されている、ことを特徴とする請求項１〜７のいずれか一項に記載された方法。
16. 前記マスクは２層から成り、
    前記最下層のマスク厚は前記最上層のマスク厚よりも厚い、ことを特徴とする請求項１〜１５のいずれか一項に記載された方法。
17. 前記マスクを用いて成長されるIII族窒化物半導体の膜厚は、前記マスクの厚さよりも薄い、ことを特徴とする請求項１〜１６のいずれか一項に記載された方法。

Images